[PATCH] prom_find_machine_type typo breaks pSeries lpar boot
[linux-3.10.git] / drivers / scsi / sata_promise.c
1 /*
2  *  sata_promise.c - Promise SATA
3  *
4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *  Copyright 2003-2004 Red Hat, Inc.
9  *
10  *  The contents of this file are subject to the Open
11  *  Software License version 1.1 that can be found at
12  *  http://www.opensource.org/licenses/osl-1.1.txt and is included herein
13  *  by reference.
14  *
15  *  Alternatively, the contents of this file may be used under the terms
16  *  of the GNU General Public License version 2 (the "GPL") as distributed
17  *  in the kernel source COPYING file, in which case the provisions of
18  *  the GPL are applicable instead of the above.  If you wish to allow
19  *  the use of your version of this file only under the terms of the
20  *  GPL and not to allow others to use your version of this file under
21  *  the OSL, indicate your decision by deleting the provisions above and
22  *  replace them with the notice and other provisions required by the GPL.
23  *  If you do not delete the provisions above, a recipient may use your
24  *  version of this file under either the OSL or the GPL.
25  *
26  */
27
28 #include <linux/kernel.h>
29 #include <linux/module.h>
30 #include <linux/pci.h>
31 #include <linux/init.h>
32 #include <linux/blkdev.h>
33 #include <linux/delay.h>
34 #include <linux/interrupt.h>
35 #include <linux/sched.h>
36 #include "scsi.h"
37 #include <scsi/scsi_host.h>
38 #include <linux/libata.h>
39 #include <asm/io.h>
40 #include "sata_promise.h"
41
42 #define DRV_NAME        "sata_promise"
43 #define DRV_VERSION     "1.01"
44
45
46 enum {
47         PDC_PKT_SUBMIT          = 0x40, /* Command packet pointer addr */
48         PDC_INT_SEQMASK         = 0x40, /* Mask of asserted SEQ INTs */
49         PDC_TBG_MODE            = 0x41, /* TBG mode */
50         PDC_FLASH_CTL           = 0x44, /* Flash control register */
51         PDC_PCI_CTL             = 0x48, /* PCI control and status register */
52         PDC_GLOBAL_CTL          = 0x48, /* Global control/status (per port) */
53         PDC_CTLSTAT             = 0x60, /* IDE control and status (per port) */
54         PDC_SATA_PLUG_CSR       = 0x6C, /* SATA Plug control/status reg */
55         PDC_SLEW_CTL            = 0x470, /* slew rate control reg */
56
57         PDC_ERR_MASK            = (1<<19) | (1<<20) | (1<<21) | (1<<22) |
58                                   (1<<8) | (1<<9) | (1<<10),
59
60         board_2037x             = 0,    /* FastTrak S150 TX2plus */
61         board_20319             = 1,    /* FastTrak S150 TX4 */
62
63         PDC_HAS_PATA            = (1 << 1), /* PDC20375 has PATA */
64
65         PDC_RESET               = (1 << 11), /* HDMA reset */
66 };
67
68
69 struct pdc_port_priv {
70         u8                      *pkt;
71         dma_addr_t              pkt_dma;
72 };
73
74 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg);
75 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val);
76 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent);
77 static irqreturn_t pdc_interrupt (int irq, void *dev_instance, struct pt_regs *regs);
78 static void pdc_eng_timeout(struct ata_port *ap);
79 static int pdc_port_start(struct ata_port *ap);
80 static void pdc_port_stop(struct ata_port *ap);
81 static void pdc_phy_reset(struct ata_port *ap);
82 static void pdc_qc_prep(struct ata_queued_cmd *qc);
83 static void pdc_tf_load_mmio(struct ata_port *ap, struct ata_taskfile *tf);
84 static void pdc_exec_command_mmio(struct ata_port *ap, struct ata_taskfile *tf);
85 static void pdc_irq_clear(struct ata_port *ap);
86 static int pdc_qc_issue_prot(struct ata_queued_cmd *qc);
87
88 static Scsi_Host_Template pdc_ata_sht = {
89         .module                 = THIS_MODULE,
90         .name                   = DRV_NAME,
91         .ioctl                  = ata_scsi_ioctl,
92         .queuecommand           = ata_scsi_queuecmd,
93         .eh_strategy_handler    = ata_scsi_error,
94         .can_queue              = ATA_DEF_QUEUE,
95         .this_id                = ATA_SHT_THIS_ID,
96         .sg_tablesize           = LIBATA_MAX_PRD,
97         .max_sectors            = ATA_MAX_SECTORS,
98         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
99         .emulated               = ATA_SHT_EMULATED,
100         .use_clustering         = ATA_SHT_USE_CLUSTERING,
101         .proc_name              = DRV_NAME,
102         .dma_boundary           = ATA_DMA_BOUNDARY,
103         .slave_configure        = ata_scsi_slave_config,
104         .bios_param             = ata_std_bios_param,
105         .ordered_flush          = 1,
106 };
107
108 static struct ata_port_operations pdc_ata_ops = {
109         .port_disable           = ata_port_disable,
110         .tf_load                = pdc_tf_load_mmio,
111         .tf_read                = ata_tf_read,
112         .check_status           = ata_check_status,
113         .exec_command           = pdc_exec_command_mmio,
114         .dev_select             = ata_std_dev_select,
115         .phy_reset              = pdc_phy_reset,
116         .qc_prep                = pdc_qc_prep,
117         .qc_issue               = pdc_qc_issue_prot,
118         .eng_timeout            = pdc_eng_timeout,
119         .irq_handler            = pdc_interrupt,
120         .irq_clear              = pdc_irq_clear,
121         .scr_read               = pdc_sata_scr_read,
122         .scr_write              = pdc_sata_scr_write,
123         .port_start             = pdc_port_start,
124         .port_stop              = pdc_port_stop,
125         .host_stop              = ata_host_stop,
126 };
127
128 static struct ata_port_info pdc_port_info[] = {
129         /* board_2037x */
130         {
131                 .sht            = &pdc_ata_sht,
132                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
133                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
134                 .pio_mask       = 0x1f, /* pio0-4 */
135                 .mwdma_mask     = 0x07, /* mwdma0-2 */
136                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
137                 .port_ops       = &pdc_ata_ops,
138         },
139
140         /* board_20319 */
141         {
142                 .sht            = &pdc_ata_sht,
143                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
144                                   ATA_FLAG_SRST | ATA_FLAG_MMIO,
145                 .pio_mask       = 0x1f, /* pio0-4 */
146                 .mwdma_mask     = 0x07, /* mwdma0-2 */
147                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
148                 .port_ops       = &pdc_ata_ops,
149         },
150 };
151
152 static struct pci_device_id pdc_ata_pci_tbl[] = {
153         { PCI_VENDOR_ID_PROMISE, 0x3371, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
154           board_2037x },
155         { PCI_VENDOR_ID_PROMISE, 0x3571, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
156           board_2037x },
157         { PCI_VENDOR_ID_PROMISE, 0x3373, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
158           board_2037x },
159         { PCI_VENDOR_ID_PROMISE, 0x3375, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
160           board_2037x },
161         { PCI_VENDOR_ID_PROMISE, 0x3376, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
162           board_2037x },
163         { PCI_VENDOR_ID_PROMISE, 0x3574, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
164           board_2037x },
165         { PCI_VENDOR_ID_PROMISE, 0x3d75, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
166           board_2037x },
167
168         { PCI_VENDOR_ID_PROMISE, 0x3318, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
169           board_20319 },
170         { PCI_VENDOR_ID_PROMISE, 0x3319, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
171           board_20319 },
172         { PCI_VENDOR_ID_PROMISE, 0x3d18, PCI_ANY_ID, PCI_ANY_ID, 0, 0,
173           board_20319 },
174
175         { }     /* terminate list */
176 };
177
178
179 static struct pci_driver pdc_ata_pci_driver = {
180         .name                   = DRV_NAME,
181         .id_table               = pdc_ata_pci_tbl,
182         .probe                  = pdc_ata_init_one,
183         .remove                 = ata_pci_remove_one,
184 };
185
186
187 static int pdc_port_start(struct ata_port *ap)
188 {
189         struct device *dev = ap->host_set->dev;
190         struct pdc_port_priv *pp;
191         int rc;
192
193         rc = ata_port_start(ap);
194         if (rc)
195                 return rc;
196
197         pp = kmalloc(sizeof(*pp), GFP_KERNEL);
198         if (!pp) {
199                 rc = -ENOMEM;
200                 goto err_out;
201         }
202         memset(pp, 0, sizeof(*pp));
203
204         pp->pkt = dma_alloc_coherent(dev, 128, &pp->pkt_dma, GFP_KERNEL);
205         if (!pp->pkt) {
206                 rc = -ENOMEM;
207                 goto err_out_kfree;
208         }
209
210         ap->private_data = pp;
211
212         return 0;
213
214 err_out_kfree:
215         kfree(pp);
216 err_out:
217         ata_port_stop(ap);
218         return rc;
219 }
220
221
222 static void pdc_port_stop(struct ata_port *ap)
223 {
224         struct device *dev = ap->host_set->dev;
225         struct pdc_port_priv *pp = ap->private_data;
226
227         ap->private_data = NULL;
228         dma_free_coherent(dev, 128, pp->pkt, pp->pkt_dma);
229         kfree(pp);
230         ata_port_stop(ap);
231 }
232
233
234 static void pdc_reset_port(struct ata_port *ap)
235 {
236         void *mmio = (void *) ap->ioaddr.cmd_addr + PDC_CTLSTAT;
237         unsigned int i;
238         u32 tmp;
239
240         for (i = 11; i > 0; i--) {
241                 tmp = readl(mmio);
242                 if (tmp & PDC_RESET)
243                         break;
244
245                 udelay(100);
246
247                 tmp |= PDC_RESET;
248                 writel(tmp, mmio);
249         }
250
251         tmp &= ~PDC_RESET;
252         writel(tmp, mmio);
253         readl(mmio);    /* flush */
254 }
255
256 static void pdc_phy_reset(struct ata_port *ap)
257 {
258         pdc_reset_port(ap);
259         sata_phy_reset(ap);
260 }
261
262 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg)
263 {
264         if (sc_reg > SCR_CONTROL)
265                 return 0xffffffffU;
266         return readl((void *) ap->ioaddr.scr_addr + (sc_reg * 4));
267 }
268
269
270 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg,
271                                u32 val)
272 {
273         if (sc_reg > SCR_CONTROL)
274                 return;
275         writel(val, (void *) ap->ioaddr.scr_addr + (sc_reg * 4));
276 }
277
278 static void pdc_qc_prep(struct ata_queued_cmd *qc)
279 {
280         struct pdc_port_priv *pp = qc->ap->private_data;
281         unsigned int i;
282
283         VPRINTK("ENTER\n");
284
285         switch (qc->tf.protocol) {
286         case ATA_PROT_DMA:
287                 ata_qc_prep(qc);
288                 /* fall through */
289
290         case ATA_PROT_NODATA:
291                 i = pdc_pkt_header(&qc->tf, qc->ap->prd_dma,
292                                    qc->dev->devno, pp->pkt);
293
294                 if (qc->tf.flags & ATA_TFLAG_LBA48)
295                         i = pdc_prep_lba48(&qc->tf, pp->pkt, i);
296                 else
297                         i = pdc_prep_lba28(&qc->tf, pp->pkt, i);
298
299                 pdc_pkt_footer(&qc->tf, pp->pkt, i);
300                 break;
301
302         default:
303                 break;
304         }
305 }
306
307 static void pdc_eng_timeout(struct ata_port *ap)
308 {
309         u8 drv_stat;
310         struct ata_queued_cmd *qc;
311
312         DPRINTK("ENTER\n");
313
314         qc = ata_qc_from_tag(ap, ap->active_tag);
315         if (!qc) {
316                 printk(KERN_ERR "ata%u: BUG: timeout without command\n",
317                        ap->id);
318                 goto out;
319         }
320
321         /* hack alert!  We cannot use the supplied completion
322          * function from inside the ->eh_strategy_handler() thread.
323          * libata is the only user of ->eh_strategy_handler() in
324          * any kernel, so the default scsi_done() assumes it is
325          * not being called from the SCSI EH.
326          */
327         qc->scsidone = scsi_finish_command;
328
329         switch (qc->tf.protocol) {
330         case ATA_PROT_DMA:
331         case ATA_PROT_NODATA:
332                 printk(KERN_ERR "ata%u: command timeout\n", ap->id);
333                 ata_qc_complete(qc, ata_wait_idle(ap) | ATA_ERR);
334                 break;
335
336         default:
337                 drv_stat = ata_busy_wait(ap, ATA_BUSY | ATA_DRQ, 1000);
338
339                 printk(KERN_ERR "ata%u: unknown timeout, cmd 0x%x stat 0x%x\n",
340                        ap->id, qc->tf.command, drv_stat);
341
342                 ata_qc_complete(qc, drv_stat);
343                 break;
344         }
345
346 out:
347         DPRINTK("EXIT\n");
348 }
349
350 static inline unsigned int pdc_host_intr( struct ata_port *ap,
351                                           struct ata_queued_cmd *qc)
352 {
353         u8 status;
354         unsigned int handled = 0, have_err = 0;
355         u32 tmp;
356         void *mmio = (void *) ap->ioaddr.cmd_addr + PDC_GLOBAL_CTL;
357
358         tmp = readl(mmio);
359         if (tmp & PDC_ERR_MASK) {
360                 have_err = 1;
361                 pdc_reset_port(ap);
362         }
363
364         switch (qc->tf.protocol) {
365         case ATA_PROT_DMA:
366         case ATA_PROT_NODATA:
367                 status = ata_wait_idle(ap);
368                 if (have_err)
369                         status |= ATA_ERR;
370                 ata_qc_complete(qc, status);
371                 handled = 1;
372                 break;
373
374         default:
375                 ap->stats.idle_irq++;
376                 break;
377         }
378
379         return handled;
380 }
381
382 static void pdc_irq_clear(struct ata_port *ap)
383 {
384         struct ata_host_set *host_set = ap->host_set;
385         void *mmio = host_set->mmio_base;
386
387         readl(mmio + PDC_INT_SEQMASK);
388 }
389
390 static irqreturn_t pdc_interrupt (int irq, void *dev_instance, struct pt_regs *regs)
391 {
392         struct ata_host_set *host_set = dev_instance;
393         struct ata_port *ap;
394         u32 mask = 0;
395         unsigned int i, tmp;
396         unsigned int handled = 0;
397         void *mmio_base;
398
399         VPRINTK("ENTER\n");
400
401         if (!host_set || !host_set->mmio_base) {
402                 VPRINTK("QUICK EXIT\n");
403                 return IRQ_NONE;
404         }
405
406         mmio_base = host_set->mmio_base;
407
408         /* reading should also clear interrupts */
409         mask = readl(mmio_base + PDC_INT_SEQMASK);
410
411         if (mask == 0xffffffff) {
412                 VPRINTK("QUICK EXIT 2\n");
413                 return IRQ_NONE;
414         }
415         mask &= 0xffff;         /* only 16 tags possible */
416         if (!mask) {
417                 VPRINTK("QUICK EXIT 3\n");
418                 return IRQ_NONE;
419         }
420
421         spin_lock(&host_set->lock);
422
423         writel(mask, mmio_base + PDC_INT_SEQMASK);
424
425         for (i = 0; i < host_set->n_ports; i++) {
426                 VPRINTK("port %u\n", i);
427                 ap = host_set->ports[i];
428                 tmp = mask & (1 << (i + 1));
429                 if (tmp && ap && (!(ap->flags & ATA_FLAG_PORT_DISABLED))) {
430                         struct ata_queued_cmd *qc;
431
432                         qc = ata_qc_from_tag(ap, ap->active_tag);
433                         if (qc && (!(qc->tf.ctl & ATA_NIEN)))
434                                 handled += pdc_host_intr(ap, qc);
435                 }
436         }
437
438         spin_unlock(&host_set->lock);
439
440         VPRINTK("EXIT\n");
441
442         return IRQ_RETVAL(handled);
443 }
444
445 static inline void pdc_packet_start(struct ata_queued_cmd *qc)
446 {
447         struct ata_port *ap = qc->ap;
448         struct pdc_port_priv *pp = ap->private_data;
449         unsigned int port_no = ap->port_no;
450         u8 seq = (u8) (port_no + 1);
451
452         VPRINTK("ENTER, ap %p\n", ap);
453
454         writel(0x00000001, ap->host_set->mmio_base + (seq * 4));
455         readl(ap->host_set->mmio_base + (seq * 4));     /* flush */
456
457         pp->pkt[2] = seq;
458         wmb();                  /* flush PRD, pkt writes */
459         writel(pp->pkt_dma, (void *) ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT);
460         readl((void *) ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT); /* flush */
461 }
462
463 static int pdc_qc_issue_prot(struct ata_queued_cmd *qc)
464 {
465         switch (qc->tf.protocol) {
466         case ATA_PROT_DMA:
467         case ATA_PROT_NODATA:
468                 pdc_packet_start(qc);
469                 return 0;
470
471         case ATA_PROT_ATAPI_DMA:
472                 BUG();
473                 break;
474
475         default:
476                 break;
477         }
478
479         return ata_qc_issue_prot(qc);
480 }
481
482 static void pdc_tf_load_mmio(struct ata_port *ap, struct ata_taskfile *tf)
483 {
484         WARN_ON (tf->protocol == ATA_PROT_DMA ||
485                  tf->protocol == ATA_PROT_NODATA);
486         ata_tf_load(ap, tf);
487 }
488
489
490 static void pdc_exec_command_mmio(struct ata_port *ap, struct ata_taskfile *tf)
491 {
492         WARN_ON (tf->protocol == ATA_PROT_DMA ||
493                  tf->protocol == ATA_PROT_NODATA);
494         ata_exec_command(ap, tf);
495 }
496
497
498 static void pdc_ata_setup_port(struct ata_ioports *port, unsigned long base)
499 {
500         port->cmd_addr          = base;
501         port->data_addr         = base;
502         port->feature_addr      =
503         port->error_addr        = base + 0x4;
504         port->nsect_addr        = base + 0x8;
505         port->lbal_addr         = base + 0xc;
506         port->lbam_addr         = base + 0x10;
507         port->lbah_addr         = base + 0x14;
508         port->device_addr       = base + 0x18;
509         port->command_addr      =
510         port->status_addr       = base + 0x1c;
511         port->altstatus_addr    =
512         port->ctl_addr          = base + 0x38;
513 }
514
515
516 static void pdc_host_init(unsigned int chip_id, struct ata_probe_ent *pe)
517 {
518         void *mmio = pe->mmio_base;
519         u32 tmp;
520
521         /*
522          * Except for the hotplug stuff, this is voodoo from the
523          * Promise driver.  Label this entire section
524          * "TODO: figure out why we do this"
525          */
526
527         /* change FIFO_SHD to 8 dwords, enable BMR_BURST */
528         tmp = readl(mmio + PDC_FLASH_CTL);
529         tmp |= 0x12000; /* bit 16 (fifo 8 dw) and 13 (bmr burst?) */
530         writel(tmp, mmio + PDC_FLASH_CTL);
531
532         /* clear plug/unplug flags for all ports */
533         tmp = readl(mmio + PDC_SATA_PLUG_CSR);
534         writel(tmp | 0xff, mmio + PDC_SATA_PLUG_CSR);
535
536         /* mask plug/unplug ints */
537         tmp = readl(mmio + PDC_SATA_PLUG_CSR);
538         writel(tmp | 0xff0000, mmio + PDC_SATA_PLUG_CSR);
539
540         /* reduce TBG clock to 133 Mhz. */
541         tmp = readl(mmio + PDC_TBG_MODE);
542         tmp &= ~0x30000; /* clear bit 17, 16*/
543         tmp |= 0x10000;  /* set bit 17:16 = 0:1 */
544         writel(tmp, mmio + PDC_TBG_MODE);
545
546         readl(mmio + PDC_TBG_MODE);     /* flush */
547         msleep(10);
548
549         /* adjust slew rate control register. */
550         tmp = readl(mmio + PDC_SLEW_CTL);
551         tmp &= 0xFFFFF03F; /* clear bit 11 ~ 6 */
552         tmp  |= 0x00000900; /* set bit 11-9 = 100b , bit 8-6 = 100 */
553         writel(tmp, mmio + PDC_SLEW_CTL);
554 }
555
556 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
557 {
558         static int printed_version;
559         struct ata_probe_ent *probe_ent = NULL;
560         unsigned long base;
561         void *mmio_base;
562         unsigned int board_idx = (unsigned int) ent->driver_data;
563         int pci_dev_busy = 0;
564         int rc;
565
566         if (!printed_version++)
567                 printk(KERN_DEBUG DRV_NAME " version " DRV_VERSION "\n");
568
569         /*
570          * If this driver happens to only be useful on Apple's K2, then
571          * we should check that here as it has a normal Serverworks ID
572          */
573         rc = pci_enable_device(pdev);
574         if (rc)
575                 return rc;
576
577         rc = pci_request_regions(pdev, DRV_NAME);
578         if (rc) {
579                 pci_dev_busy = 1;
580                 goto err_out;
581         }
582
583         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
584         if (rc)
585                 goto err_out_regions;
586         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
587         if (rc)
588                 goto err_out_regions;
589
590         probe_ent = kmalloc(sizeof(*probe_ent), GFP_KERNEL);
591         if (probe_ent == NULL) {
592                 rc = -ENOMEM;
593                 goto err_out_regions;
594         }
595
596         memset(probe_ent, 0, sizeof(*probe_ent));
597         probe_ent->dev = pci_dev_to_dev(pdev);
598         INIT_LIST_HEAD(&probe_ent->node);
599
600         mmio_base = ioremap(pci_resource_start(pdev, 3),
601                             pci_resource_len(pdev, 3));
602         if (mmio_base == NULL) {
603                 rc = -ENOMEM;
604                 goto err_out_free_ent;
605         }
606         base = (unsigned long) mmio_base;
607
608         probe_ent->sht          = pdc_port_info[board_idx].sht;
609         probe_ent->host_flags   = pdc_port_info[board_idx].host_flags;
610         probe_ent->pio_mask     = pdc_port_info[board_idx].pio_mask;
611         probe_ent->mwdma_mask   = pdc_port_info[board_idx].mwdma_mask;
612         probe_ent->udma_mask    = pdc_port_info[board_idx].udma_mask;
613         probe_ent->port_ops     = pdc_port_info[board_idx].port_ops;
614
615         probe_ent->irq = pdev->irq;
616         probe_ent->irq_flags = SA_SHIRQ;
617         probe_ent->mmio_base = mmio_base;
618
619         pdc_ata_setup_port(&probe_ent->port[0], base + 0x200);
620         pdc_ata_setup_port(&probe_ent->port[1], base + 0x280);
621
622         probe_ent->port[0].scr_addr = base + 0x400;
623         probe_ent->port[1].scr_addr = base + 0x500;
624
625         /* notice 4-port boards */
626         switch (board_idx) {
627         case board_20319:
628                 probe_ent->n_ports = 4;
629
630                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
631                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380);
632
633                 probe_ent->port[2].scr_addr = base + 0x600;
634                 probe_ent->port[3].scr_addr = base + 0x700;
635                 break;
636         case board_2037x:
637                 probe_ent->n_ports = 2;
638                 break;
639         default:
640                 BUG();
641                 break;
642         }
643
644         pci_set_master(pdev);
645
646         /* initialize adapter */
647         pdc_host_init(board_idx, probe_ent);
648
649         /* FIXME: check ata_device_add return value */
650         ata_device_add(probe_ent);
651         kfree(probe_ent);
652
653         return 0;
654
655 err_out_free_ent:
656         kfree(probe_ent);
657 err_out_regions:
658         pci_release_regions(pdev);
659 err_out:
660         if (!pci_dev_busy)
661                 pci_disable_device(pdev);
662         return rc;
663 }
664
665
666 static int __init pdc_ata_init(void)
667 {
668         return pci_module_init(&pdc_ata_pci_driver);
669 }
670
671
672 static void __exit pdc_ata_exit(void)
673 {
674         pci_unregister_driver(&pdc_ata_pci_driver);
675 }
676
677
678 MODULE_AUTHOR("Jeff Garzik");
679 MODULE_DESCRIPTION("Promise SATA TX2/TX4 low-level driver");
680 MODULE_LICENSE("GPL");
681 MODULE_DEVICE_TABLE(pci, pdc_ata_pci_tbl);
682 MODULE_VERSION(DRV_VERSION);
683
684 module_init(pdc_ata_init);
685 module_exit(pdc_ata_exit);