Pull update-default-configs into release branch
[linux-3.10.git] / arch / ia64 / pci / pci.c
1 /*
2  * pci.c - Low-Level PCI Access in IA-64
3  *
4  * Derived from bios32.c of i386 tree.
5  *
6  * (c) Copyright 2002, 2005 Hewlett-Packard Development Company, L.P.
7  *      David Mosberger-Tang <davidm@hpl.hp.com>
8  *      Bjorn Helgaas <bjorn.helgaas@hp.com>
9  * Copyright (C) 2004 Silicon Graphics, Inc.
10  *
11  * Note: Above list of copyright holders is incomplete...
12  */
13 #include <linux/config.h>
14
15 #include <linux/acpi.h>
16 #include <linux/types.h>
17 #include <linux/kernel.h>
18 #include <linux/pci.h>
19 #include <linux/init.h>
20 #include <linux/ioport.h>
21 #include <linux/slab.h>
22 #include <linux/smp_lock.h>
23 #include <linux/spinlock.h>
24
25 #include <asm/machvec.h>
26 #include <asm/page.h>
27 #include <asm/system.h>
28 #include <asm/io.h>
29 #include <asm/sal.h>
30 #include <asm/smp.h>
31 #include <asm/irq.h>
32 #include <asm/hw_irq.h>
33
34
35 /*
36  * Low-level SAL-based PCI configuration access functions. Note that SAL
37  * calls are already serialized (via sal_lock), so we don't need another
38  * synchronization mechanism here.
39  */
40
41 #define PCI_SAL_ADDRESS(seg, bus, devfn, reg)           \
42         (((u64) seg << 24) | (bus << 16) | (devfn << 8) | (reg))
43
44 /* SAL 3.2 adds support for extended config space. */
45
46 #define PCI_SAL_EXT_ADDRESS(seg, bus, devfn, reg)       \
47         (((u64) seg << 28) | (bus << 20) | (devfn << 12) | (reg))
48
49 static int
50 pci_sal_read (unsigned int seg, unsigned int bus, unsigned int devfn,
51               int reg, int len, u32 *value)
52 {
53         u64 addr, data = 0;
54         int mode, result;
55
56         if (!value || (seg > 65535) || (bus > 255) || (devfn > 255) || (reg > 4095))
57                 return -EINVAL;
58
59         if ((seg | reg) <= 255) {
60                 addr = PCI_SAL_ADDRESS(seg, bus, devfn, reg);
61                 mode = 0;
62         } else {
63                 addr = PCI_SAL_EXT_ADDRESS(seg, bus, devfn, reg);
64                 mode = 1;
65         }
66         result = ia64_sal_pci_config_read(addr, mode, len, &data);
67         if (result != 0)
68                 return -EINVAL;
69
70         *value = (u32) data;
71         return 0;
72 }
73
74 static int
75 pci_sal_write (unsigned int seg, unsigned int bus, unsigned int devfn,
76                int reg, int len, u32 value)
77 {
78         u64 addr;
79         int mode, result;
80
81         if ((seg > 65535) || (bus > 255) || (devfn > 255) || (reg > 4095))
82                 return -EINVAL;
83
84         if ((seg | reg) <= 255) {
85                 addr = PCI_SAL_ADDRESS(seg, bus, devfn, reg);
86                 mode = 0;
87         } else {
88                 addr = PCI_SAL_EXT_ADDRESS(seg, bus, devfn, reg);
89                 mode = 1;
90         }
91         result = ia64_sal_pci_config_write(addr, mode, len, value);
92         if (result != 0)
93                 return -EINVAL;
94         return 0;
95 }
96
97 static struct pci_raw_ops pci_sal_ops = {
98         .read =         pci_sal_read,
99         .write =        pci_sal_write
100 };
101
102 struct pci_raw_ops *raw_pci_ops = &pci_sal_ops;
103
104 static int
105 pci_read (struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *value)
106 {
107         return raw_pci_ops->read(pci_domain_nr(bus), bus->number,
108                                  devfn, where, size, value);
109 }
110
111 static int
112 pci_write (struct pci_bus *bus, unsigned int devfn, int where, int size, u32 value)
113 {
114         return raw_pci_ops->write(pci_domain_nr(bus), bus->number,
115                                   devfn, where, size, value);
116 }
117
118 struct pci_ops pci_root_ops = {
119         .read = pci_read,
120         .write = pci_write,
121 };
122
123 /* Called by ACPI when it finds a new root bus.  */
124
125 static struct pci_controller * __devinit
126 alloc_pci_controller (int seg)
127 {
128         struct pci_controller *controller;
129
130         controller = kmalloc(sizeof(*controller), GFP_KERNEL);
131         if (!controller)
132                 return NULL;
133
134         memset(controller, 0, sizeof(*controller));
135         controller->segment = seg;
136         controller->node = -1;
137         return controller;
138 }
139
140 static u64 __devinit
141 add_io_space (struct acpi_resource_address64 *addr)
142 {
143         u64 offset;
144         int sparse = 0;
145         int i;
146
147         if (addr->address_translation_offset == 0)
148                 return IO_SPACE_BASE(0);        /* part of legacy IO space */
149
150         if (addr->attribute.io.translation_attribute == ACPI_SPARSE_TRANSLATION)
151                 sparse = 1;
152
153         offset = (u64) ioremap(addr->address_translation_offset, 0);
154         for (i = 0; i < num_io_spaces; i++)
155                 if (io_space[i].mmio_base == offset &&
156                     io_space[i].sparse == sparse)
157                         return IO_SPACE_BASE(i);
158
159         if (num_io_spaces == MAX_IO_SPACES) {
160                 printk("Too many IO port spaces\n");
161                 return ~0;
162         }
163
164         i = num_io_spaces++;
165         io_space[i].mmio_base = offset;
166         io_space[i].sparse = sparse;
167
168         return IO_SPACE_BASE(i);
169 }
170
171 static acpi_status __devinit
172 count_window (struct acpi_resource *resource, void *data)
173 {
174         unsigned int *windows = (unsigned int *) data;
175         struct acpi_resource_address64 addr;
176         acpi_status status;
177
178         status = acpi_resource_to_address64(resource, &addr);
179         if (ACPI_SUCCESS(status))
180                 if (addr.resource_type == ACPI_MEMORY_RANGE ||
181                     addr.resource_type == ACPI_IO_RANGE)
182                         (*windows)++;
183
184         return AE_OK;
185 }
186
187 struct pci_root_info {
188         struct pci_controller *controller;
189         char *name;
190 };
191
192 static __devinit acpi_status add_window(struct acpi_resource *res, void *data)
193 {
194         struct pci_root_info *info = data;
195         struct pci_window *window;
196         struct acpi_resource_address64 addr;
197         acpi_status status;
198         unsigned long flags, offset = 0;
199         struct resource *root;
200
201         status = acpi_resource_to_address64(res, &addr);
202         if (!ACPI_SUCCESS(status))
203                 return AE_OK;
204
205         if (!addr.address_length)
206                 return AE_OK;
207
208         if (addr.resource_type == ACPI_MEMORY_RANGE) {
209                 flags = IORESOURCE_MEM;
210                 root = &iomem_resource;
211                 offset = addr.address_translation_offset;
212         } else if (addr.resource_type == ACPI_IO_RANGE) {
213                 flags = IORESOURCE_IO;
214                 root = &ioport_resource;
215                 offset = add_io_space(&addr);
216                 if (offset == ~0)
217                         return AE_OK;
218         } else
219                 return AE_OK;
220
221         window = &info->controller->window[info->controller->windows++];
222         window->resource.name = info->name;
223         window->resource.flags = flags;
224         window->resource.start = addr.min_address_range + offset;
225         window->resource.end = addr.max_address_range + offset;
226         window->resource.child = NULL;
227         window->offset = offset;
228
229         if (insert_resource(root, &window->resource)) {
230                 printk(KERN_ERR "alloc 0x%lx-0x%lx from %s for %s failed\n",
231                         window->resource.start, window->resource.end,
232                         root->name, info->name);
233         }
234
235         return AE_OK;
236 }
237
238 static void __devinit
239 pcibios_setup_root_windows(struct pci_bus *bus, struct pci_controller *ctrl)
240 {
241         int i, j;
242
243         j = 0;
244         for (i = 0; i < ctrl->windows; i++) {
245                 struct resource *res = &ctrl->window[i].resource;
246                 /* HP's firmware has a hack to work around a Windows bug.
247                  * Ignore these tiny memory ranges */
248                 if ((res->flags & IORESOURCE_MEM) &&
249                     (res->end - res->start < 16))
250                         continue;
251                 if (j >= PCI_BUS_NUM_RESOURCES) {
252                         printk("Ignoring range [%lx-%lx] (%lx)\n", res->start,
253                                         res->end, res->flags);
254                         continue;
255                 }
256                 bus->resource[j++] = res;
257         }
258 }
259
260 struct pci_bus * __devinit
261 pci_acpi_scan_root(struct acpi_device *device, int domain, int bus)
262 {
263         struct pci_root_info info;
264         struct pci_controller *controller;
265         unsigned int windows = 0;
266         struct pci_bus *pbus;
267         char *name;
268         int pxm;
269
270         controller = alloc_pci_controller(domain);
271         if (!controller)
272                 goto out1;
273
274         controller->acpi_handle = device->handle;
275
276         pxm = acpi_get_pxm(controller->acpi_handle);
277 #ifdef CONFIG_NUMA
278         if (pxm >= 0)
279                 controller->node = pxm_to_nid_map[pxm];
280 #endif
281
282         acpi_walk_resources(device->handle, METHOD_NAME__CRS, count_window,
283                         &windows);
284         controller->window = kmalloc_node(sizeof(*controller->window) * windows,
285                         GFP_KERNEL, controller->node);
286         if (!controller->window)
287                 goto out2;
288
289         name = kmalloc(16, GFP_KERNEL);
290         if (!name)
291                 goto out3;
292
293         sprintf(name, "PCI Bus %04x:%02x", domain, bus);
294         info.controller = controller;
295         info.name = name;
296         acpi_walk_resources(device->handle, METHOD_NAME__CRS, add_window,
297                         &info);
298
299         pbus = pci_scan_bus_parented(NULL, bus, &pci_root_ops, controller);
300         if (pbus)
301                 pcibios_setup_root_windows(pbus, controller);
302
303         return pbus;
304
305 out3:
306         kfree(controller->window);
307 out2:
308         kfree(controller);
309 out1:
310         return NULL;
311 }
312
313 void pcibios_resource_to_bus(struct pci_dev *dev,
314                 struct pci_bus_region *region, struct resource *res)
315 {
316         struct pci_controller *controller = PCI_CONTROLLER(dev);
317         unsigned long offset = 0;
318         int i;
319
320         for (i = 0; i < controller->windows; i++) {
321                 struct pci_window *window = &controller->window[i];
322                 if (!(window->resource.flags & res->flags))
323                         continue;
324                 if (window->resource.start > res->start)
325                         continue;
326                 if (window->resource.end < res->end)
327                         continue;
328                 offset = window->offset;
329                 break;
330         }
331
332         region->start = res->start - offset;
333         region->end = res->end - offset;
334 }
335 EXPORT_SYMBOL(pcibios_resource_to_bus);
336
337 void pcibios_bus_to_resource(struct pci_dev *dev,
338                 struct resource *res, struct pci_bus_region *region)
339 {
340         struct pci_controller *controller = PCI_CONTROLLER(dev);
341         unsigned long offset = 0;
342         int i;
343
344         for (i = 0; i < controller->windows; i++) {
345                 struct pci_window *window = &controller->window[i];
346                 if (!(window->resource.flags & res->flags))
347                         continue;
348                 if (window->resource.start - window->offset > region->start)
349                         continue;
350                 if (window->resource.end - window->offset < region->end)
351                         continue;
352                 offset = window->offset;
353                 break;
354         }
355
356         res->start = region->start + offset;
357         res->end = region->end + offset;
358 }
359 EXPORT_SYMBOL(pcibios_bus_to_resource);
360
361 static int __devinit is_valid_resource(struct pci_dev *dev, int idx)
362 {
363         unsigned int i, type_mask = IORESOURCE_IO | IORESOURCE_MEM;
364         struct resource *devr = &dev->resource[idx];
365
366         if (!dev->bus)
367                 return 0;
368         for (i=0; i<PCI_BUS_NUM_RESOURCES; i++) {
369                 struct resource *busr = dev->bus->resource[i];
370
371                 if (!busr || ((busr->flags ^ devr->flags) & type_mask))
372                         continue;
373                 if ((devr->start) && (devr->start >= busr->start) &&
374                                 (devr->end <= busr->end))
375                         return 1;
376         }
377         return 0;
378 }
379
380 static void __devinit pcibios_fixup_device_resources(struct pci_dev *dev)
381 {
382         struct pci_bus_region region;
383         int i;
384         int limit = (dev->hdr_type == PCI_HEADER_TYPE_NORMAL) ? \
385                 PCI_BRIDGE_RESOURCES : PCI_NUM_RESOURCES;
386
387         for (i = 0; i < limit; i++) {
388                 if (!dev->resource[i].flags)
389                         continue;
390                 region.start = dev->resource[i].start;
391                 region.end = dev->resource[i].end;
392                 pcibios_bus_to_resource(dev, &dev->resource[i], &region);
393                 if ((is_valid_resource(dev, i)))
394                         pci_claim_resource(dev, i);
395         }
396 }
397
398 /*
399  *  Called after each bus is probed, but before its children are examined.
400  */
401 void __devinit
402 pcibios_fixup_bus (struct pci_bus *b)
403 {
404         struct pci_dev *dev;
405
406         if (b->self) {
407                 pci_read_bridge_bases(b);
408                 pcibios_fixup_device_resources(b->self);
409         }
410         list_for_each_entry(dev, &b->devices, bus_list)
411                 pcibios_fixup_device_resources(dev);
412
413         return;
414 }
415
416 void __devinit
417 pcibios_update_irq (struct pci_dev *dev, int irq)
418 {
419         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, irq);
420
421         /* ??? FIXME -- record old value for shutdown.  */
422 }
423
424 static inline int
425 pcibios_enable_resources (struct pci_dev *dev, int mask)
426 {
427         u16 cmd, old_cmd;
428         int idx;
429         struct resource *r;
430         unsigned long type_mask = IORESOURCE_IO | IORESOURCE_MEM;
431
432         if (!dev)
433                 return -EINVAL;
434
435         pci_read_config_word(dev, PCI_COMMAND, &cmd);
436         old_cmd = cmd;
437         for (idx=0; idx<PCI_NUM_RESOURCES; idx++) {
438                 /* Only set up the desired resources.  */
439                 if (!(mask & (1 << idx)))
440                         continue;
441
442                 r = &dev->resource[idx];
443                 if (!(r->flags & type_mask))
444                         continue;
445                 if ((idx == PCI_ROM_RESOURCE) &&
446                                 (!(r->flags & IORESOURCE_ROM_ENABLE)))
447                         continue;
448                 if (!r->start && r->end) {
449                         printk(KERN_ERR
450                                "PCI: Device %s not available because of resource collisions\n",
451                                pci_name(dev));
452                         return -EINVAL;
453                 }
454                 if (r->flags & IORESOURCE_IO)
455                         cmd |= PCI_COMMAND_IO;
456                 if (r->flags & IORESOURCE_MEM)
457                         cmd |= PCI_COMMAND_MEMORY;
458         }
459         if (cmd != old_cmd) {
460                 printk("PCI: Enabling device %s (%04x -> %04x)\n", pci_name(dev), old_cmd, cmd);
461                 pci_write_config_word(dev, PCI_COMMAND, cmd);
462         }
463         return 0;
464 }
465
466 int
467 pcibios_enable_device (struct pci_dev *dev, int mask)
468 {
469         int ret;
470
471         ret = pcibios_enable_resources(dev, mask);
472         if (ret < 0)
473                 return ret;
474
475         return acpi_pci_irq_enable(dev);
476 }
477
478 void
479 pcibios_disable_device (struct pci_dev *dev)
480 {
481         acpi_pci_irq_disable(dev);
482 }
483
484 void
485 pcibios_align_resource (void *data, struct resource *res,
486                         unsigned long size, unsigned long align)
487 {
488 }
489
490 /*
491  * PCI BIOS setup, always defaults to SAL interface
492  */
493 char * __init
494 pcibios_setup (char *str)
495 {
496         return NULL;
497 }
498
499 int
500 pci_mmap_page_range (struct pci_dev *dev, struct vm_area_struct *vma,
501                      enum pci_mmap_state mmap_state, int write_combine)
502 {
503         /*
504          * I/O space cannot be accessed via normal processor loads and
505          * stores on this platform.
506          */
507         if (mmap_state == pci_mmap_io)
508                 /*
509                  * XXX we could relax this for I/O spaces for which ACPI
510                  * indicates that the space is 1-to-1 mapped.  But at the
511                  * moment, we don't support multiple PCI address spaces and
512                  * the legacy I/O space is not 1-to-1 mapped, so this is moot.
513                  */
514                 return -EINVAL;
515
516         /*
517          * Leave vm_pgoff as-is, the PCI space address is the physical
518          * address on this platform.
519          */
520         vma->vm_flags |= (VM_SHM | VM_RESERVED | VM_IO);
521
522         if (write_combine && efi_range_is_wc(vma->vm_start,
523                                              vma->vm_end - vma->vm_start))
524                 vma->vm_page_prot = pgprot_writecombine(vma->vm_page_prot);
525         else
526                 vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
527
528         if (remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
529                              vma->vm_end - vma->vm_start, vma->vm_page_prot))
530                 return -EAGAIN;
531
532         return 0;
533 }
534
535 /**
536  * ia64_pci_get_legacy_mem - generic legacy mem routine
537  * @bus: bus to get legacy memory base address for
538  *
539  * Find the base of legacy memory for @bus.  This is typically the first
540  * megabyte of bus address space for @bus or is simply 0 on platforms whose
541  * chipsets support legacy I/O and memory routing.  Returns the base address
542  * or an error pointer if an error occurred.
543  *
544  * This is the ia64 generic version of this routine.  Other platforms
545  * are free to override it with a machine vector.
546  */
547 char *ia64_pci_get_legacy_mem(struct pci_bus *bus)
548 {
549         return (char *)__IA64_UNCACHED_OFFSET;
550 }
551
552 /**
553  * pci_mmap_legacy_page_range - map legacy memory space to userland
554  * @bus: bus whose legacy space we're mapping
555  * @vma: vma passed in by mmap
556  *
557  * Map legacy memory space for this device back to userspace using a machine
558  * vector to get the base address.
559  */
560 int
561 pci_mmap_legacy_page_range(struct pci_bus *bus, struct vm_area_struct *vma)
562 {
563         char *addr;
564
565         addr = pci_get_legacy_mem(bus);
566         if (IS_ERR(addr))
567                 return PTR_ERR(addr);
568
569         vma->vm_pgoff += (unsigned long)addr >> PAGE_SHIFT;
570         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
571         vma->vm_flags |= (VM_SHM | VM_RESERVED | VM_IO);
572
573         if (remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
574                             vma->vm_end - vma->vm_start, vma->vm_page_prot))
575                 return -EAGAIN;
576
577         return 0;
578 }
579
580 /**
581  * ia64_pci_legacy_read - read from legacy I/O space
582  * @bus: bus to read
583  * @port: legacy port value
584  * @val: caller allocated storage for returned value
585  * @size: number of bytes to read
586  *
587  * Simply reads @size bytes from @port and puts the result in @val.
588  *
589  * Again, this (and the write routine) are generic versions that can be
590  * overridden by the platform.  This is necessary on platforms that don't
591  * support legacy I/O routing or that hard fail on legacy I/O timeouts.
592  */
593 int ia64_pci_legacy_read(struct pci_bus *bus, u16 port, u32 *val, u8 size)
594 {
595         int ret = size;
596
597         switch (size) {
598         case 1:
599                 *val = inb(port);
600                 break;
601         case 2:
602                 *val = inw(port);
603                 break;
604         case 4:
605                 *val = inl(port);
606                 break;
607         default:
608                 ret = -EINVAL;
609                 break;
610         }
611
612         return ret;
613 }
614
615 /**
616  * ia64_pci_legacy_write - perform a legacy I/O write
617  * @bus: bus pointer
618  * @port: port to write
619  * @val: value to write
620  * @size: number of bytes to write from @val
621  *
622  * Simply writes @size bytes of @val to @port.
623  */
624 int ia64_pci_legacy_write(struct pci_dev *bus, u16 port, u32 val, u8 size)
625 {
626         int ret = 0;
627
628         switch (size) {
629         case 1:
630                 outb(val, port);
631                 break;
632         case 2:
633                 outw(val, port);
634                 break;
635         case 4:
636                 outl(val, port);
637                 break;
638         default:
639                 ret = -EINVAL;
640                 break;
641         }
642
643         return ret;
644 }
645
646 /**
647  * pci_cacheline_size - determine cacheline size for PCI devices
648  * @dev: void
649  *
650  * We want to use the line-size of the outer-most cache.  We assume
651  * that this line-size is the same for all CPUs.
652  *
653  * Code mostly taken from arch/ia64/kernel/palinfo.c:cache_info().
654  *
655  * RETURNS: An appropriate -ERRNO error value on eror, or zero for success.
656  */
657 static unsigned long
658 pci_cacheline_size (void)
659 {
660         u64 levels, unique_caches;
661         s64 status;
662         pal_cache_config_info_t cci;
663         static u8 cacheline_size;
664
665         if (cacheline_size)
666                 return cacheline_size;
667
668         status = ia64_pal_cache_summary(&levels, &unique_caches);
669         if (status != 0) {
670                 printk(KERN_ERR "%s: ia64_pal_cache_summary() failed (status=%ld)\n",
671                        __FUNCTION__, status);
672                 return SMP_CACHE_BYTES;
673         }
674
675         status = ia64_pal_cache_config_info(levels - 1, /* cache_type (data_or_unified)= */ 2,
676                                             &cci);
677         if (status != 0) {
678                 printk(KERN_ERR "%s: ia64_pal_cache_config_info() failed (status=%ld)\n",
679                        __FUNCTION__, status);
680                 return SMP_CACHE_BYTES;
681         }
682         cacheline_size = 1 << cci.pcci_line_size;
683         return cacheline_size;
684 }
685
686 /**
687  * pcibios_prep_mwi - helper function for drivers/pci/pci.c:pci_set_mwi()
688  * @dev: the PCI device for which MWI is enabled
689  *
690  * For ia64, we can get the cacheline sizes from PAL.
691  *
692  * RETURNS: An appropriate -ERRNO error value on eror, or zero for success.
693  */
694 int
695 pcibios_prep_mwi (struct pci_dev *dev)
696 {
697         unsigned long desired_linesize, current_linesize;
698         int rc = 0;
699         u8 pci_linesize;
700
701         desired_linesize = pci_cacheline_size();
702
703         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &pci_linesize);
704         current_linesize = 4 * pci_linesize;
705         if (desired_linesize != current_linesize) {
706                 printk(KERN_WARNING "PCI: slot %s has incorrect PCI cache line size of %lu bytes,",
707                        pci_name(dev), current_linesize);
708                 if (current_linesize > desired_linesize) {
709                         printk(" expected %lu bytes instead\n", desired_linesize);
710                         rc = -EINVAL;
711                 } else {
712                         printk(" correcting to %lu\n", desired_linesize);
713                         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, desired_linesize / 4);
714                 }
715         }
716         return rc;
717 }
718
719 int pci_vector_resources(int last, int nr_released)
720 {
721         int count = nr_released;
722
723         count += (IA64_LAST_DEVICE_VECTOR - last);
724
725         return count;
726 }