7fc891aca4460859ece27cc234bba099ad372443
[linux-3.10.git] / arch / ia64 / kernel / setup.c
1 /*
2  * Architecture-specific setup.
3  *
4  * Copyright (C) 1998-2001, 2003-2004 Hewlett-Packard Co
5  *      David Mosberger-Tang <davidm@hpl.hp.com>
6  *      Stephane Eranian <eranian@hpl.hp.com>
7  * Copyright (C) 2000, 2004 Intel Corp
8  *      Rohit Seth <rohit.seth@intel.com>
9  *      Suresh Siddha <suresh.b.siddha@intel.com>
10  *      Gordon Jin <gordon.jin@intel.com>
11  * Copyright (C) 1999 VA Linux Systems
12  * Copyright (C) 1999 Walt Drummond <drummond@valinux.com>
13  *
14  * 12/26/04 S.Siddha, G.Jin, R.Seth
15  *                      Add multi-threading and multi-core detection
16  * 11/12/01 D.Mosberger Convert get_cpuinfo() to seq_file based show_cpuinfo().
17  * 04/04/00 D.Mosberger renamed cpu_initialized to cpu_online_map
18  * 03/31/00 R.Seth      cpu_initialized and current->processor fixes
19  * 02/04/00 D.Mosberger some more get_cpuinfo fixes...
20  * 02/01/00 R.Seth      fixed get_cpuinfo for SMP
21  * 01/07/99 S.Eranian   added the support for command line argument
22  * 06/24/99 W.Drummond  added boot_cpu_data.
23  * 05/28/05 Z. Menyhart Dynamic stride size for "flush_icache_range()"
24  */
25 #include <linux/config.h>
26 #include <linux/module.h>
27 #include <linux/init.h>
28
29 #include <linux/acpi.h>
30 #include <linux/bootmem.h>
31 #include <linux/console.h>
32 #include <linux/delay.h>
33 #include <linux/kernel.h>
34 #include <linux/reboot.h>
35 #include <linux/sched.h>
36 #include <linux/seq_file.h>
37 #include <linux/string.h>
38 #include <linux/threads.h>
39 #include <linux/tty.h>
40 #include <linux/serial.h>
41 #include <linux/serial_core.h>
42 #include <linux/efi.h>
43 #include <linux/initrd.h>
44
45 #include <asm/ia32.h>
46 #include <asm/machvec.h>
47 #include <asm/mca.h>
48 #include <asm/meminit.h>
49 #include <asm/page.h>
50 #include <asm/patch.h>
51 #include <asm/pgtable.h>
52 #include <asm/processor.h>
53 #include <asm/sal.h>
54 #include <asm/sections.h>
55 #include <asm/serial.h>
56 #include <asm/setup.h>
57 #include <asm/smp.h>
58 #include <asm/system.h>
59 #include <asm/unistd.h>
60
61 #if defined(CONFIG_SMP) && (IA64_CPU_SIZE > PAGE_SIZE)
62 # error "struct cpuinfo_ia64 too big!"
63 #endif
64
65 #ifdef CONFIG_SMP
66 unsigned long __per_cpu_offset[NR_CPUS];
67 EXPORT_SYMBOL(__per_cpu_offset);
68 #endif
69
70 DEFINE_PER_CPU(struct cpuinfo_ia64, cpu_info);
71 DEFINE_PER_CPU(unsigned long, local_per_cpu_offset);
72 DEFINE_PER_CPU(unsigned long, ia64_phys_stacked_size_p8);
73 unsigned long ia64_cycles_per_usec;
74 struct ia64_boot_param *ia64_boot_param;
75 struct screen_info screen_info;
76 unsigned long vga_console_iobase;
77 unsigned long vga_console_membase;
78
79 unsigned long ia64_max_cacheline_size;
80 unsigned long ia64_iobase;      /* virtual address for I/O accesses */
81 EXPORT_SYMBOL(ia64_iobase);
82 struct io_space io_space[MAX_IO_SPACES];
83 EXPORT_SYMBOL(io_space);
84 unsigned int num_io_spaces;
85
86 /*
87  * "flush_icache_range()" needs to know what processor dependent stride size to use
88  * when it makes i-cache(s) coherent with d-caches.
89  */
90 #define I_CACHE_STRIDE_SHIFT    5       /* Safest way to go: 32 bytes by 32 bytes */
91 unsigned long ia64_i_cache_stride_shift = ~0;
92
93 /*
94  * The merge_mask variable needs to be set to (max(iommu_page_size(iommu)) - 1).  This
95  * mask specifies a mask of address bits that must be 0 in order for two buffers to be
96  * mergeable by the I/O MMU (i.e., the end address of the first buffer and the start
97  * address of the second buffer must be aligned to (merge_mask+1) in order to be
98  * mergeable).  By default, we assume there is no I/O MMU which can merge physically
99  * discontiguous buffers, so we set the merge_mask to ~0UL, which corresponds to a iommu
100  * page-size of 2^64.
101  */
102 unsigned long ia64_max_iommu_merge_mask = ~0UL;
103 EXPORT_SYMBOL(ia64_max_iommu_merge_mask);
104
105 /*
106  * We use a special marker for the end of memory and it uses the extra (+1) slot
107  */
108 struct rsvd_region rsvd_region[IA64_MAX_RSVD_REGIONS + 1];
109 int num_rsvd_regions;
110
111
112 /*
113  * Filter incoming memory segments based on the primitive map created from the boot
114  * parameters. Segments contained in the map are removed from the memory ranges. A
115  * caller-specified function is called with the memory ranges that remain after filtering.
116  * This routine does not assume the incoming segments are sorted.
117  */
118 int
119 filter_rsvd_memory (unsigned long start, unsigned long end, void *arg)
120 {
121         unsigned long range_start, range_end, prev_start;
122         void (*func)(unsigned long, unsigned long, int);
123         int i;
124
125 #if IGNORE_PFN0
126         if (start == PAGE_OFFSET) {
127                 printk(KERN_WARNING "warning: skipping physical page 0\n");
128                 start += PAGE_SIZE;
129                 if (start >= end) return 0;
130         }
131 #endif
132         /*
133          * lowest possible address(walker uses virtual)
134          */
135         prev_start = PAGE_OFFSET;
136         func = arg;
137
138         for (i = 0; i < num_rsvd_regions; ++i) {
139                 range_start = max(start, prev_start);
140                 range_end   = min(end, rsvd_region[i].start);
141
142                 if (range_start < range_end)
143                         call_pernode_memory(__pa(range_start), range_end - range_start, func);
144
145                 /* nothing more available in this segment */
146                 if (range_end == end) return 0;
147
148                 prev_start = rsvd_region[i].end;
149         }
150         /* end of memory marker allows full processing inside loop body */
151         return 0;
152 }
153
154 static void
155 sort_regions (struct rsvd_region *rsvd_region, int max)
156 {
157         int j;
158
159         /* simple bubble sorting */
160         while (max--) {
161                 for (j = 0; j < max; ++j) {
162                         if (rsvd_region[j].start > rsvd_region[j+1].start) {
163                                 struct rsvd_region tmp;
164                                 tmp = rsvd_region[j];
165                                 rsvd_region[j] = rsvd_region[j + 1];
166                                 rsvd_region[j + 1] = tmp;
167                         }
168                 }
169         }
170 }
171
172 /**
173  * reserve_memory - setup reserved memory areas
174  *
175  * Setup the reserved memory areas set aside for the boot parameters,
176  * initrd, etc.  There are currently %IA64_MAX_RSVD_REGIONS defined,
177  * see include/asm-ia64/meminit.h if you need to define more.
178  */
179 void
180 reserve_memory (void)
181 {
182         int n = 0;
183
184         /*
185          * none of the entries in this table overlap
186          */
187         rsvd_region[n].start = (unsigned long) ia64_boot_param;
188         rsvd_region[n].end   = rsvd_region[n].start + sizeof(*ia64_boot_param);
189         n++;
190
191         rsvd_region[n].start = (unsigned long) __va(ia64_boot_param->efi_memmap);
192         rsvd_region[n].end   = rsvd_region[n].start + ia64_boot_param->efi_memmap_size;
193         n++;
194
195         rsvd_region[n].start = (unsigned long) __va(ia64_boot_param->command_line);
196         rsvd_region[n].end   = (rsvd_region[n].start
197                                 + strlen(__va(ia64_boot_param->command_line)) + 1);
198         n++;
199
200         rsvd_region[n].start = (unsigned long) ia64_imva((void *)KERNEL_START);
201         rsvd_region[n].end   = (unsigned long) ia64_imva(_end);
202         n++;
203
204 #ifdef CONFIG_BLK_DEV_INITRD
205         if (ia64_boot_param->initrd_start) {
206                 rsvd_region[n].start = (unsigned long)__va(ia64_boot_param->initrd_start);
207                 rsvd_region[n].end   = rsvd_region[n].start + ia64_boot_param->initrd_size;
208                 n++;
209         }
210 #endif
211
212         /* end of memory marker */
213         rsvd_region[n].start = ~0UL;
214         rsvd_region[n].end   = ~0UL;
215         n++;
216
217         num_rsvd_regions = n;
218
219         sort_regions(rsvd_region, num_rsvd_regions);
220 }
221
222 /**
223  * find_initrd - get initrd parameters from the boot parameter structure
224  *
225  * Grab the initrd start and end from the boot parameter struct given us by
226  * the boot loader.
227  */
228 void
229 find_initrd (void)
230 {
231 #ifdef CONFIG_BLK_DEV_INITRD
232         if (ia64_boot_param->initrd_start) {
233                 initrd_start = (unsigned long)__va(ia64_boot_param->initrd_start);
234                 initrd_end   = initrd_start+ia64_boot_param->initrd_size;
235
236                 printk(KERN_INFO "Initial ramdisk at: 0x%lx (%lu bytes)\n",
237                        initrd_start, ia64_boot_param->initrd_size);
238         }
239 #endif
240 }
241
242 static void __init
243 io_port_init (void)
244 {
245         extern unsigned long ia64_iobase;
246         unsigned long phys_iobase;
247
248         /*
249          *  Set `iobase' to the appropriate address in region 6 (uncached access range).
250          *
251          *  The EFI memory map is the "preferred" location to get the I/O port space base,
252          *  rather the relying on AR.KR0. This should become more clear in future SAL
253          *  specs. We'll fall back to getting it out of AR.KR0 if no appropriate entry is
254          *  found in the memory map.
255          */
256         phys_iobase = efi_get_iobase();
257         if (phys_iobase)
258                 /* set AR.KR0 since this is all we use it for anyway */
259                 ia64_set_kr(IA64_KR_IO_BASE, phys_iobase);
260         else {
261                 phys_iobase = ia64_get_kr(IA64_KR_IO_BASE);
262                 printk(KERN_INFO "No I/O port range found in EFI memory map, falling back "
263                        "to AR.KR0\n");
264                 printk(KERN_INFO "I/O port base = 0x%lx\n", phys_iobase);
265         }
266         ia64_iobase = (unsigned long) ioremap(phys_iobase, 0);
267
268         /* setup legacy IO port space */
269         io_space[0].mmio_base = ia64_iobase;
270         io_space[0].sparse = 1;
271         num_io_spaces = 1;
272 }
273
274 /**
275  * early_console_setup - setup debugging console
276  *
277  * Consoles started here require little enough setup that we can start using
278  * them very early in the boot process, either right after the machine
279  * vector initialization, or even before if the drivers can detect their hw.
280  *
281  * Returns non-zero if a console couldn't be setup.
282  */
283 static inline int __init
284 early_console_setup (char *cmdline)
285 {
286         int earlycons = 0;
287
288 #ifdef CONFIG_SERIAL_SGI_L1_CONSOLE
289         {
290                 extern int sn_serial_console_early_setup(void);
291                 if (!sn_serial_console_early_setup())
292                         earlycons++;
293         }
294 #endif
295 #ifdef CONFIG_EFI_PCDP
296         if (!efi_setup_pcdp_console(cmdline))
297                 earlycons++;
298 #endif
299 #ifdef CONFIG_SERIAL_8250_CONSOLE
300         if (!early_serial_console_init(cmdline))
301                 earlycons++;
302 #endif
303
304         return (earlycons) ? 0 : -1;
305 }
306
307 static inline void
308 mark_bsp_online (void)
309 {
310 #ifdef CONFIG_SMP
311         /* If we register an early console, allow CPU 0 to printk */
312         cpu_set(smp_processor_id(), cpu_online_map);
313 #endif
314 }
315
316 #ifdef CONFIG_SMP
317 static void
318 check_for_logical_procs (void)
319 {
320         pal_logical_to_physical_t info;
321         s64 status;
322
323         status = ia64_pal_logical_to_phys(0, &info);
324         if (status == -1) {
325                 printk(KERN_INFO "No logical to physical processor mapping "
326                        "available\n");
327                 return;
328         }
329         if (status) {
330                 printk(KERN_ERR "ia64_pal_logical_to_phys failed with %ld\n",
331                        status);
332                 return;
333         }
334         /*
335          * Total number of siblings that BSP has.  Though not all of them 
336          * may have booted successfully. The correct number of siblings 
337          * booted is in info.overview_num_log.
338          */
339         smp_num_siblings = info.overview_tpc;
340         smp_num_cpucores = info.overview_cpp;
341 }
342 #endif
343
344 void __init
345 setup_arch (char **cmdline_p)
346 {
347         unw_init();
348
349         ia64_patch_vtop((u64) __start___vtop_patchlist, (u64) __end___vtop_patchlist);
350
351         *cmdline_p = __va(ia64_boot_param->command_line);
352         strlcpy(saved_command_line, *cmdline_p, COMMAND_LINE_SIZE);
353
354         efi_init();
355         io_port_init();
356
357 #ifdef CONFIG_IA64_GENERIC
358         {
359                 const char *mvec_name = strstr (*cmdline_p, "machvec=");
360                 char str[64];
361
362                 if (mvec_name) {
363                         const char *end;
364                         size_t len;
365
366                         mvec_name += 8;
367                         end = strchr (mvec_name, ' ');
368                         if (end)
369                                 len = end - mvec_name;
370                         else
371                                 len = strlen (mvec_name);
372                         len = min(len, sizeof (str) - 1);
373                         strncpy (str, mvec_name, len);
374                         str[len] = '\0';
375                         mvec_name = str;
376                 } else
377                         mvec_name = acpi_get_sysname();
378                 machvec_init(mvec_name);
379         }
380 #endif
381
382         if (early_console_setup(*cmdline_p) == 0)
383                 mark_bsp_online();
384
385 #ifdef CONFIG_ACPI_BOOT
386         /* Initialize the ACPI boot-time table parser */
387         acpi_table_init();
388 # ifdef CONFIG_ACPI_NUMA
389         acpi_numa_init();
390 # endif
391 #else
392 # ifdef CONFIG_SMP
393         smp_build_cpu_map();    /* happens, e.g., with the Ski simulator */
394 # endif
395 #endif /* CONFIG_APCI_BOOT */
396
397         find_memory();
398
399         /* process SAL system table: */
400         ia64_sal_init(efi.sal_systab);
401
402 #ifdef CONFIG_SMP
403         cpu_physical_id(0) = hard_smp_processor_id();
404
405         cpu_set(0, cpu_sibling_map[0]);
406         cpu_set(0, cpu_core_map[0]);
407
408         check_for_logical_procs();
409         if (smp_num_cpucores > 1)
410                 printk(KERN_INFO
411                        "cpu package is Multi-Core capable: number of cores=%d\n",
412                        smp_num_cpucores);
413         if (smp_num_siblings > 1)
414                 printk(KERN_INFO
415                        "cpu package is Multi-Threading capable: number of siblings=%d\n",
416                        smp_num_siblings);
417 #endif
418
419         cpu_init();     /* initialize the bootstrap CPU */
420
421 #ifdef CONFIG_ACPI_BOOT
422         acpi_boot_init();
423 #endif
424
425 #ifdef CONFIG_VT
426         if (!conswitchp) {
427 # if defined(CONFIG_DUMMY_CONSOLE)
428                 conswitchp = &dummy_con;
429 # endif
430 # if defined(CONFIG_VGA_CONSOLE)
431                 /*
432                  * Non-legacy systems may route legacy VGA MMIO range to system
433                  * memory.  vga_con probes the MMIO hole, so memory looks like
434                  * a VGA device to it.  The EFI memory map can tell us if it's
435                  * memory so we can avoid this problem.
436                  */
437                 if (efi_mem_type(0xA0000) != EFI_CONVENTIONAL_MEMORY)
438                         conswitchp = &vga_con;
439 # endif
440         }
441 #endif
442
443         /* enable IA-64 Machine Check Abort Handling unless disabled */
444         if (!strstr(saved_command_line, "nomca"))
445                 ia64_mca_init();
446
447         platform_setup(cmdline_p);
448         paging_init();
449 }
450
451 /*
452  * Display cpu info for all cpu's.
453  */
454 static int
455 show_cpuinfo (struct seq_file *m, void *v)
456 {
457 #ifdef CONFIG_SMP
458 #       define lpj      c->loops_per_jiffy
459 #       define cpunum   c->cpu
460 #else
461 #       define lpj      loops_per_jiffy
462 #       define cpunum   0
463 #endif
464         static struct {
465                 unsigned long mask;
466                 const char *feature_name;
467         } feature_bits[] = {
468                 { 1UL << 0, "branchlong" },
469                 { 1UL << 1, "spontaneous deferral"},
470                 { 1UL << 2, "16-byte atomic ops" }
471         };
472         char family[32], features[128], *cp, sep;
473         struct cpuinfo_ia64 *c = v;
474         unsigned long mask;
475         int i;
476
477         mask = c->features;
478
479         switch (c->family) {
480               case 0x07:        memcpy(family, "Itanium", 8); break;
481               case 0x1f:        memcpy(family, "Itanium 2", 10); break;
482               default:          sprintf(family, "%u", c->family); break;
483         }
484
485         /* build the feature string: */
486         memcpy(features, " standard", 10);
487         cp = features;
488         sep = 0;
489         for (i = 0; i < (int) ARRAY_SIZE(feature_bits); ++i) {
490                 if (mask & feature_bits[i].mask) {
491                         if (sep)
492                                 *cp++ = sep;
493                         sep = ',';
494                         *cp++ = ' ';
495                         strcpy(cp, feature_bits[i].feature_name);
496                         cp += strlen(feature_bits[i].feature_name);
497                         mask &= ~feature_bits[i].mask;
498                 }
499         }
500         if (mask) {
501                 /* print unknown features as a hex value: */
502                 if (sep)
503                         *cp++ = sep;
504                 sprintf(cp, " 0x%lx", mask);
505         }
506
507         seq_printf(m,
508                    "processor  : %d\n"
509                    "vendor     : %s\n"
510                    "arch       : IA-64\n"
511                    "family     : %s\n"
512                    "model      : %u\n"
513                    "revision   : %u\n"
514                    "archrev    : %u\n"
515                    "features   :%s\n"   /* don't change this---it _is_ right! */
516                    "cpu number : %lu\n"
517                    "cpu regs   : %u\n"
518                    "cpu MHz    : %lu.%06lu\n"
519                    "itc MHz    : %lu.%06lu\n"
520                    "BogoMIPS   : %lu.%02lu\n",
521                    cpunum, c->vendor, family, c->model, c->revision, c->archrev,
522                    features, c->ppn, c->number,
523                    c->proc_freq / 1000000, c->proc_freq % 1000000,
524                    c->itc_freq / 1000000, c->itc_freq % 1000000,
525                    lpj*HZ/500000, (lpj*HZ/5000) % 100);
526 #ifdef CONFIG_SMP
527         seq_printf(m, "siblings   : %u\n", c->num_log);
528         if (c->threads_per_core > 1 || c->cores_per_socket > 1)
529                 seq_printf(m,
530                            "physical id: %u\n"
531                            "core id    : %u\n"
532                            "thread id  : %u\n",
533                            c->socket_id, c->core_id, c->thread_id);
534 #endif
535         seq_printf(m,"\n");
536
537         return 0;
538 }
539
540 static void *
541 c_start (struct seq_file *m, loff_t *pos)
542 {
543 #ifdef CONFIG_SMP
544         while (*pos < NR_CPUS && !cpu_isset(*pos, cpu_online_map))
545                 ++*pos;
546 #endif
547         return *pos < NR_CPUS ? cpu_data(*pos) : NULL;
548 }
549
550 static void *
551 c_next (struct seq_file *m, void *v, loff_t *pos)
552 {
553         ++*pos;
554         return c_start(m, pos);
555 }
556
557 static void
558 c_stop (struct seq_file *m, void *v)
559 {
560 }
561
562 struct seq_operations cpuinfo_op = {
563         .start =        c_start,
564         .next =         c_next,
565         .stop =         c_stop,
566         .show =         show_cpuinfo
567 };
568
569 void
570 identify_cpu (struct cpuinfo_ia64 *c)
571 {
572         union {
573                 unsigned long bits[5];
574                 struct {
575                         /* id 0 & 1: */
576                         char vendor[16];
577
578                         /* id 2 */
579                         u64 ppn;                /* processor serial number */
580
581                         /* id 3: */
582                         unsigned number         :  8;
583                         unsigned revision       :  8;
584                         unsigned model          :  8;
585                         unsigned family         :  8;
586                         unsigned archrev        :  8;
587                         unsigned reserved       : 24;
588
589                         /* id 4: */
590                         u64 features;
591                 } field;
592         } cpuid;
593         pal_vm_info_1_u_t vm1;
594         pal_vm_info_2_u_t vm2;
595         pal_status_t status;
596         unsigned long impl_va_msb = 50, phys_addr_size = 44;    /* Itanium defaults */
597         int i;
598
599         for (i = 0; i < 5; ++i)
600                 cpuid.bits[i] = ia64_get_cpuid(i);
601
602         memcpy(c->vendor, cpuid.field.vendor, 16);
603 #ifdef CONFIG_SMP
604         c->cpu = smp_processor_id();
605
606         /* below default values will be overwritten  by identify_siblings() 
607          * for Multi-Threading/Multi-Core capable cpu's
608          */
609         c->threads_per_core = c->cores_per_socket = c->num_log = 1;
610         c->socket_id = -1;
611
612         identify_siblings(c);
613 #endif
614         c->ppn = cpuid.field.ppn;
615         c->number = cpuid.field.number;
616         c->revision = cpuid.field.revision;
617         c->model = cpuid.field.model;
618         c->family = cpuid.field.family;
619         c->archrev = cpuid.field.archrev;
620         c->features = cpuid.field.features;
621
622         status = ia64_pal_vm_summary(&vm1, &vm2);
623         if (status == PAL_STATUS_SUCCESS) {
624                 impl_va_msb = vm2.pal_vm_info_2_s.impl_va_msb;
625                 phys_addr_size = vm1.pal_vm_info_1_s.phys_add_size;
626         }
627         c->unimpl_va_mask = ~((7L<<61) | ((1L << (impl_va_msb + 1)) - 1));
628         c->unimpl_pa_mask = ~((1L<<63) | ((1L << phys_addr_size) - 1));
629 }
630
631 void
632 setup_per_cpu_areas (void)
633 {
634         /* start_kernel() requires this... */
635 }
636
637 /*
638  * Calculate the max. cache line size.
639  *
640  * In addition, the minimum of the i-cache stride sizes is calculated for
641  * "flush_icache_range()".
642  */
643 static void
644 get_max_cacheline_size (void)
645 {
646         unsigned long line_size, max = 1;
647         u64 l, levels, unique_caches;
648         pal_cache_config_info_t cci;
649         s64 status;
650
651         status = ia64_pal_cache_summary(&levels, &unique_caches);
652         if (status != 0) {
653                 printk(KERN_ERR "%s: ia64_pal_cache_summary() failed (status=%ld)\n",
654                        __FUNCTION__, status);
655                 max = SMP_CACHE_BYTES;
656                 /* Safest setup for "flush_icache_range()" */
657                 ia64_i_cache_stride_shift = I_CACHE_STRIDE_SHIFT;
658                 goto out;
659         }
660
661         for (l = 0; l < levels; ++l) {
662                 status = ia64_pal_cache_config_info(l, /* cache_type (data_or_unified)= */ 2,
663                                                     &cci);
664                 if (status != 0) {
665                         printk(KERN_ERR
666                                "%s: ia64_pal_cache_config_info(l=%lu, 2) failed (status=%ld)\n",
667                                __FUNCTION__, l, status);
668                         max = SMP_CACHE_BYTES;
669                         /* The safest setup for "flush_icache_range()" */
670                         cci.pcci_stride = I_CACHE_STRIDE_SHIFT;
671                         cci.pcci_unified = 1;
672                 }
673                 line_size = 1 << cci.pcci_line_size;
674                 if (line_size > max)
675                         max = line_size;
676                 if (!cci.pcci_unified) {
677                         status = ia64_pal_cache_config_info(l,
678                                                     /* cache_type (instruction)= */ 1,
679                                                     &cci);
680                         if (status != 0) {
681                                 printk(KERN_ERR
682                                 "%s: ia64_pal_cache_config_info(l=%lu, 1) failed (status=%ld)\n",
683                                         __FUNCTION__, l, status);
684                                 /* The safest setup for "flush_icache_range()" */
685                                 cci.pcci_stride = I_CACHE_STRIDE_SHIFT;
686                         }
687                 }
688                 if (cci.pcci_stride < ia64_i_cache_stride_shift)
689                         ia64_i_cache_stride_shift = cci.pcci_stride;
690         }
691   out:
692         if (max > ia64_max_cacheline_size)
693                 ia64_max_cacheline_size = max;
694 }
695
696 /*
697  * cpu_init() initializes state that is per-CPU.  This function acts
698  * as a 'CPU state barrier', nothing should get across.
699  */
700 void
701 cpu_init (void)
702 {
703         extern void __devinit ia64_mmu_init (void *);
704         unsigned long num_phys_stacked;
705         pal_vm_info_2_u_t vmi;
706         unsigned int max_ctx;
707         struct cpuinfo_ia64 *cpu_info;
708         void *cpu_data;
709
710         cpu_data = per_cpu_init();
711
712         /*
713          * We set ar.k3 so that assembly code in MCA handler can compute
714          * physical addresses of per cpu variables with a simple:
715          *   phys = ar.k3 + &per_cpu_var
716          */
717         ia64_set_kr(IA64_KR_PER_CPU_DATA,
718                     ia64_tpa(cpu_data) - (long) __per_cpu_start);
719
720         get_max_cacheline_size();
721
722         /*
723          * We can't pass "local_cpu_data" to identify_cpu() because we haven't called
724          * ia64_mmu_init() yet.  And we can't call ia64_mmu_init() first because it
725          * depends on the data returned by identify_cpu().  We break the dependency by
726          * accessing cpu_data() through the canonical per-CPU address.
727          */
728         cpu_info = cpu_data + ((char *) &__ia64_per_cpu_var(cpu_info) - __per_cpu_start);
729         identify_cpu(cpu_info);
730
731 #ifdef CONFIG_MCKINLEY
732         {
733 #               define FEATURE_SET 16
734                 struct ia64_pal_retval iprv;
735
736                 if (cpu_info->family == 0x1f) {
737                         PAL_CALL_PHYS(iprv, PAL_PROC_GET_FEATURES, 0, FEATURE_SET, 0);
738                         if ((iprv.status == 0) && (iprv.v0 & 0x80) && (iprv.v2 & 0x80))
739                                 PAL_CALL_PHYS(iprv, PAL_PROC_SET_FEATURES,
740                                               (iprv.v1 | 0x80), FEATURE_SET, 0);
741                 }
742         }
743 #endif
744
745         /* Clear the stack memory reserved for pt_regs: */
746         memset(ia64_task_regs(current), 0, sizeof(struct pt_regs));
747
748         ia64_set_kr(IA64_KR_FPU_OWNER, 0);
749
750         /*
751          * Initialize the page-table base register to a global
752          * directory with all zeroes.  This ensure that we can handle
753          * TLB-misses to user address-space even before we created the
754          * first user address-space.  This may happen, e.g., due to
755          * aggressive use of lfetch.fault.
756          */
757         ia64_set_kr(IA64_KR_PT_BASE, __pa(ia64_imva(empty_zero_page)));
758
759         /*
760          * Initialize default control register to defer speculative faults except
761          * for those arising from TLB misses, which are not deferred.  The
762          * kernel MUST NOT depend on a particular setting of these bits (in other words,
763          * the kernel must have recovery code for all speculative accesses).  Turn on
764          * dcr.lc as per recommendation by the architecture team.  Most IA-32 apps
765          * shouldn't be affected by this (moral: keep your ia32 locks aligned and you'll
766          * be fine).
767          */
768         ia64_setreg(_IA64_REG_CR_DCR,  (  IA64_DCR_DP | IA64_DCR_DK | IA64_DCR_DX | IA64_DCR_DR
769                                         | IA64_DCR_DA | IA64_DCR_DD | IA64_DCR_LC));
770         atomic_inc(&init_mm.mm_count);
771         current->active_mm = &init_mm;
772         if (current->mm)
773                 BUG();
774
775         ia64_mmu_init(ia64_imva(cpu_data));
776         ia64_mca_cpu_init(ia64_imva(cpu_data));
777
778 #ifdef CONFIG_IA32_SUPPORT
779         ia32_cpu_init();
780 #endif
781
782         /* Clear ITC to eliminiate sched_clock() overflows in human time.  */
783         ia64_set_itc(0);
784
785         /* disable all local interrupt sources: */
786         ia64_set_itv(1 << 16);
787         ia64_set_lrr0(1 << 16);
788         ia64_set_lrr1(1 << 16);
789         ia64_setreg(_IA64_REG_CR_PMV, 1 << 16);
790         ia64_setreg(_IA64_REG_CR_CMCV, 1 << 16);
791
792         /* clear TPR & XTP to enable all interrupt classes: */
793         ia64_setreg(_IA64_REG_CR_TPR, 0);
794 #ifdef CONFIG_SMP
795         normal_xtp();
796 #endif
797
798         /* set ia64_ctx.max_rid to the maximum RID that is supported by all CPUs: */
799         if (ia64_pal_vm_summary(NULL, &vmi) == 0)
800                 max_ctx = (1U << (vmi.pal_vm_info_2_s.rid_size - 3)) - 1;
801         else {
802                 printk(KERN_WARNING "cpu_init: PAL VM summary failed, assuming 18 RID bits\n");
803                 max_ctx = (1U << 15) - 1;       /* use architected minimum */
804         }
805         while (max_ctx < ia64_ctx.max_ctx) {
806                 unsigned int old = ia64_ctx.max_ctx;
807                 if (cmpxchg(&ia64_ctx.max_ctx, old, max_ctx) == old)
808                         break;
809         }
810
811         if (ia64_pal_rse_info(&num_phys_stacked, NULL) != 0) {
812                 printk(KERN_WARNING "cpu_init: PAL RSE info failed; assuming 96 physical "
813                        "stacked regs\n");
814                 num_phys_stacked = 96;
815         }
816         /* size of physical stacked register partition plus 8 bytes: */
817         __get_cpu_var(ia64_phys_stacked_size_p8) = num_phys_stacked*8 + 8;
818         platform_cpu_init();
819 }
820
821 void
822 check_bugs (void)
823 {
824         ia64_patch_mckinley_e9((unsigned long) __start___mckinley_e9_bundles,
825                                (unsigned long) __end___mckinley_e9_bundles);
826 }