[PATCH] inotify: misc cleanup
[linux-3.10.git] / arch / ia64 / kernel / setup.c
1 /*
2  * Architecture-specific setup.
3  *
4  * Copyright (C) 1998-2001, 2003-2004 Hewlett-Packard Co
5  *      David Mosberger-Tang <davidm@hpl.hp.com>
6  *      Stephane Eranian <eranian@hpl.hp.com>
7  * Copyright (C) 2000, 2004 Intel Corp
8  *      Rohit Seth <rohit.seth@intel.com>
9  *      Suresh Siddha <suresh.b.siddha@intel.com>
10  *      Gordon Jin <gordon.jin@intel.com>
11  * Copyright (C) 1999 VA Linux Systems
12  * Copyright (C) 1999 Walt Drummond <drummond@valinux.com>
13  *
14  * 12/26/04 S.Siddha, G.Jin, R.Seth
15  *                      Add multi-threading and multi-core detection
16  * 11/12/01 D.Mosberger Convert get_cpuinfo() to seq_file based show_cpuinfo().
17  * 04/04/00 D.Mosberger renamed cpu_initialized to cpu_online_map
18  * 03/31/00 R.Seth      cpu_initialized and current->processor fixes
19  * 02/04/00 D.Mosberger some more get_cpuinfo fixes...
20  * 02/01/00 R.Seth      fixed get_cpuinfo for SMP
21  * 01/07/99 S.Eranian   added the support for command line argument
22  * 06/24/99 W.Drummond  added boot_cpu_data.
23  */
24 #include <linux/config.h>
25 #include <linux/module.h>
26 #include <linux/init.h>
27
28 #include <linux/acpi.h>
29 #include <linux/bootmem.h>
30 #include <linux/console.h>
31 #include <linux/delay.h>
32 #include <linux/kernel.h>
33 #include <linux/reboot.h>
34 #include <linux/sched.h>
35 #include <linux/seq_file.h>
36 #include <linux/string.h>
37 #include <linux/threads.h>
38 #include <linux/tty.h>
39 #include <linux/serial.h>
40 #include <linux/serial_core.h>
41 #include <linux/efi.h>
42 #include <linux/initrd.h>
43 #include <linux/platform.h>
44 #include <linux/pm.h>
45
46 #include <asm/ia32.h>
47 #include <asm/machvec.h>
48 #include <asm/mca.h>
49 #include <asm/meminit.h>
50 #include <asm/page.h>
51 #include <asm/patch.h>
52 #include <asm/pgtable.h>
53 #include <asm/processor.h>
54 #include <asm/sal.h>
55 #include <asm/sections.h>
56 #include <asm/serial.h>
57 #include <asm/setup.h>
58 #include <asm/smp.h>
59 #include <asm/system.h>
60 #include <asm/unistd.h>
61
62 #if defined(CONFIG_SMP) && (IA64_CPU_SIZE > PAGE_SIZE)
63 # error "struct cpuinfo_ia64 too big!"
64 #endif
65
66 #ifdef CONFIG_SMP
67 unsigned long __per_cpu_offset[NR_CPUS];
68 EXPORT_SYMBOL(__per_cpu_offset);
69 #endif
70
71 DEFINE_PER_CPU(struct cpuinfo_ia64, cpu_info);
72 DEFINE_PER_CPU(unsigned long, local_per_cpu_offset);
73 DEFINE_PER_CPU(unsigned long, ia64_phys_stacked_size_p8);
74 unsigned long ia64_cycles_per_usec;
75 struct ia64_boot_param *ia64_boot_param;
76 struct screen_info screen_info;
77 unsigned long vga_console_iobase;
78 unsigned long vga_console_membase;
79
80 unsigned long ia64_max_cacheline_size;
81 unsigned long ia64_iobase;      /* virtual address for I/O accesses */
82 EXPORT_SYMBOL(ia64_iobase);
83 struct io_space io_space[MAX_IO_SPACES];
84 EXPORT_SYMBOL(io_space);
85 unsigned int num_io_spaces;
86
87 /*
88  * The merge_mask variable needs to be set to (max(iommu_page_size(iommu)) - 1).  This
89  * mask specifies a mask of address bits that must be 0 in order for two buffers to be
90  * mergeable by the I/O MMU (i.e., the end address of the first buffer and the start
91  * address of the second buffer must be aligned to (merge_mask+1) in order to be
92  * mergeable).  By default, we assume there is no I/O MMU which can merge physically
93  * discontiguous buffers, so we set the merge_mask to ~0UL, which corresponds to a iommu
94  * page-size of 2^64.
95  */
96 unsigned long ia64_max_iommu_merge_mask = ~0UL;
97 EXPORT_SYMBOL(ia64_max_iommu_merge_mask);
98
99 /*
100  * We use a special marker for the end of memory and it uses the extra (+1) slot
101  */
102 struct rsvd_region rsvd_region[IA64_MAX_RSVD_REGIONS + 1];
103 int num_rsvd_regions;
104
105
106 /*
107  * Filter incoming memory segments based on the primitive map created from the boot
108  * parameters. Segments contained in the map are removed from the memory ranges. A
109  * caller-specified function is called with the memory ranges that remain after filtering.
110  * This routine does not assume the incoming segments are sorted.
111  */
112 int
113 filter_rsvd_memory (unsigned long start, unsigned long end, void *arg)
114 {
115         unsigned long range_start, range_end, prev_start;
116         void (*func)(unsigned long, unsigned long, int);
117         int i;
118
119 #if IGNORE_PFN0
120         if (start == PAGE_OFFSET) {
121                 printk(KERN_WARNING "warning: skipping physical page 0\n");
122                 start += PAGE_SIZE;
123                 if (start >= end) return 0;
124         }
125 #endif
126         /*
127          * lowest possible address(walker uses virtual)
128          */
129         prev_start = PAGE_OFFSET;
130         func = arg;
131
132         for (i = 0; i < num_rsvd_regions; ++i) {
133                 range_start = max(start, prev_start);
134                 range_end   = min(end, rsvd_region[i].start);
135
136                 if (range_start < range_end)
137                         call_pernode_memory(__pa(range_start), range_end - range_start, func);
138
139                 /* nothing more available in this segment */
140                 if (range_end == end) return 0;
141
142                 prev_start = rsvd_region[i].end;
143         }
144         /* end of memory marker allows full processing inside loop body */
145         return 0;
146 }
147
148 static void
149 sort_regions (struct rsvd_region *rsvd_region, int max)
150 {
151         int j;
152
153         /* simple bubble sorting */
154         while (max--) {
155                 for (j = 0; j < max; ++j) {
156                         if (rsvd_region[j].start > rsvd_region[j+1].start) {
157                                 struct rsvd_region tmp;
158                                 tmp = rsvd_region[j];
159                                 rsvd_region[j] = rsvd_region[j + 1];
160                                 rsvd_region[j + 1] = tmp;
161                         }
162                 }
163         }
164 }
165
166 /**
167  * reserve_memory - setup reserved memory areas
168  *
169  * Setup the reserved memory areas set aside for the boot parameters,
170  * initrd, etc.  There are currently %IA64_MAX_RSVD_REGIONS defined,
171  * see include/asm-ia64/meminit.h if you need to define more.
172  */
173 void
174 reserve_memory (void)
175 {
176         int n = 0;
177
178         /*
179          * none of the entries in this table overlap
180          */
181         rsvd_region[n].start = (unsigned long) ia64_boot_param;
182         rsvd_region[n].end   = rsvd_region[n].start + sizeof(*ia64_boot_param);
183         n++;
184
185         rsvd_region[n].start = (unsigned long) __va(ia64_boot_param->efi_memmap);
186         rsvd_region[n].end   = rsvd_region[n].start + ia64_boot_param->efi_memmap_size;
187         n++;
188
189         rsvd_region[n].start = (unsigned long) __va(ia64_boot_param->command_line);
190         rsvd_region[n].end   = (rsvd_region[n].start
191                                 + strlen(__va(ia64_boot_param->command_line)) + 1);
192         n++;
193
194         rsvd_region[n].start = (unsigned long) ia64_imva((void *)KERNEL_START);
195         rsvd_region[n].end   = (unsigned long) ia64_imva(_end);
196         n++;
197
198 #ifdef CONFIG_BLK_DEV_INITRD
199         if (ia64_boot_param->initrd_start) {
200                 rsvd_region[n].start = (unsigned long)__va(ia64_boot_param->initrd_start);
201                 rsvd_region[n].end   = rsvd_region[n].start + ia64_boot_param->initrd_size;
202                 n++;
203         }
204 #endif
205
206         /* end of memory marker */
207         rsvd_region[n].start = ~0UL;
208         rsvd_region[n].end   = ~0UL;
209         n++;
210
211         num_rsvd_regions = n;
212
213         sort_regions(rsvd_region, num_rsvd_regions);
214 }
215
216 /**
217  * find_initrd - get initrd parameters from the boot parameter structure
218  *
219  * Grab the initrd start and end from the boot parameter struct given us by
220  * the boot loader.
221  */
222 void
223 find_initrd (void)
224 {
225 #ifdef CONFIG_BLK_DEV_INITRD
226         if (ia64_boot_param->initrd_start) {
227                 initrd_start = (unsigned long)__va(ia64_boot_param->initrd_start);
228                 initrd_end   = initrd_start+ia64_boot_param->initrd_size;
229
230                 printk(KERN_INFO "Initial ramdisk at: 0x%lx (%lu bytes)\n",
231                        initrd_start, ia64_boot_param->initrd_size);
232         }
233 #endif
234 }
235
236 static void __init
237 io_port_init (void)
238 {
239         extern unsigned long ia64_iobase;
240         unsigned long phys_iobase;
241
242         /*
243          *  Set `iobase' to the appropriate address in region 6 (uncached access range).
244          *
245          *  The EFI memory map is the "preferred" location to get the I/O port space base,
246          *  rather the relying on AR.KR0. This should become more clear in future SAL
247          *  specs. We'll fall back to getting it out of AR.KR0 if no appropriate entry is
248          *  found in the memory map.
249          */
250         phys_iobase = efi_get_iobase();
251         if (phys_iobase)
252                 /* set AR.KR0 since this is all we use it for anyway */
253                 ia64_set_kr(IA64_KR_IO_BASE, phys_iobase);
254         else {
255                 phys_iobase = ia64_get_kr(IA64_KR_IO_BASE);
256                 printk(KERN_INFO "No I/O port range found in EFI memory map, falling back "
257                        "to AR.KR0\n");
258                 printk(KERN_INFO "I/O port base = 0x%lx\n", phys_iobase);
259         }
260         ia64_iobase = (unsigned long) ioremap(phys_iobase, 0);
261
262         /* setup legacy IO port space */
263         io_space[0].mmio_base = ia64_iobase;
264         io_space[0].sparse = 1;
265         num_io_spaces = 1;
266 }
267
268 /**
269  * early_console_setup - setup debugging console
270  *
271  * Consoles started here require little enough setup that we can start using
272  * them very early in the boot process, either right after the machine
273  * vector initialization, or even before if the drivers can detect their hw.
274  *
275  * Returns non-zero if a console couldn't be setup.
276  */
277 static inline int __init
278 early_console_setup (char *cmdline)
279 {
280         int earlycons = 0;
281
282 #ifdef CONFIG_SERIAL_SGI_L1_CONSOLE
283         {
284                 extern int sn_serial_console_early_setup(void);
285                 if (!sn_serial_console_early_setup())
286                         earlycons++;
287         }
288 #endif
289 #ifdef CONFIG_EFI_PCDP
290         if (!efi_setup_pcdp_console(cmdline))
291                 earlycons++;
292 #endif
293 #ifdef CONFIG_SERIAL_8250_CONSOLE
294         if (!early_serial_console_init(cmdline))
295                 earlycons++;
296 #endif
297
298         return (earlycons) ? 0 : -1;
299 }
300
301 static inline void
302 mark_bsp_online (void)
303 {
304 #ifdef CONFIG_SMP
305         /* If we register an early console, allow CPU 0 to printk */
306         cpu_set(smp_processor_id(), cpu_online_map);
307 #endif
308 }
309
310 #ifdef CONFIG_SMP
311 static void
312 check_for_logical_procs (void)
313 {
314         pal_logical_to_physical_t info;
315         s64 status;
316
317         status = ia64_pal_logical_to_phys(0, &info);
318         if (status == -1) {
319                 printk(KERN_INFO "No logical to physical processor mapping "
320                        "available\n");
321                 return;
322         }
323         if (status) {
324                 printk(KERN_ERR "ia64_pal_logical_to_phys failed with %ld\n",
325                        status);
326                 return;
327         }
328         /*
329          * Total number of siblings that BSP has.  Though not all of them 
330          * may have booted successfully. The correct number of siblings 
331          * booted is in info.overview_num_log.
332          */
333         smp_num_siblings = info.overview_tpc;
334         smp_num_cpucores = info.overview_cpp;
335 }
336 #endif
337
338 void __init
339 setup_arch (char **cmdline_p)
340 {
341         unw_init();
342
343         ia64_patch_vtop((u64) __start___vtop_patchlist, (u64) __end___vtop_patchlist);
344
345         *cmdline_p = __va(ia64_boot_param->command_line);
346         strlcpy(saved_command_line, *cmdline_p, COMMAND_LINE_SIZE);
347
348         efi_init();
349         io_port_init();
350
351 #ifdef CONFIG_IA64_GENERIC
352         {
353                 const char *mvec_name = strstr (*cmdline_p, "machvec=");
354                 char str[64];
355
356                 if (mvec_name) {
357                         const char *end;
358                         size_t len;
359
360                         mvec_name += 8;
361                         end = strchr (mvec_name, ' ');
362                         if (end)
363                                 len = end - mvec_name;
364                         else
365                                 len = strlen (mvec_name);
366                         len = min(len, sizeof (str) - 1);
367                         strncpy (str, mvec_name, len);
368                         str[len] = '\0';
369                         mvec_name = str;
370                 } else
371                         mvec_name = acpi_get_sysname();
372                 machvec_init(mvec_name);
373         }
374 #endif
375
376         if (early_console_setup(*cmdline_p) == 0)
377                 mark_bsp_online();
378
379 #ifdef CONFIG_ACPI_BOOT
380         /* Initialize the ACPI boot-time table parser */
381         acpi_table_init();
382 # ifdef CONFIG_ACPI_NUMA
383         acpi_numa_init();
384 # endif
385 #else
386 # ifdef CONFIG_SMP
387         smp_build_cpu_map();    /* happens, e.g., with the Ski simulator */
388 # endif
389 #endif /* CONFIG_APCI_BOOT */
390
391         find_memory();
392
393         /* process SAL system table: */
394         ia64_sal_init(efi.sal_systab);
395
396 #ifdef CONFIG_SMP
397         cpu_physical_id(0) = hard_smp_processor_id();
398
399         cpu_set(0, cpu_sibling_map[0]);
400         cpu_set(0, cpu_core_map[0]);
401
402         check_for_logical_procs();
403         if (smp_num_cpucores > 1)
404                 printk(KERN_INFO
405                        "cpu package is Multi-Core capable: number of cores=%d\n",
406                        smp_num_cpucores);
407         if (smp_num_siblings > 1)
408                 printk(KERN_INFO
409                        "cpu package is Multi-Threading capable: number of siblings=%d\n",
410                        smp_num_siblings);
411 #endif
412
413         cpu_init();     /* initialize the bootstrap CPU */
414
415 #ifdef CONFIG_ACPI_BOOT
416         acpi_boot_init();
417 #endif
418
419 #ifdef CONFIG_VT
420         if (!conswitchp) {
421 # if defined(CONFIG_DUMMY_CONSOLE)
422                 conswitchp = &dummy_con;
423 # endif
424 # if defined(CONFIG_VGA_CONSOLE)
425                 /*
426                  * Non-legacy systems may route legacy VGA MMIO range to system
427                  * memory.  vga_con probes the MMIO hole, so memory looks like
428                  * a VGA device to it.  The EFI memory map can tell us if it's
429                  * memory so we can avoid this problem.
430                  */
431                 if (efi_mem_type(0xA0000) != EFI_CONVENTIONAL_MEMORY)
432                         conswitchp = &vga_con;
433 # endif
434         }
435 #endif
436
437         /* enable IA-64 Machine Check Abort Handling unless disabled */
438         if (!strstr(saved_command_line, "nomca"))
439                 ia64_mca_init();
440
441         platform_setup(cmdline_p);
442         paging_init();
443 }
444
445 /*
446  * Display cpu info for all cpu's.
447  */
448 static int
449 show_cpuinfo (struct seq_file *m, void *v)
450 {
451 #ifdef CONFIG_SMP
452 #       define lpj      c->loops_per_jiffy
453 #       define cpunum   c->cpu
454 #else
455 #       define lpj      loops_per_jiffy
456 #       define cpunum   0
457 #endif
458         static struct {
459                 unsigned long mask;
460                 const char *feature_name;
461         } feature_bits[] = {
462                 { 1UL << 0, "branchlong" },
463                 { 1UL << 1, "spontaneous deferral"},
464                 { 1UL << 2, "16-byte atomic ops" }
465         };
466         char family[32], features[128], *cp, sep;
467         struct cpuinfo_ia64 *c = v;
468         unsigned long mask;
469         int i;
470
471         mask = c->features;
472
473         switch (c->family) {
474               case 0x07:        memcpy(family, "Itanium", 8); break;
475               case 0x1f:        memcpy(family, "Itanium 2", 10); break;
476               default:          sprintf(family, "%u", c->family); break;
477         }
478
479         /* build the feature string: */
480         memcpy(features, " standard", 10);
481         cp = features;
482         sep = 0;
483         for (i = 0; i < (int) ARRAY_SIZE(feature_bits); ++i) {
484                 if (mask & feature_bits[i].mask) {
485                         if (sep)
486                                 *cp++ = sep;
487                         sep = ',';
488                         *cp++ = ' ';
489                         strcpy(cp, feature_bits[i].feature_name);
490                         cp += strlen(feature_bits[i].feature_name);
491                         mask &= ~feature_bits[i].mask;
492                 }
493         }
494         if (mask) {
495                 /* print unknown features as a hex value: */
496                 if (sep)
497                         *cp++ = sep;
498                 sprintf(cp, " 0x%lx", mask);
499         }
500
501         seq_printf(m,
502                    "processor  : %d\n"
503                    "vendor     : %s\n"
504                    "arch       : IA-64\n"
505                    "family     : %s\n"
506                    "model      : %u\n"
507                    "revision   : %u\n"
508                    "archrev    : %u\n"
509                    "features   :%s\n"   /* don't change this---it _is_ right! */
510                    "cpu number : %lu\n"
511                    "cpu regs   : %u\n"
512                    "cpu MHz    : %lu.%06lu\n"
513                    "itc MHz    : %lu.%06lu\n"
514                    "BogoMIPS   : %lu.%02lu\n",
515                    cpunum, c->vendor, family, c->model, c->revision, c->archrev,
516                    features, c->ppn, c->number,
517                    c->proc_freq / 1000000, c->proc_freq % 1000000,
518                    c->itc_freq / 1000000, c->itc_freq % 1000000,
519                    lpj*HZ/500000, (lpj*HZ/5000) % 100);
520 #ifdef CONFIG_SMP
521         seq_printf(m, "siblings   : %u\n", c->num_log);
522         if (c->threads_per_core > 1 || c->cores_per_socket > 1)
523                 seq_printf(m,
524                            "physical id: %u\n"
525                            "core id    : %u\n"
526                            "thread id  : %u\n",
527                            c->socket_id, c->core_id, c->thread_id);
528 #endif
529         seq_printf(m,"\n");
530
531         return 0;
532 }
533
534 static void *
535 c_start (struct seq_file *m, loff_t *pos)
536 {
537 #ifdef CONFIG_SMP
538         while (*pos < NR_CPUS && !cpu_isset(*pos, cpu_online_map))
539                 ++*pos;
540 #endif
541         return *pos < NR_CPUS ? cpu_data(*pos) : NULL;
542 }
543
544 static void *
545 c_next (struct seq_file *m, void *v, loff_t *pos)
546 {
547         ++*pos;
548         return c_start(m, pos);
549 }
550
551 static void
552 c_stop (struct seq_file *m, void *v)
553 {
554 }
555
556 struct seq_operations cpuinfo_op = {
557         .start =        c_start,
558         .next =         c_next,
559         .stop =         c_stop,
560         .show =         show_cpuinfo
561 };
562
563 void
564 identify_cpu (struct cpuinfo_ia64 *c)
565 {
566         union {
567                 unsigned long bits[5];
568                 struct {
569                         /* id 0 & 1: */
570                         char vendor[16];
571
572                         /* id 2 */
573                         u64 ppn;                /* processor serial number */
574
575                         /* id 3: */
576                         unsigned number         :  8;
577                         unsigned revision       :  8;
578                         unsigned model          :  8;
579                         unsigned family         :  8;
580                         unsigned archrev        :  8;
581                         unsigned reserved       : 24;
582
583                         /* id 4: */
584                         u64 features;
585                 } field;
586         } cpuid;
587         pal_vm_info_1_u_t vm1;
588         pal_vm_info_2_u_t vm2;
589         pal_status_t status;
590         unsigned long impl_va_msb = 50, phys_addr_size = 44;    /* Itanium defaults */
591         int i;
592
593         for (i = 0; i < 5; ++i)
594                 cpuid.bits[i] = ia64_get_cpuid(i);
595
596         memcpy(c->vendor, cpuid.field.vendor, 16);
597 #ifdef CONFIG_SMP
598         c->cpu = smp_processor_id();
599
600         /* below default values will be overwritten  by identify_siblings() 
601          * for Multi-Threading/Multi-Core capable cpu's
602          */
603         c->threads_per_core = c->cores_per_socket = c->num_log = 1;
604         c->socket_id = -1;
605
606         identify_siblings(c);
607 #endif
608         c->ppn = cpuid.field.ppn;
609         c->number = cpuid.field.number;
610         c->revision = cpuid.field.revision;
611         c->model = cpuid.field.model;
612         c->family = cpuid.field.family;
613         c->archrev = cpuid.field.archrev;
614         c->features = cpuid.field.features;
615
616         status = ia64_pal_vm_summary(&vm1, &vm2);
617         if (status == PAL_STATUS_SUCCESS) {
618                 impl_va_msb = vm2.pal_vm_info_2_s.impl_va_msb;
619                 phys_addr_size = vm1.pal_vm_info_1_s.phys_add_size;
620         }
621         c->unimpl_va_mask = ~((7L<<61) | ((1L << (impl_va_msb + 1)) - 1));
622         c->unimpl_pa_mask = ~((1L<<63) | ((1L << phys_addr_size) - 1));
623 }
624
625 void
626 setup_per_cpu_areas (void)
627 {
628         /* start_kernel() requires this... */
629 }
630
631 static void
632 get_max_cacheline_size (void)
633 {
634         unsigned long line_size, max = 1;
635         u64 l, levels, unique_caches;
636         pal_cache_config_info_t cci;
637         s64 status;
638
639         status = ia64_pal_cache_summary(&levels, &unique_caches);
640         if (status != 0) {
641                 printk(KERN_ERR "%s: ia64_pal_cache_summary() failed (status=%ld)\n",
642                        __FUNCTION__, status);
643                 max = SMP_CACHE_BYTES;
644                 goto out;
645         }
646
647         for (l = 0; l < levels; ++l) {
648                 status = ia64_pal_cache_config_info(l, /* cache_type (data_or_unified)= */ 2,
649                                                     &cci);
650                 if (status != 0) {
651                         printk(KERN_ERR
652                                "%s: ia64_pal_cache_config_info(l=%lu) failed (status=%ld)\n",
653                                __FUNCTION__, l, status);
654                         max = SMP_CACHE_BYTES;
655                 }
656                 line_size = 1 << cci.pcci_line_size;
657                 if (line_size > max)
658                         max = line_size;
659         }
660   out:
661         if (max > ia64_max_cacheline_size)
662                 ia64_max_cacheline_size = max;
663 }
664
665 /*
666  * cpu_init() initializes state that is per-CPU.  This function acts
667  * as a 'CPU state barrier', nothing should get across.
668  */
669 void
670 cpu_init (void)
671 {
672         extern void __devinit ia64_mmu_init (void *);
673         unsigned long num_phys_stacked;
674         pal_vm_info_2_u_t vmi;
675         unsigned int max_ctx;
676         struct cpuinfo_ia64 *cpu_info;
677         void *cpu_data;
678
679         cpu_data = per_cpu_init();
680
681         /*
682          * We set ar.k3 so that assembly code in MCA handler can compute
683          * physical addresses of per cpu variables with a simple:
684          *   phys = ar.k3 + &per_cpu_var
685          */
686         ia64_set_kr(IA64_KR_PER_CPU_DATA,
687                     ia64_tpa(cpu_data) - (long) __per_cpu_start);
688
689         get_max_cacheline_size();
690
691         /*
692          * We can't pass "local_cpu_data" to identify_cpu() because we haven't called
693          * ia64_mmu_init() yet.  And we can't call ia64_mmu_init() first because it
694          * depends on the data returned by identify_cpu().  We break the dependency by
695          * accessing cpu_data() through the canonical per-CPU address.
696          */
697         cpu_info = cpu_data + ((char *) &__ia64_per_cpu_var(cpu_info) - __per_cpu_start);
698         identify_cpu(cpu_info);
699
700 #ifdef CONFIG_MCKINLEY
701         {
702 #               define FEATURE_SET 16
703                 struct ia64_pal_retval iprv;
704
705                 if (cpu_info->family == 0x1f) {
706                         PAL_CALL_PHYS(iprv, PAL_PROC_GET_FEATURES, 0, FEATURE_SET, 0);
707                         if ((iprv.status == 0) && (iprv.v0 & 0x80) && (iprv.v2 & 0x80))
708                                 PAL_CALL_PHYS(iprv, PAL_PROC_SET_FEATURES,
709                                               (iprv.v1 | 0x80), FEATURE_SET, 0);
710                 }
711         }
712 #endif
713
714         /* Clear the stack memory reserved for pt_regs: */
715         memset(ia64_task_regs(current), 0, sizeof(struct pt_regs));
716
717         ia64_set_kr(IA64_KR_FPU_OWNER, 0);
718
719         /*
720          * Initialize the page-table base register to a global
721          * directory with all zeroes.  This ensure that we can handle
722          * TLB-misses to user address-space even before we created the
723          * first user address-space.  This may happen, e.g., due to
724          * aggressive use of lfetch.fault.
725          */
726         ia64_set_kr(IA64_KR_PT_BASE, __pa(ia64_imva(empty_zero_page)));
727
728         /*
729          * Initialize default control register to defer speculative faults except
730          * for those arising from TLB misses, which are not deferred.  The
731          * kernel MUST NOT depend on a particular setting of these bits (in other words,
732          * the kernel must have recovery code for all speculative accesses).  Turn on
733          * dcr.lc as per recommendation by the architecture team.  Most IA-32 apps
734          * shouldn't be affected by this (moral: keep your ia32 locks aligned and you'll
735          * be fine).
736          */
737         ia64_setreg(_IA64_REG_CR_DCR,  (  IA64_DCR_DP | IA64_DCR_DK | IA64_DCR_DX | IA64_DCR_DR
738                                         | IA64_DCR_DA | IA64_DCR_DD | IA64_DCR_LC));
739         atomic_inc(&init_mm.mm_count);
740         current->active_mm = &init_mm;
741         if (current->mm)
742                 BUG();
743
744         ia64_mmu_init(ia64_imva(cpu_data));
745         ia64_mca_cpu_init(ia64_imva(cpu_data));
746
747 #ifdef CONFIG_IA32_SUPPORT
748         ia32_cpu_init();
749 #endif
750
751         /* Clear ITC to eliminiate sched_clock() overflows in human time.  */
752         ia64_set_itc(0);
753
754         /* disable all local interrupt sources: */
755         ia64_set_itv(1 << 16);
756         ia64_set_lrr0(1 << 16);
757         ia64_set_lrr1(1 << 16);
758         ia64_setreg(_IA64_REG_CR_PMV, 1 << 16);
759         ia64_setreg(_IA64_REG_CR_CMCV, 1 << 16);
760
761         /* clear TPR & XTP to enable all interrupt classes: */
762         ia64_setreg(_IA64_REG_CR_TPR, 0);
763 #ifdef CONFIG_SMP
764         normal_xtp();
765 #endif
766
767         /* set ia64_ctx.max_rid to the maximum RID that is supported by all CPUs: */
768         if (ia64_pal_vm_summary(NULL, &vmi) == 0)
769                 max_ctx = (1U << (vmi.pal_vm_info_2_s.rid_size - 3)) - 1;
770         else {
771                 printk(KERN_WARNING "cpu_init: PAL VM summary failed, assuming 18 RID bits\n");
772                 max_ctx = (1U << 15) - 1;       /* use architected minimum */
773         }
774         while (max_ctx < ia64_ctx.max_ctx) {
775                 unsigned int old = ia64_ctx.max_ctx;
776                 if (cmpxchg(&ia64_ctx.max_ctx, old, max_ctx) == old)
777                         break;
778         }
779
780         if (ia64_pal_rse_info(&num_phys_stacked, NULL) != 0) {
781                 printk(KERN_WARNING "cpu_init: PAL RSE info failed; assuming 96 physical "
782                        "stacked regs\n");
783                 num_phys_stacked = 96;
784         }
785         /* size of physical stacked register partition plus 8 bytes: */
786         __get_cpu_var(ia64_phys_stacked_size_p8) = num_phys_stacked*8 + 8;
787         platform_cpu_init();
788         pm_idle = default_idle;
789 }
790
791 void
792 check_bugs (void)
793 {
794         ia64_patch_mckinley_e9((unsigned long) __start___mckinley_e9_bundles,
795                                (unsigned long) __end___mckinley_e9_bundles);
796 }