[MIPS] Remove __flush_icache_page
[linux-2.6.git] / arch / mips / mm / cache.c
index eaecb8631973dfe7a33425a1d113e690000fe071..caf807ded51415aea2f6d9ba63a7458970f4f3dc 100644 (file)
@@ -5,7 +5,6 @@
  *
  * Copyright (C) 1994 - 2003 by Ralf Baechle
  */
-#include <linux/config.h>
 #include <linux/init.h>
 #include <linux/kernel.h>
 #include <linux/module.h>
@@ -25,12 +24,11 @@ void (*flush_cache_range)(struct vm_area_struct *vma, unsigned long start,
        unsigned long end);
 void (*flush_cache_page)(struct vm_area_struct *vma, unsigned long page,
        unsigned long pfn);
-void (*flush_icache_range)(unsigned long __user start,
-       unsigned long __user end);
-void (*flush_icache_page)(struct vm_area_struct *vma, struct page *page);
+void (*flush_icache_range)(unsigned long start, unsigned long end);
 
 /* MIPS specific cache operations */
 void (*flush_cache_sigtramp)(unsigned long addr);
+void (*local_flush_data_cache_page)(void * addr);
 void (*flush_data_cache_page)(unsigned long addr);
 void (*flush_icache_all)(void);
 
@@ -53,9 +51,11 @@ EXPORT_SYMBOL(_dma_cache_inv);
  * We could optimize the case where the cache argument is not BCACHE but
  * that seems very atypical use ...
  */
-asmlinkage int sys_cacheflush(unsigned long __user addr,
+asmlinkage int sys_cacheflush(unsigned long addr,
        unsigned long bytes, unsigned int cache)
 {
+       if (bytes == 0)
+               return 0;
        if (!access_ok(VERIFY_WRITE, (void __user *) addr, bytes))
                return -EFAULT;
 
@@ -69,6 +69,8 @@ void __flush_dcache_page(struct page *page)
        struct address_space *mapping = page_mapping(page);
        unsigned long addr;
 
+       if (PageHighMem(page))
+               return;
        if (mapping && !mapping_mapped(mapping)) {
                SetPageDcacheDirty(page);
                return;
@@ -90,72 +92,62 @@ void __update_cache(struct vm_area_struct *vma, unsigned long address,
 {
        struct page *page;
        unsigned long pfn, addr;
+       int exec = (vma->vm_flags & VM_EXEC) && !cpu_has_ic_fills_f_dc;
 
        pfn = pte_pfn(pte);
-       if (pfn_valid(pfn) && (page = pfn_to_page(pfn), page_mapping(page)) &&
-           Page_dcache_dirty(page)) {
-               if (pages_do_alias((unsigned long)page_address(page),
-                                  address & PAGE_MASK)) {
-                       addr = (unsigned long) page_address(page);
+       if (unlikely(!pfn_valid(pfn)))
+               return;
+       page = pfn_to_page(pfn);
+       if (page_mapping(page) && Page_dcache_dirty(page)) {
+               addr = (unsigned long) page_address(page);
+               if (exec || pages_do_alias(addr, address & PAGE_MASK))
                        flush_data_cache_page(addr);
-               }
-
                ClearPageDcacheDirty(page);
        }
 }
 
-extern void ld_mmu_r23000(void);
-extern void ld_mmu_r4xx0(void);
-extern void ld_mmu_tx39(void);
-extern void ld_mmu_r6000(void);
-extern void ld_mmu_tfp(void);
-extern void ld_mmu_andes(void);
-extern void ld_mmu_sb1(void);
+#define __weak __attribute__((weak))
+
+static char cache_panic[] __initdata = "Yeee, unsupported cache architecture.";
 
 void __init cpu_cache_init(void)
 {
-       if (cpu_has_4ktlb) {
-#if defined(CONFIG_CPU_R4X00)  || defined(CONFIG_CPU_VR41XX) || \
-    defined(CONFIG_CPU_R4300)  || defined(CONFIG_CPU_R5000)  || \
-    defined(CONFIG_CPU_NEVADA) || defined(CONFIG_CPU_R5432)  || \
-    defined(CONFIG_CPU_R5500)  || defined(CONFIG_CPU_MIPS32) || \
-    defined(CONFIG_CPU_MIPS64) || defined(CONFIG_CPU_TX49XX) || \
-    defined(CONFIG_CPU_RM7000) || defined(CONFIG_CPU_RM9000)
-               ld_mmu_r4xx0();
-#endif
-       } else switch (current_cpu_data.cputype) {
-#ifdef CONFIG_CPU_R3000
-       case CPU_R2000:
-       case CPU_R3000:
-       case CPU_R3000A:
-       case CPU_R3081E:
-               ld_mmu_r23000();
-               break;
-#endif
-#ifdef CONFIG_CPU_TX39XX
-       case CPU_TX3912:
-       case CPU_TX3922:
-       case CPU_TX3927:
-               ld_mmu_tx39();
-               break;
-#endif
-#ifdef CONFIG_CPU_R10000
-       case CPU_R10000:
-       case CPU_R12000:
-               ld_mmu_r4xx0();
-               break;
-#endif
-#ifdef CONFIG_CPU_SB1
-       case CPU_SB1:
-               ld_mmu_sb1();
-               break;
-#endif
-
-       case CPU_R8000:
-               panic("R8000 is unsupported");
-               break;
-
-       default:
-               panic("Yeee, unsupported cache architecture.");
+       if (cpu_has_3k_cache) {
+               extern void __weak r3k_cache_init(void);
+
+               r3k_cache_init();
+               return;
+       }
+       if (cpu_has_6k_cache) {
+               extern void __weak r6k_cache_init(void);
+
+               r6k_cache_init();
+               return;
+       }
+       if (cpu_has_4k_cache) {
+               extern void __weak r4k_cache_init(void);
+
+               r4k_cache_init();
+               return;
+       }
+       if (cpu_has_8k_cache) {
+               extern void __weak r8k_cache_init(void);
+
+               r8k_cache_init();
+               return;
        }
+       if (cpu_has_tx39_cache) {
+               extern void __weak tx39_cache_init(void);
+
+               tx39_cache_init();
+               return;
+       }
+       if (cpu_has_sb1_cache) {
+               extern void __weak sb1_cache_init(void);
+
+               sb1_cache_init();
+               return;
+       }
+
+       panic(cache_panic);
 }