df565c11fccad025c6d13a71faf6621e857c7e58
[linux-2.6.git] / sound / pci / ctxfi / cthw20k1.c
1 /**
2  * Copyright (C) 2008, Creative Technology Ltd. All Rights Reserved.
3  *
4  * This source file is released under GPL v2 license (no other versions).
5  * See the COPYING file included in the main directory of this source
6  * distribution for the license terms and conditions.
7  *
8  * @File        cthw20k1.c
9  *
10  * @Brief
11  * This file contains the implementation of hardware access methord for 20k1.
12  *
13  * @Author      Liu Chun
14  * @Date        Jun 24 2008
15  *
16  */
17
18 #include <linux/types.h>
19 #include <linux/slab.h>
20 #include <linux/pci.h>
21 #include <linux/io.h>
22 #include <linux/string.h>
23 #include <linux/spinlock.h>
24 #include <linux/kernel.h>
25 #include <linux/interrupt.h>
26 #include <linux/delay.h>
27 #include "cthw20k1.h"
28 #include "ct20k1reg.h"
29
30 #if BITS_PER_LONG == 32
31 #define CT_XFI_DMA_MASK         DMA_BIT_MASK(32) /* 32 bit PTE */
32 #else
33 #define CT_XFI_DMA_MASK         DMA_BIT_MASK(64) /* 64 bit PTE */
34 #endif
35
36 struct hw20k1 {
37         struct hw hw;
38         spinlock_t reg_20k1_lock;
39         spinlock_t reg_pci_lock;
40 };
41
42 static u32 hw_read_20kx(struct hw *hw, u32 reg);
43 static void hw_write_20kx(struct hw *hw, u32 reg, u32 data);
44 static u32 hw_read_pci(struct hw *hw, u32 reg);
45 static void hw_write_pci(struct hw *hw, u32 reg, u32 data);
46
47 /*
48  * Type definition block.
49  * The layout of control structures can be directly applied on 20k2 chip.
50  */
51
52 /*
53  * SRC control block definitions.
54  */
55
56 /* SRC resource control block */
57 #define SRCCTL_STATE    0x00000007
58 #define SRCCTL_BM       0x00000008
59 #define SRCCTL_RSR      0x00000030
60 #define SRCCTL_SF       0x000001C0
61 #define SRCCTL_WR       0x00000200
62 #define SRCCTL_PM       0x00000400
63 #define SRCCTL_ROM      0x00001800
64 #define SRCCTL_VO       0x00002000
65 #define SRCCTL_ST       0x00004000
66 #define SRCCTL_IE       0x00008000
67 #define SRCCTL_ILSZ     0x000F0000
68 #define SRCCTL_BP       0x00100000
69
70 #define SRCCCR_CISZ     0x000007FF
71 #define SRCCCR_CWA      0x001FF800
72 #define SRCCCR_D        0x00200000
73 #define SRCCCR_RS       0x01C00000
74 #define SRCCCR_NAL      0x3E000000
75 #define SRCCCR_RA       0xC0000000
76
77 #define SRCCA_CA        0x03FFFFFF
78 #define SRCCA_RS        0x1C000000
79 #define SRCCA_NAL       0xE0000000
80
81 #define SRCSA_SA        0x03FFFFFF
82
83 #define SRCLA_LA        0x03FFFFFF
84
85 /* Mixer Parameter Ring ram Low and Hight register.
86  * Fixed-point value in 8.24 format for parameter channel */
87 #define MPRLH_PITCH     0xFFFFFFFF
88
89 /* SRC resource register dirty flags */
90 union src_dirty {
91         struct {
92                 u16 ctl:1;
93                 u16 ccr:1;
94                 u16 sa:1;
95                 u16 la:1;
96                 u16 ca:1;
97                 u16 mpr:1;
98                 u16 czbfs:1;    /* Clear Z-Buffers */
99                 u16 rsv:9;
100         } bf;
101         u16 data;
102 };
103
104 struct src_rsc_ctrl_blk {
105         unsigned int    ctl;
106         unsigned int    ccr;
107         unsigned int    ca;
108         unsigned int    sa;
109         unsigned int    la;
110         unsigned int    mpr;
111         union src_dirty dirty;
112 };
113
114 /* SRC manager control block */
115 union src_mgr_dirty {
116         struct {
117                 u16 enb0:1;
118                 u16 enb1:1;
119                 u16 enb2:1;
120                 u16 enb3:1;
121                 u16 enb4:1;
122                 u16 enb5:1;
123                 u16 enb6:1;
124                 u16 enb7:1;
125                 u16 enbsa:1;
126                 u16 rsv:7;
127         } bf;
128         u16 data;
129 };
130
131 struct src_mgr_ctrl_blk {
132         unsigned int            enbsa;
133         unsigned int            enb[8];
134         union src_mgr_dirty     dirty;
135 };
136
137 /* SRCIMP manager control block */
138 #define SRCAIM_ARC      0x00000FFF
139 #define SRCAIM_NXT      0x00FF0000
140 #define SRCAIM_SRC      0xFF000000
141
142 struct srcimap {
143         unsigned int srcaim;
144         unsigned int idx;
145 };
146
147 /* SRCIMP manager register dirty flags */
148 union srcimp_mgr_dirty {
149         struct {
150                 u16 srcimap:1;
151                 u16 rsv:15;
152         } bf;
153         u16 data;
154 };
155
156 struct srcimp_mgr_ctrl_blk {
157         struct srcimap          srcimap;
158         union srcimp_mgr_dirty  dirty;
159 };
160
161 /*
162  * Function implementation block.
163  */
164
165 static int src_get_rsc_ctrl_blk(void **rblk)
166 {
167         struct src_rsc_ctrl_blk *blk;
168
169         *rblk = NULL;
170         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
171         if (NULL == blk)
172                 return -ENOMEM;
173
174         *rblk = blk;
175
176         return 0;
177 }
178
179 static int src_put_rsc_ctrl_blk(void *blk)
180 {
181         kfree((struct src_rsc_ctrl_blk *)blk);
182
183         return 0;
184 }
185
186 static int src_set_state(void *blk, unsigned int state)
187 {
188         struct src_rsc_ctrl_blk *ctl = blk;
189
190         set_field(&ctl->ctl, SRCCTL_STATE, state);
191         ctl->dirty.bf.ctl = 1;
192         return 0;
193 }
194
195 static int src_set_bm(void *blk, unsigned int bm)
196 {
197         struct src_rsc_ctrl_blk *ctl = blk;
198
199         set_field(&ctl->ctl, SRCCTL_BM, bm);
200         ctl->dirty.bf.ctl = 1;
201         return 0;
202 }
203
204 static int src_set_rsr(void *blk, unsigned int rsr)
205 {
206         struct src_rsc_ctrl_blk *ctl = blk;
207
208         set_field(&ctl->ctl, SRCCTL_RSR, rsr);
209         ctl->dirty.bf.ctl = 1;
210         return 0;
211 }
212
213 static int src_set_sf(void *blk, unsigned int sf)
214 {
215         struct src_rsc_ctrl_blk *ctl = blk;
216
217         set_field(&ctl->ctl, SRCCTL_SF, sf);
218         ctl->dirty.bf.ctl = 1;
219         return 0;
220 }
221
222 static int src_set_wr(void *blk, unsigned int wr)
223 {
224         struct src_rsc_ctrl_blk *ctl = blk;
225
226         set_field(&ctl->ctl, SRCCTL_WR, wr);
227         ctl->dirty.bf.ctl = 1;
228         return 0;
229 }
230
231 static int src_set_pm(void *blk, unsigned int pm)
232 {
233         struct src_rsc_ctrl_blk *ctl = blk;
234
235         set_field(&ctl->ctl, SRCCTL_PM, pm);
236         ctl->dirty.bf.ctl = 1;
237         return 0;
238 }
239
240 static int src_set_rom(void *blk, unsigned int rom)
241 {
242         struct src_rsc_ctrl_blk *ctl = blk;
243
244         set_field(&ctl->ctl, SRCCTL_ROM, rom);
245         ctl->dirty.bf.ctl = 1;
246         return 0;
247 }
248
249 static int src_set_vo(void *blk, unsigned int vo)
250 {
251         struct src_rsc_ctrl_blk *ctl = blk;
252
253         set_field(&ctl->ctl, SRCCTL_VO, vo);
254         ctl->dirty.bf.ctl = 1;
255         return 0;
256 }
257
258 static int src_set_st(void *blk, unsigned int st)
259 {
260         struct src_rsc_ctrl_blk *ctl = blk;
261
262         set_field(&ctl->ctl, SRCCTL_ST, st);
263         ctl->dirty.bf.ctl = 1;
264         return 0;
265 }
266
267 static int src_set_ie(void *blk, unsigned int ie)
268 {
269         struct src_rsc_ctrl_blk *ctl = blk;
270
271         set_field(&ctl->ctl, SRCCTL_IE, ie);
272         ctl->dirty.bf.ctl = 1;
273         return 0;
274 }
275
276 static int src_set_ilsz(void *blk, unsigned int ilsz)
277 {
278         struct src_rsc_ctrl_blk *ctl = blk;
279
280         set_field(&ctl->ctl, SRCCTL_ILSZ, ilsz);
281         ctl->dirty.bf.ctl = 1;
282         return 0;
283 }
284
285 static int src_set_bp(void *blk, unsigned int bp)
286 {
287         struct src_rsc_ctrl_blk *ctl = blk;
288
289         set_field(&ctl->ctl, SRCCTL_BP, bp);
290         ctl->dirty.bf.ctl = 1;
291         return 0;
292 }
293
294 static int src_set_cisz(void *blk, unsigned int cisz)
295 {
296         struct src_rsc_ctrl_blk *ctl = blk;
297
298         set_field(&ctl->ccr, SRCCCR_CISZ, cisz);
299         ctl->dirty.bf.ccr = 1;
300         return 0;
301 }
302
303 static int src_set_ca(void *blk, unsigned int ca)
304 {
305         struct src_rsc_ctrl_blk *ctl = blk;
306
307         set_field(&ctl->ca, SRCCA_CA, ca);
308         ctl->dirty.bf.ca = 1;
309         return 0;
310 }
311
312 static int src_set_sa(void *blk, unsigned int sa)
313 {
314         struct src_rsc_ctrl_blk *ctl = blk;
315
316         set_field(&ctl->sa, SRCSA_SA, sa);
317         ctl->dirty.bf.sa = 1;
318         return 0;
319 }
320
321 static int src_set_la(void *blk, unsigned int la)
322 {
323         struct src_rsc_ctrl_blk *ctl = blk;
324
325         set_field(&ctl->la, SRCLA_LA, la);
326         ctl->dirty.bf.la = 1;
327         return 0;
328 }
329
330 static int src_set_pitch(void *blk, unsigned int pitch)
331 {
332         struct src_rsc_ctrl_blk *ctl = blk;
333
334         set_field(&ctl->mpr, MPRLH_PITCH, pitch);
335         ctl->dirty.bf.mpr = 1;
336         return 0;
337 }
338
339 static int src_set_clear_zbufs(void *blk, unsigned int clear)
340 {
341         ((struct src_rsc_ctrl_blk *)blk)->dirty.bf.czbfs = (clear ? 1 : 0);
342         return 0;
343 }
344
345 static int src_set_dirty(void *blk, unsigned int flags)
346 {
347         ((struct src_rsc_ctrl_blk *)blk)->dirty.data = (flags & 0xffff);
348         return 0;
349 }
350
351 static int src_set_dirty_all(void *blk)
352 {
353         ((struct src_rsc_ctrl_blk *)blk)->dirty.data = ~(0x0);
354         return 0;
355 }
356
357 #define AR_SLOT_SIZE            4096
358 #define AR_SLOT_BLOCK_SIZE      16
359 #define AR_PTS_PITCH            6
360 #define AR_PARAM_SRC_OFFSET     0x60
361
362 static unsigned int src_param_pitch_mixer(unsigned int src_idx)
363 {
364         return ((src_idx << 4) + AR_PTS_PITCH + AR_SLOT_SIZE
365                         - AR_PARAM_SRC_OFFSET) % AR_SLOT_SIZE;
366
367 }
368
369 static int src_commit_write(struct hw *hw, unsigned int idx, void *blk)
370 {
371         struct src_rsc_ctrl_blk *ctl = blk;
372         int i = 0;
373
374         if (ctl->dirty.bf.czbfs) {
375                 /* Clear Z-Buffer registers */
376                 for (i = 0; i < 8; i++)
377                         hw_write_20kx(hw, SRCUPZ+idx*0x100+i*0x4, 0);
378
379                 for (i = 0; i < 4; i++)
380                         hw_write_20kx(hw, SRCDN0Z+idx*0x100+i*0x4, 0);
381
382                 for (i = 0; i < 8; i++)
383                         hw_write_20kx(hw, SRCDN1Z+idx*0x100+i*0x4, 0);
384
385                 ctl->dirty.bf.czbfs = 0;
386         }
387         if (ctl->dirty.bf.mpr) {
388                 /* Take the parameter mixer resource in the same group as that
389                  * the idx src is in for simplicity. Unlike src, all conjugate
390                  * parameter mixer resources must be programmed for
391                  * corresponding conjugate src resources. */
392                 unsigned int pm_idx = src_param_pitch_mixer(idx);
393                 hw_write_20kx(hw, PRING_LO_HI+4*pm_idx, ctl->mpr);
394                 hw_write_20kx(hw, PMOPLO+8*pm_idx, 0x3);
395                 hw_write_20kx(hw, PMOPHI+8*pm_idx, 0x0);
396                 ctl->dirty.bf.mpr = 0;
397         }
398         if (ctl->dirty.bf.sa) {
399                 hw_write_20kx(hw, SRCSA+idx*0x100, ctl->sa);
400                 ctl->dirty.bf.sa = 0;
401         }
402         if (ctl->dirty.bf.la) {
403                 hw_write_20kx(hw, SRCLA+idx*0x100, ctl->la);
404                 ctl->dirty.bf.la = 0;
405         }
406         if (ctl->dirty.bf.ca) {
407                 hw_write_20kx(hw, SRCCA+idx*0x100, ctl->ca);
408                 ctl->dirty.bf.ca = 0;
409         }
410
411         /* Write srccf register */
412         hw_write_20kx(hw, SRCCF+idx*0x100, 0x0);
413
414         if (ctl->dirty.bf.ccr) {
415                 hw_write_20kx(hw, SRCCCR+idx*0x100, ctl->ccr);
416                 ctl->dirty.bf.ccr = 0;
417         }
418         if (ctl->dirty.bf.ctl) {
419                 hw_write_20kx(hw, SRCCTL+idx*0x100, ctl->ctl);
420                 ctl->dirty.bf.ctl = 0;
421         }
422
423         return 0;
424 }
425
426 static int src_get_ca(struct hw *hw, unsigned int idx, void *blk)
427 {
428         struct src_rsc_ctrl_blk *ctl = blk;
429
430         ctl->ca = hw_read_20kx(hw, SRCCA+idx*0x100);
431         ctl->dirty.bf.ca = 0;
432
433         return get_field(ctl->ca, SRCCA_CA);
434 }
435
436 static unsigned int src_get_dirty(void *blk)
437 {
438         return ((struct src_rsc_ctrl_blk *)blk)->dirty.data;
439 }
440
441 static unsigned int src_dirty_conj_mask(void)
442 {
443         return 0x20;
444 }
445
446 static int src_mgr_enbs_src(void *blk, unsigned int idx)
447 {
448         ((struct src_mgr_ctrl_blk *)blk)->enbsa = ~(0x0);
449         ((struct src_mgr_ctrl_blk *)blk)->dirty.bf.enbsa = 1;
450         ((struct src_mgr_ctrl_blk *)blk)->enb[idx/32] |= (0x1 << (idx%32));
451         return 0;
452 }
453
454 static int src_mgr_enb_src(void *blk, unsigned int idx)
455 {
456         ((struct src_mgr_ctrl_blk *)blk)->enb[idx/32] |= (0x1 << (idx%32));
457         ((struct src_mgr_ctrl_blk *)blk)->dirty.data |= (0x1 << (idx/32));
458         return 0;
459 }
460
461 static int src_mgr_dsb_src(void *blk, unsigned int idx)
462 {
463         ((struct src_mgr_ctrl_blk *)blk)->enb[idx/32] &= ~(0x1 << (idx%32));
464         ((struct src_mgr_ctrl_blk *)blk)->dirty.data |= (0x1 << (idx/32));
465         return 0;
466 }
467
468 static int src_mgr_commit_write(struct hw *hw, void *blk)
469 {
470         struct src_mgr_ctrl_blk *ctl = blk;
471         int i = 0;
472         unsigned int ret = 0;
473
474         if (ctl->dirty.bf.enbsa) {
475                 do {
476                         ret = hw_read_20kx(hw, SRCENBSTAT);
477                 } while (ret & 0x1);
478                 hw_write_20kx(hw, SRCENBS, ctl->enbsa);
479                 ctl->dirty.bf.enbsa = 0;
480         }
481         for (i = 0; i < 8; i++) {
482                 if ((ctl->dirty.data & (0x1 << i))) {
483                         hw_write_20kx(hw, SRCENB+(i*0x100), ctl->enb[i]);
484                         ctl->dirty.data &= ~(0x1 << i);
485                 }
486         }
487
488         return 0;
489 }
490
491 static int src_mgr_get_ctrl_blk(void **rblk)
492 {
493         struct src_mgr_ctrl_blk *blk;
494
495         *rblk = NULL;
496         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
497         if (NULL == blk)
498                 return -ENOMEM;
499
500         *rblk = blk;
501
502         return 0;
503 }
504
505 static int src_mgr_put_ctrl_blk(void *blk)
506 {
507         kfree((struct src_mgr_ctrl_blk *)blk);
508
509         return 0;
510 }
511
512 static int srcimp_mgr_get_ctrl_blk(void **rblk)
513 {
514         struct srcimp_mgr_ctrl_blk *blk;
515
516         *rblk = NULL;
517         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
518         if (NULL == blk)
519                 return -ENOMEM;
520
521         *rblk = blk;
522
523         return 0;
524 }
525
526 static int srcimp_mgr_put_ctrl_blk(void *blk)
527 {
528         kfree((struct srcimp_mgr_ctrl_blk *)blk);
529
530         return 0;
531 }
532
533 static int srcimp_mgr_set_imaparc(void *blk, unsigned int slot)
534 {
535         struct srcimp_mgr_ctrl_blk *ctl = blk;
536
537         set_field(&ctl->srcimap.srcaim, SRCAIM_ARC, slot);
538         ctl->dirty.bf.srcimap = 1;
539         return 0;
540 }
541
542 static int srcimp_mgr_set_imapuser(void *blk, unsigned int user)
543 {
544         struct srcimp_mgr_ctrl_blk *ctl = blk;
545
546         set_field(&ctl->srcimap.srcaim, SRCAIM_SRC, user);
547         ctl->dirty.bf.srcimap = 1;
548         return 0;
549 }
550
551 static int srcimp_mgr_set_imapnxt(void *blk, unsigned int next)
552 {
553         struct srcimp_mgr_ctrl_blk *ctl = blk;
554
555         set_field(&ctl->srcimap.srcaim, SRCAIM_NXT, next);
556         ctl->dirty.bf.srcimap = 1;
557         return 0;
558 }
559
560 static int srcimp_mgr_set_imapaddr(void *blk, unsigned int addr)
561 {
562         struct srcimp_mgr_ctrl_blk *ctl = blk;
563
564         ctl->srcimap.idx = addr;
565         ctl->dirty.bf.srcimap = 1;
566         return 0;
567 }
568
569 static int srcimp_mgr_commit_write(struct hw *hw, void *blk)
570 {
571         struct srcimp_mgr_ctrl_blk *ctl = blk;
572
573         if (ctl->dirty.bf.srcimap) {
574                 hw_write_20kx(hw, SRCIMAP+ctl->srcimap.idx*0x100,
575                                                 ctl->srcimap.srcaim);
576                 ctl->dirty.bf.srcimap = 0;
577         }
578
579         return 0;
580 }
581
582 /*
583  * AMIXER control block definitions.
584  */
585
586 #define AMOPLO_M        0x00000003
587 #define AMOPLO_X        0x0003FFF0
588 #define AMOPLO_Y        0xFFFC0000
589
590 #define AMOPHI_SADR     0x000000FF
591 #define AMOPHI_SE       0x80000000
592
593 /* AMIXER resource register dirty flags */
594 union amixer_dirty {
595         struct {
596                 u16 amoplo:1;
597                 u16 amophi:1;
598                 u16 rsv:14;
599         } bf;
600         u16 data;
601 };
602
603 /* AMIXER resource control block */
604 struct amixer_rsc_ctrl_blk {
605         unsigned int            amoplo;
606         unsigned int            amophi;
607         union amixer_dirty      dirty;
608 };
609
610 static int amixer_set_mode(void *blk, unsigned int mode)
611 {
612         struct amixer_rsc_ctrl_blk *ctl = blk;
613
614         set_field(&ctl->amoplo, AMOPLO_M, mode);
615         ctl->dirty.bf.amoplo = 1;
616         return 0;
617 }
618
619 static int amixer_set_iv(void *blk, unsigned int iv)
620 {
621         /* 20k1 amixer does not have this field */
622         return 0;
623 }
624
625 static int amixer_set_x(void *blk, unsigned int x)
626 {
627         struct amixer_rsc_ctrl_blk *ctl = blk;
628
629         set_field(&ctl->amoplo, AMOPLO_X, x);
630         ctl->dirty.bf.amoplo = 1;
631         return 0;
632 }
633
634 static int amixer_set_y(void *blk, unsigned int y)
635 {
636         struct amixer_rsc_ctrl_blk *ctl = blk;
637
638         set_field(&ctl->amoplo, AMOPLO_Y, y);
639         ctl->dirty.bf.amoplo = 1;
640         return 0;
641 }
642
643 static int amixer_set_sadr(void *blk, unsigned int sadr)
644 {
645         struct amixer_rsc_ctrl_blk *ctl = blk;
646
647         set_field(&ctl->amophi, AMOPHI_SADR, sadr);
648         ctl->dirty.bf.amophi = 1;
649         return 0;
650 }
651
652 static int amixer_set_se(void *blk, unsigned int se)
653 {
654         struct amixer_rsc_ctrl_blk *ctl = blk;
655
656         set_field(&ctl->amophi, AMOPHI_SE, se);
657         ctl->dirty.bf.amophi = 1;
658         return 0;
659 }
660
661 static int amixer_set_dirty(void *blk, unsigned int flags)
662 {
663         ((struct amixer_rsc_ctrl_blk *)blk)->dirty.data = (flags & 0xffff);
664         return 0;
665 }
666
667 static int amixer_set_dirty_all(void *blk)
668 {
669         ((struct amixer_rsc_ctrl_blk *)blk)->dirty.data = ~(0x0);
670         return 0;
671 }
672
673 static int amixer_commit_write(struct hw *hw, unsigned int idx, void *blk)
674 {
675         struct amixer_rsc_ctrl_blk *ctl = blk;
676
677         if (ctl->dirty.bf.amoplo || ctl->dirty.bf.amophi) {
678                 hw_write_20kx(hw, AMOPLO+idx*8, ctl->amoplo);
679                 ctl->dirty.bf.amoplo = 0;
680                 hw_write_20kx(hw, AMOPHI+idx*8, ctl->amophi);
681                 ctl->dirty.bf.amophi = 0;
682         }
683
684         return 0;
685 }
686
687 static int amixer_get_y(void *blk)
688 {
689         struct amixer_rsc_ctrl_blk *ctl = blk;
690
691         return get_field(ctl->amoplo, AMOPLO_Y);
692 }
693
694 static unsigned int amixer_get_dirty(void *blk)
695 {
696         return ((struct amixer_rsc_ctrl_blk *)blk)->dirty.data;
697 }
698
699 static int amixer_rsc_get_ctrl_blk(void **rblk)
700 {
701         struct amixer_rsc_ctrl_blk *blk;
702
703         *rblk = NULL;
704         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
705         if (NULL == blk)
706                 return -ENOMEM;
707
708         *rblk = blk;
709
710         return 0;
711 }
712
713 static int amixer_rsc_put_ctrl_blk(void *blk)
714 {
715         kfree((struct amixer_rsc_ctrl_blk *)blk);
716
717         return 0;
718 }
719
720 static int amixer_mgr_get_ctrl_blk(void **rblk)
721 {
722         /*amixer_mgr_ctrl_blk_t *blk;*/
723
724         *rblk = NULL;
725         /*blk = kzalloc(sizeof(*blk), GFP_KERNEL);
726         if (NULL == blk)
727                 return -ENOMEM;
728
729         *rblk = blk;*/
730
731         return 0;
732 }
733
734 static int amixer_mgr_put_ctrl_blk(void *blk)
735 {
736         /*kfree((amixer_mgr_ctrl_blk_t *)blk);*/
737
738         return 0;
739 }
740
741 /*
742  * DAIO control block definitions.
743  */
744
745 /* Receiver Sample Rate Tracker Control register */
746 #define SRTCTL_SRCR     0x000000FF
747 #define SRTCTL_SRCL     0x0000FF00
748 #define SRTCTL_RSR      0x00030000
749 #define SRTCTL_DRAT     0x000C0000
750 #define SRTCTL_RLE      0x10000000
751 #define SRTCTL_RLP      0x20000000
752 #define SRTCTL_EC       0x40000000
753 #define SRTCTL_ET       0x80000000
754
755 /* DAIO Receiver register dirty flags */
756 union dai_dirty {
757         struct {
758                 u16 srtctl:1;
759                 u16 rsv:15;
760         } bf;
761         u16 data;
762 };
763
764 /* DAIO Receiver control block */
765 struct dai_ctrl_blk {
766         unsigned int    srtctl;
767         union dai_dirty dirty;
768 };
769
770 /* S/PDIF Transmitter register dirty flags */
771 union dao_dirty {
772         struct {
773                 u16 spos:1;
774                 u16 rsv:15;
775         } bf;
776         u16 data;
777 };
778
779 /* S/PDIF Transmitter control block */
780 struct dao_ctrl_blk {
781         unsigned int    spos; /* S/PDIF Output Channel Status Register */
782         union dao_dirty dirty;
783 };
784
785 /* Audio Input Mapper RAM */
786 #define AIM_ARC         0x00000FFF
787 #define AIM_NXT         0x007F0000
788
789 struct daoimap {
790         unsigned int aim;
791         unsigned int idx;
792 };
793
794 /* I2S Transmitter/Receiver Control register */
795 #define I2SCTL_EA       0x00000004
796 #define I2SCTL_EI       0x00000010
797
798 /* S/PDIF Transmitter Control register */
799 #define SPOCTL_OE       0x00000001
800 #define SPOCTL_OS       0x0000000E
801 #define SPOCTL_RIV      0x00000010
802 #define SPOCTL_LIV      0x00000020
803 #define SPOCTL_SR       0x000000C0
804
805 /* S/PDIF Receiver Control register */
806 #define SPICTL_EN       0x00000001
807 #define SPICTL_I24      0x00000002
808 #define SPICTL_IB       0x00000004
809 #define SPICTL_SM       0x00000008
810 #define SPICTL_VM       0x00000010
811
812 /* DAIO manager register dirty flags */
813 union daio_mgr_dirty {
814         struct {
815                 u32 i2soctl:4;
816                 u32 i2sictl:4;
817                 u32 spoctl:4;
818                 u32 spictl:4;
819                 u32 daoimap:1;
820                 u32 rsv:15;
821         } bf;
822         u32 data;
823 };
824
825 /* DAIO manager control block */
826 struct daio_mgr_ctrl_blk {
827         unsigned int            i2sctl;
828         unsigned int            spoctl;
829         unsigned int            spictl;
830         struct daoimap          daoimap;
831         union daio_mgr_dirty    dirty;
832 };
833
834 static int dai_srt_set_srcr(void *blk, unsigned int src)
835 {
836         struct dai_ctrl_blk *ctl = blk;
837
838         set_field(&ctl->srtctl, SRTCTL_SRCR, src);
839         ctl->dirty.bf.srtctl = 1;
840         return 0;
841 }
842
843 static int dai_srt_set_srcl(void *blk, unsigned int src)
844 {
845         struct dai_ctrl_blk *ctl = blk;
846
847         set_field(&ctl->srtctl, SRTCTL_SRCL, src);
848         ctl->dirty.bf.srtctl = 1;
849         return 0;
850 }
851
852 static int dai_srt_set_rsr(void *blk, unsigned int rsr)
853 {
854         struct dai_ctrl_blk *ctl = blk;
855
856         set_field(&ctl->srtctl, SRTCTL_RSR, rsr);
857         ctl->dirty.bf.srtctl = 1;
858         return 0;
859 }
860
861 static int dai_srt_set_drat(void *blk, unsigned int drat)
862 {
863         struct dai_ctrl_blk *ctl = blk;
864
865         set_field(&ctl->srtctl, SRTCTL_DRAT, drat);
866         ctl->dirty.bf.srtctl = 1;
867         return 0;
868 }
869
870 static int dai_srt_set_ec(void *blk, unsigned int ec)
871 {
872         struct dai_ctrl_blk *ctl = blk;
873
874         set_field(&ctl->srtctl, SRTCTL_EC, ec ? 1 : 0);
875         ctl->dirty.bf.srtctl = 1;
876         return 0;
877 }
878
879 static int dai_srt_set_et(void *blk, unsigned int et)
880 {
881         struct dai_ctrl_blk *ctl = blk;
882
883         set_field(&ctl->srtctl, SRTCTL_ET, et ? 1 : 0);
884         ctl->dirty.bf.srtctl = 1;
885         return 0;
886 }
887
888 static int dai_commit_write(struct hw *hw, unsigned int idx, void *blk)
889 {
890         struct dai_ctrl_blk *ctl = blk;
891
892         if (ctl->dirty.bf.srtctl) {
893                 if (idx < 4) {
894                         /* S/PDIF SRTs */
895                         hw_write_20kx(hw, SRTSCTL+0x4*idx, ctl->srtctl);
896                 } else {
897                         /* I2S SRT */
898                         hw_write_20kx(hw, SRTICTL, ctl->srtctl);
899                 }
900                 ctl->dirty.bf.srtctl = 0;
901         }
902
903         return 0;
904 }
905
906 static int dai_get_ctrl_blk(void **rblk)
907 {
908         struct dai_ctrl_blk *blk;
909
910         *rblk = NULL;
911         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
912         if (NULL == blk)
913                 return -ENOMEM;
914
915         *rblk = blk;
916
917         return 0;
918 }
919
920 static int dai_put_ctrl_blk(void *blk)
921 {
922         kfree((struct dai_ctrl_blk *)blk);
923
924         return 0;
925 }
926
927 static int dao_set_spos(void *blk, unsigned int spos)
928 {
929         ((struct dao_ctrl_blk *)blk)->spos = spos;
930         ((struct dao_ctrl_blk *)blk)->dirty.bf.spos = 1;
931         return 0;
932 }
933
934 static int dao_commit_write(struct hw *hw, unsigned int idx, void *blk)
935 {
936         struct dao_ctrl_blk *ctl = blk;
937
938         if (ctl->dirty.bf.spos) {
939                 if (idx < 4) {
940                         /* S/PDIF SPOSx */
941                         hw_write_20kx(hw, SPOS+0x4*idx, ctl->spos);
942                 }
943                 ctl->dirty.bf.spos = 0;
944         }
945
946         return 0;
947 }
948
949 static int dao_get_spos(void *blk, unsigned int *spos)
950 {
951         *spos = ((struct dao_ctrl_blk *)blk)->spos;
952         return 0;
953 }
954
955 static int dao_get_ctrl_blk(void **rblk)
956 {
957         struct dao_ctrl_blk *blk;
958
959         *rblk = NULL;
960         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
961         if (NULL == blk)
962                 return -ENOMEM;
963
964         *rblk = blk;
965
966         return 0;
967 }
968
969 static int dao_put_ctrl_blk(void *blk)
970 {
971         kfree((struct dao_ctrl_blk *)blk);
972
973         return 0;
974 }
975
976 static int daio_mgr_enb_dai(void *blk, unsigned int idx)
977 {
978         struct daio_mgr_ctrl_blk *ctl = blk;
979
980         if (idx < 4) {
981                 /* S/PDIF input */
982                 set_field(&ctl->spictl, SPICTL_EN << (idx*8), 1);
983                 ctl->dirty.bf.spictl |= (0x1 << idx);
984         } else {
985                 /* I2S input */
986                 idx %= 4;
987                 set_field(&ctl->i2sctl, I2SCTL_EI << (idx*8), 1);
988                 ctl->dirty.bf.i2sictl |= (0x1 << idx);
989         }
990         return 0;
991 }
992
993 static int daio_mgr_dsb_dai(void *blk, unsigned int idx)
994 {
995         struct daio_mgr_ctrl_blk *ctl = blk;
996
997         if (idx < 4) {
998                 /* S/PDIF input */
999                 set_field(&ctl->spictl, SPICTL_EN << (idx*8), 0);
1000                 ctl->dirty.bf.spictl |= (0x1 << idx);
1001         } else {
1002                 /* I2S input */
1003                 idx %= 4;
1004                 set_field(&ctl->i2sctl, I2SCTL_EI << (idx*8), 0);
1005                 ctl->dirty.bf.i2sictl |= (0x1 << idx);
1006         }
1007         return 0;
1008 }
1009
1010 static int daio_mgr_enb_dao(void *blk, unsigned int idx)
1011 {
1012         struct daio_mgr_ctrl_blk *ctl = blk;
1013
1014         if (idx < 4) {
1015                 /* S/PDIF output */
1016                 set_field(&ctl->spoctl, SPOCTL_OE << (idx*8), 1);
1017                 ctl->dirty.bf.spoctl |= (0x1 << idx);
1018         } else {
1019                 /* I2S output */
1020                 idx %= 4;
1021                 set_field(&ctl->i2sctl, I2SCTL_EA << (idx*8), 1);
1022                 ctl->dirty.bf.i2soctl |= (0x1 << idx);
1023         }
1024         return 0;
1025 }
1026
1027 static int daio_mgr_dsb_dao(void *blk, unsigned int idx)
1028 {
1029         struct daio_mgr_ctrl_blk *ctl = blk;
1030
1031         if (idx < 4) {
1032                 /* S/PDIF output */
1033                 set_field(&ctl->spoctl, SPOCTL_OE << (idx*8), 0);
1034                 ctl->dirty.bf.spoctl |= (0x1 << idx);
1035         } else {
1036                 /* I2S output */
1037                 idx %= 4;
1038                 set_field(&ctl->i2sctl, I2SCTL_EA << (idx*8), 0);
1039                 ctl->dirty.bf.i2soctl |= (0x1 << idx);
1040         }
1041         return 0;
1042 }
1043
1044 static int daio_mgr_dao_init(void *blk, unsigned int idx, unsigned int conf)
1045 {
1046         struct daio_mgr_ctrl_blk *ctl = blk;
1047
1048         if (idx < 4) {
1049                 /* S/PDIF output */
1050                 switch ((conf & 0x7)) {
1051                 case 0:
1052                         set_field(&ctl->spoctl, SPOCTL_SR << (idx*8), 3);
1053                         break; /* CDIF */
1054                 case 1:
1055                         set_field(&ctl->spoctl, SPOCTL_SR << (idx*8), 0);
1056                         break;
1057                 case 2:
1058                         set_field(&ctl->spoctl, SPOCTL_SR << (idx*8), 1);
1059                         break;
1060                 case 4:
1061                         set_field(&ctl->spoctl, SPOCTL_SR << (idx*8), 2);
1062                         break;
1063                 default:
1064                         break;
1065                 }
1066                 set_field(&ctl->spoctl, SPOCTL_LIV << (idx*8),
1067                           (conf >> 4) & 0x1); /* Non-audio */
1068                 set_field(&ctl->spoctl, SPOCTL_RIV << (idx*8),
1069                           (conf >> 4) & 0x1); /* Non-audio */
1070                 set_field(&ctl->spoctl, SPOCTL_OS << (idx*8),
1071                           ((conf >> 3) & 0x1) ? 2 : 2); /* Raw */
1072
1073                 ctl->dirty.bf.spoctl |= (0x1 << idx);
1074         } else {
1075                 /* I2S output */
1076                 /*idx %= 4; */
1077         }
1078         return 0;
1079 }
1080
1081 static int daio_mgr_set_imaparc(void *blk, unsigned int slot)
1082 {
1083         struct daio_mgr_ctrl_blk *ctl = blk;
1084
1085         set_field(&ctl->daoimap.aim, AIM_ARC, slot);
1086         ctl->dirty.bf.daoimap = 1;
1087         return 0;
1088 }
1089
1090 static int daio_mgr_set_imapnxt(void *blk, unsigned int next)
1091 {
1092         struct daio_mgr_ctrl_blk *ctl = blk;
1093
1094         set_field(&ctl->daoimap.aim, AIM_NXT, next);
1095         ctl->dirty.bf.daoimap = 1;
1096         return 0;
1097 }
1098
1099 static int daio_mgr_set_imapaddr(void *blk, unsigned int addr)
1100 {
1101         struct daio_mgr_ctrl_blk *ctl = blk;
1102
1103         ctl->daoimap.idx = addr;
1104         ctl->dirty.bf.daoimap = 1;
1105         return 0;
1106 }
1107
1108 static int daio_mgr_commit_write(struct hw *hw, void *blk)
1109 {
1110         struct daio_mgr_ctrl_blk *ctl = blk;
1111         int i = 0;
1112
1113         if (ctl->dirty.bf.i2sictl || ctl->dirty.bf.i2soctl) {
1114                 for (i = 0; i < 4; i++) {
1115                         if ((ctl->dirty.bf.i2sictl & (0x1 << i)))
1116                                 ctl->dirty.bf.i2sictl &= ~(0x1 << i);
1117
1118                         if ((ctl->dirty.bf.i2soctl & (0x1 << i)))
1119                                 ctl->dirty.bf.i2soctl &= ~(0x1 << i);
1120                 }
1121                 hw_write_20kx(hw, I2SCTL, ctl->i2sctl);
1122                 mdelay(1);
1123         }
1124         if (ctl->dirty.bf.spoctl) {
1125                 for (i = 0; i < 4; i++) {
1126                         if ((ctl->dirty.bf.spoctl & (0x1 << i)))
1127                                 ctl->dirty.bf.spoctl &= ~(0x1 << i);
1128                 }
1129                 hw_write_20kx(hw, SPOCTL, ctl->spoctl);
1130                 mdelay(1);
1131         }
1132         if (ctl->dirty.bf.spictl) {
1133                 for (i = 0; i < 4; i++) {
1134                         if ((ctl->dirty.bf.spictl & (0x1 << i)))
1135                                 ctl->dirty.bf.spictl &= ~(0x1 << i);
1136                 }
1137                 hw_write_20kx(hw, SPICTL, ctl->spictl);
1138                 mdelay(1);
1139         }
1140         if (ctl->dirty.bf.daoimap) {
1141                 hw_write_20kx(hw, DAOIMAP+ctl->daoimap.idx*4,
1142                                         ctl->daoimap.aim);
1143                 ctl->dirty.bf.daoimap = 0;
1144         }
1145
1146         return 0;
1147 }
1148
1149 static int daio_mgr_get_ctrl_blk(struct hw *hw, void **rblk)
1150 {
1151         struct daio_mgr_ctrl_blk *blk;
1152
1153         *rblk = NULL;
1154         blk = kzalloc(sizeof(*blk), GFP_KERNEL);
1155         if (NULL == blk)
1156                 return -ENOMEM;
1157
1158         blk->i2sctl = hw_read_20kx(hw, I2SCTL);
1159         blk->spoctl = hw_read_20kx(hw, SPOCTL);
1160         blk->spictl = hw_read_20kx(hw, SPICTL);
1161
1162         *rblk = blk;
1163
1164         return 0;
1165 }
1166
1167 static int daio_mgr_put_ctrl_blk(void *blk)
1168 {
1169         kfree((struct daio_mgr_ctrl_blk *)blk);
1170
1171         return 0;
1172 }
1173
1174 /* Timer interrupt */
1175 static int set_timer_irq(struct hw *hw, int enable)
1176 {
1177         hw_write_20kx(hw, GIE, enable ? IT_INT : 0);
1178         return 0;
1179 }
1180
1181 static int set_timer_tick(struct hw *hw, unsigned int ticks)
1182 {
1183         if (ticks)
1184                 ticks |= TIMR_IE | TIMR_IP;
1185         hw_write_20kx(hw, TIMR, ticks);
1186         return 0;
1187 }
1188
1189 /* Card hardware initialization block */
1190 struct dac_conf {
1191         unsigned int msr; /* master sample rate in rsrs */
1192 };
1193
1194 struct adc_conf {
1195         unsigned int msr;       /* master sample rate in rsrs */
1196         unsigned char input;    /* the input source of ADC */
1197         unsigned char mic20db;  /* boost mic by 20db if input is microphone */
1198 };
1199
1200 struct daio_conf {
1201         unsigned int msr; /* master sample rate in rsrs */
1202 };
1203
1204 struct trn_conf {
1205         unsigned long vm_pgt_phys;
1206 };
1207
1208 static int hw_daio_init(struct hw *hw, const struct daio_conf *info)
1209 {
1210         u32 i2sorg = 0;
1211         u32 spdorg = 0;
1212
1213         /* Read I2S CTL.  Keep original value. */
1214         /*i2sorg = hw_read_20kx(hw, I2SCTL);*/
1215         i2sorg = 0x94040404; /* enable all audio out and I2S-D input */
1216         /* Program I2S with proper master sample rate and enable
1217          * the correct I2S channel. */
1218         i2sorg &= 0xfffffffc;
1219
1220         /* Enable S/PDIF-out-A in fixed 24-bit data
1221          * format and default to 48kHz. */
1222         /* Disable all before doing any changes. */
1223         hw_write_20kx(hw, SPOCTL, 0x0);
1224         spdorg = 0x05;
1225
1226         switch (info->msr) {
1227         case 1:
1228                 i2sorg |= 1;
1229                 spdorg |= (0x0 << 6);
1230                 break;
1231         case 2:
1232                 i2sorg |= 2;
1233                 spdorg |= (0x1 << 6);
1234                 break;
1235         case 4:
1236                 i2sorg |= 3;
1237                 spdorg |= (0x2 << 6);
1238                 break;
1239         default:
1240                 i2sorg |= 1;
1241                 break;
1242         }
1243
1244         hw_write_20kx(hw, I2SCTL, i2sorg);
1245         hw_write_20kx(hw, SPOCTL, spdorg);
1246
1247         /* Enable S/PDIF-in-A in fixed 24-bit data format. */
1248         /* Disable all before doing any changes. */
1249         hw_write_20kx(hw, SPICTL, 0x0);
1250         mdelay(1);
1251         spdorg = 0x0a0a0a0a;
1252         hw_write_20kx(hw, SPICTL, spdorg);
1253         mdelay(1);
1254
1255         return 0;
1256 }
1257
1258 /* TRANSPORT operations */
1259 static int hw_trn_init(struct hw *hw, const struct trn_conf *info)
1260 {
1261         u32 trnctl = 0;
1262         unsigned long ptp_phys_low = 0, ptp_phys_high = 0;
1263
1264         /* Set up device page table */
1265         if ((~0UL) == info->vm_pgt_phys) {
1266                 printk(KERN_ERR "Wrong device page table page address!\n");
1267                 return -1;
1268         }
1269
1270         trnctl = 0x13;  /* 32-bit, 4k-size page */
1271         ptp_phys_low = (u32)info->vm_pgt_phys;
1272         ptp_phys_high = upper_32_bits(info->vm_pgt_phys);
1273         if (sizeof(void *) == 8) /* 64bit address */
1274                 trnctl |= (1 << 2);
1275 #if 0 /* Only 4k h/w pages for simplicitiy */
1276 #if PAGE_SIZE == 8192
1277         trnctl |= (1<<5);
1278 #endif
1279 #endif
1280         hw_write_20kx(hw, PTPALX, ptp_phys_low);
1281         hw_write_20kx(hw, PTPAHX, ptp_phys_high);
1282         hw_write_20kx(hw, TRNCTL, trnctl);
1283         hw_write_20kx(hw, TRNIS, 0x200c01); /* realy needed? */
1284
1285         return 0;
1286 }
1287
1288 /* Card initialization */
1289 #define GCTL_EAC        0x00000001
1290 #define GCTL_EAI        0x00000002
1291 #define GCTL_BEP        0x00000004
1292 #define GCTL_BES        0x00000008
1293 #define GCTL_DSP        0x00000010
1294 #define GCTL_DBP        0x00000020
1295 #define GCTL_ABP        0x00000040
1296 #define GCTL_TBP        0x00000080
1297 #define GCTL_SBP        0x00000100
1298 #define GCTL_FBP        0x00000200
1299 #define GCTL_XA         0x00000400
1300 #define GCTL_ET         0x00000800
1301 #define GCTL_PR         0x00001000
1302 #define GCTL_MRL        0x00002000
1303 #define GCTL_SDE        0x00004000
1304 #define GCTL_SDI        0x00008000
1305 #define GCTL_SM         0x00010000
1306 #define GCTL_SR         0x00020000
1307 #define GCTL_SD         0x00040000
1308 #define GCTL_SE         0x00080000
1309 #define GCTL_AID        0x00100000
1310
1311 static int hw_pll_init(struct hw *hw, unsigned int rsr)
1312 {
1313         unsigned int pllctl;
1314         int i = 0;
1315
1316         pllctl = (48000 == rsr) ? 0x1480a001 : 0x1480a731;
1317         for (i = 0; i < 3; i++) {
1318                 if (hw_read_20kx(hw, PLLCTL) == pllctl)
1319                         break;
1320
1321                 hw_write_20kx(hw, PLLCTL, pllctl);
1322                 mdelay(40);
1323         }
1324         if (i >= 3) {
1325                 printk(KERN_ALERT "PLL initialization failed!!!\n");
1326                 return -EBUSY;
1327         }
1328
1329         return 0;
1330 }
1331
1332 static int hw_auto_init(struct hw *hw)
1333 {
1334         unsigned int gctl;
1335         int i;
1336
1337         gctl = hw_read_20kx(hw, GCTL);
1338         set_field(&gctl, GCTL_EAI, 0);
1339         hw_write_20kx(hw, GCTL, gctl);
1340         set_field(&gctl, GCTL_EAI, 1);
1341         hw_write_20kx(hw, GCTL, gctl);
1342         mdelay(10);
1343         for (i = 0; i < 400000; i++) {
1344                 gctl = hw_read_20kx(hw, GCTL);
1345                 if (get_field(gctl, GCTL_AID))
1346                         break;
1347         }
1348         if (!get_field(gctl, GCTL_AID)) {
1349                 printk(KERN_ALERT "Card Auto-init failed!!!\n");
1350                 return -EBUSY;
1351         }
1352
1353         return 0;
1354 }
1355
1356 static int i2c_unlock(struct hw *hw)
1357 {
1358         if ((hw_read_pci(hw, 0xcc) & 0xff) == 0xaa)
1359                 return 0;
1360
1361         hw_write_pci(hw, 0xcc, 0x8c);
1362         hw_write_pci(hw, 0xcc, 0x0e);
1363         if ((hw_read_pci(hw, 0xcc) & 0xff) == 0xaa)
1364                 return 0;
1365
1366         hw_write_pci(hw, 0xcc, 0xee);
1367         hw_write_pci(hw, 0xcc, 0xaa);
1368         if ((hw_read_pci(hw, 0xcc) & 0xff) == 0xaa)
1369                 return 0;
1370
1371         return -1;
1372 }
1373
1374 static void i2c_lock(struct hw *hw)
1375 {
1376         if ((hw_read_pci(hw, 0xcc) & 0xff) == 0xaa)
1377                 hw_write_pci(hw, 0xcc, 0x00);
1378 }
1379
1380 static void i2c_write(struct hw *hw, u32 device, u32 addr, u32 data)
1381 {
1382         unsigned int ret = 0;
1383
1384         do {
1385                 ret = hw_read_pci(hw, 0xEC);
1386         } while (!(ret & 0x800000));
1387         hw_write_pci(hw, 0xE0, device);
1388         hw_write_pci(hw, 0xE4, (data << 8) | (addr & 0xff));
1389 }
1390
1391 /* DAC operations */
1392
1393 static int hw_reset_dac(struct hw *hw)
1394 {
1395         u32 i = 0;
1396         u16 gpioorg = 0;
1397         unsigned int ret = 0;
1398
1399         if (i2c_unlock(hw))
1400                 return -1;
1401
1402         do {
1403                 ret = hw_read_pci(hw, 0xEC);
1404         } while (!(ret & 0x800000));
1405         hw_write_pci(hw, 0xEC, 0x05);  /* write to i2c status control */
1406
1407         /* To be effective, need to reset the DAC twice. */
1408         for (i = 0; i < 2;  i++) {
1409                 /* set gpio */
1410                 mdelay(100);
1411                 gpioorg = (u16)hw_read_20kx(hw, GPIO);
1412                 gpioorg &= 0xfffd;
1413                 hw_write_20kx(hw, GPIO, gpioorg);
1414                 mdelay(1);
1415                 hw_write_20kx(hw, GPIO, gpioorg | 0x2);
1416         }
1417
1418         i2c_write(hw, 0x00180080, 0x01, 0x80);
1419         i2c_write(hw, 0x00180080, 0x02, 0x10);
1420
1421         i2c_lock(hw);
1422
1423         return 0;
1424 }
1425
1426 static int hw_dac_init(struct hw *hw, const struct dac_conf *info)
1427 {
1428         u32 data = 0;
1429         u16 gpioorg = 0;
1430         u16 subsys_id = 0;
1431         unsigned int ret = 0;
1432
1433         pci_read_config_word(hw->pci, PCI_SUBSYSTEM_ID, &subsys_id);
1434         if ((subsys_id == 0x0022) || (subsys_id == 0x002F)) {
1435                 /* SB055x, unmute outputs */
1436                 gpioorg = (u16)hw_read_20kx(hw, GPIO);
1437                 gpioorg &= 0xffbf;      /* set GPIO6 to low */
1438                 gpioorg |= 2;           /* set GPIO1 to high */
1439                 hw_write_20kx(hw, GPIO, gpioorg);
1440                 return 0;
1441         }
1442
1443         /* mute outputs */
1444         gpioorg = (u16)hw_read_20kx(hw, GPIO);
1445         gpioorg &= 0xffbf;
1446         hw_write_20kx(hw, GPIO, gpioorg);
1447
1448         hw_reset_dac(hw);
1449
1450         if (i2c_unlock(hw))
1451                 return -1;
1452
1453         hw_write_pci(hw, 0xEC, 0x05);  /* write to i2c status control */
1454         do {
1455                 ret = hw_read_pci(hw, 0xEC);
1456         } while (!(ret & 0x800000));
1457
1458         switch (info->msr) {
1459         case 1:
1460                 data = 0x24;
1461                 break;
1462         case 2:
1463                 data = 0x25;
1464                 break;
1465         case 4:
1466                 data = 0x26;
1467                 break;
1468         default:
1469                 data = 0x24;
1470                 break;
1471         }
1472
1473         i2c_write(hw, 0x00180080, 0x06, data);
1474         i2c_write(hw, 0x00180080, 0x09, data);
1475         i2c_write(hw, 0x00180080, 0x0c, data);
1476         i2c_write(hw, 0x00180080, 0x0f, data);
1477
1478         i2c_lock(hw);
1479
1480         /* unmute outputs */
1481         gpioorg = (u16)hw_read_20kx(hw, GPIO);
1482         gpioorg = gpioorg | 0x40;
1483         hw_write_20kx(hw, GPIO, gpioorg);
1484
1485         return 0;
1486 }
1487
1488 /* ADC operations */
1489
1490 static int is_adc_input_selected_SB055x(struct hw *hw, enum ADCSRC type)
1491 {
1492         u32 data = 0;
1493         return data;
1494 }
1495
1496 static int is_adc_input_selected_SBx(struct hw *hw, enum ADCSRC type)
1497 {
1498         u32 data = 0;
1499
1500         data = hw_read_20kx(hw, GPIO);
1501         switch (type) {
1502         case ADC_MICIN:
1503                 data = ((data & (0x1<<7)) && (data & (0x1<<8)));
1504                 break;
1505         case ADC_LINEIN:
1506                 data = (!(data & (0x1<<7)) && (data & (0x1<<8)));
1507                 break;
1508         case ADC_NONE: /* Digital I/O */
1509                 data = (!(data & (0x1<<8)));
1510                 break;
1511         default:
1512                 data = 0;
1513         }
1514         return data;
1515 }
1516
1517 static int is_adc_input_selected_hendrix(struct hw *hw, enum ADCSRC type)
1518 {
1519         u32 data = 0;
1520
1521         data = hw_read_20kx(hw, GPIO);
1522         switch (type) {
1523         case ADC_MICIN:
1524                 data = (data & (0x1 << 7)) ? 1 : 0;
1525                 break;
1526         case ADC_LINEIN:
1527                 data = (data & (0x1 << 7)) ? 0 : 1;
1528                 break;
1529         default:
1530                 data = 0;
1531         }
1532         return data;
1533 }
1534
1535 static int hw_is_adc_input_selected(struct hw *hw, enum ADCSRC type)
1536 {
1537         u16 subsys_id = 0;
1538
1539         pci_read_config_word(hw->pci, PCI_SUBSYSTEM_ID, &subsys_id);
1540         if ((subsys_id == 0x0022) || (subsys_id == 0x002F)) {
1541                 /* SB055x cards */
1542                 return is_adc_input_selected_SB055x(hw, type);
1543         } else if ((subsys_id == 0x0029) || (subsys_id == 0x0031)) {
1544                 /* SB073x cards */
1545                 return is_adc_input_selected_hendrix(hw, type);
1546         } else if ((subsys_id & 0xf000) == 0x6000) {
1547                 /* Vista compatible cards */
1548                 return is_adc_input_selected_hendrix(hw, type);
1549         } else {
1550                 return is_adc_input_selected_SBx(hw, type);
1551         }
1552 }
1553
1554 static int
1555 adc_input_select_SB055x(struct hw *hw, enum ADCSRC type, unsigned char boost)
1556 {
1557         u32 data = 0;
1558
1559         /*
1560          * check and set the following GPIO bits accordingly
1561          * ADC_Gain             = GPIO2
1562          * DRM_off              = GPIO3
1563          * Mic_Pwr_on           = GPIO7
1564          * Digital_IO_Sel       = GPIO8
1565          * Mic_Sw               = GPIO9
1566          * Aux/MicLine_Sw       = GPIO12
1567          */
1568         data = hw_read_20kx(hw, GPIO);
1569         data &= 0xec73;
1570         switch (type) {
1571         case ADC_MICIN:
1572                 data |= (0x1<<7) | (0x1<<8) | (0x1<<9) ;
1573                 data |= boost ? (0x1<<2) : 0;
1574                 break;
1575         case ADC_LINEIN:
1576                 data |= (0x1<<8);
1577                 break;
1578         case ADC_AUX:
1579                 data |= (0x1<<8) | (0x1<<12);
1580                 break;
1581         case ADC_NONE:
1582                 data |= (0x1<<12);  /* set to digital */
1583                 break;
1584         default:
1585                 return -1;
1586         }
1587
1588         hw_write_20kx(hw, GPIO, data);
1589
1590         return 0;
1591 }
1592
1593
1594 static int
1595 adc_input_select_SBx(struct hw *hw, enum ADCSRC type, unsigned char boost)
1596 {
1597         u32 data = 0;
1598         u32 i2c_data = 0;
1599         unsigned int ret = 0;
1600
1601         if (i2c_unlock(hw))
1602                 return -1;
1603
1604         do {
1605                 ret = hw_read_pci(hw, 0xEC);
1606         } while (!(ret & 0x800000)); /* i2c ready poll */
1607         /* set i2c access mode as Direct Control */
1608         hw_write_pci(hw, 0xEC, 0x05);
1609
1610         data = hw_read_20kx(hw, GPIO);
1611         switch (type) {
1612         case ADC_MICIN:
1613                 data |= ((0x1 << 7) | (0x1 << 8));
1614                 i2c_data = 0x1;  /* Mic-in */
1615                 break;
1616         case ADC_LINEIN:
1617                 data &= ~(0x1 << 7);
1618                 data |= (0x1 << 8);
1619                 i2c_data = 0x2; /* Line-in */
1620                 break;
1621         case ADC_NONE:
1622                 data &= ~(0x1 << 8);
1623                 i2c_data = 0x0; /* set to Digital */
1624                 break;
1625         default:
1626                 i2c_lock(hw);
1627                 return -1;
1628         }
1629         hw_write_20kx(hw, GPIO, data);
1630         i2c_write(hw, 0x001a0080, 0x2a, i2c_data);
1631         if (boost) {
1632                 i2c_write(hw, 0x001a0080, 0x1c, 0xe7); /* +12dB boost */
1633                 i2c_write(hw, 0x001a0080, 0x1e, 0xe7); /* +12dB boost */
1634         } else {
1635                 i2c_write(hw, 0x001a0080, 0x1c, 0xcf); /* No boost */
1636                 i2c_write(hw, 0x001a0080, 0x1e, 0xcf); /* No boost */
1637         }
1638
1639         i2c_lock(hw);
1640
1641         return 0;
1642 }
1643
1644 static int
1645 adc_input_select_hendrix(struct hw *hw, enum ADCSRC type, unsigned char boost)
1646 {
1647         u32 data = 0;
1648         u32 i2c_data = 0;
1649         unsigned int ret = 0;
1650
1651         if (i2c_unlock(hw))
1652                 return -1;
1653
1654         do {
1655                 ret = hw_read_pci(hw, 0xEC);
1656         } while (!(ret & 0x800000)); /* i2c ready poll */
1657         /* set i2c access mode as Direct Control */
1658         hw_write_pci(hw, 0xEC, 0x05);
1659
1660         data = hw_read_20kx(hw, GPIO);
1661         switch (type) {
1662         case ADC_MICIN:
1663                 data |= (0x1 << 7);
1664                 i2c_data = 0x1;  /* Mic-in */
1665                 break;
1666         case ADC_LINEIN:
1667                 data &= ~(0x1 << 7);
1668                 i2c_data = 0x2; /* Line-in */
1669                 break;
1670         default:
1671                 i2c_lock(hw);
1672                 return -1;
1673         }
1674         hw_write_20kx(hw, GPIO, data);
1675         i2c_write(hw, 0x001a0080, 0x2a, i2c_data);
1676         if (boost) {
1677                 i2c_write(hw, 0x001a0080, 0x1c, 0xe7); /* +12dB boost */
1678                 i2c_write(hw, 0x001a0080, 0x1e, 0xe7); /* +12dB boost */
1679         } else {
1680                 i2c_write(hw, 0x001a0080, 0x1c, 0xcf); /* No boost */
1681                 i2c_write(hw, 0x001a0080, 0x1e, 0xcf); /* No boost */
1682         }
1683
1684         i2c_lock(hw);
1685
1686         return 0;
1687 }
1688
1689 static int hw_adc_input_select(struct hw *hw, enum ADCSRC type)
1690 {
1691         u16 subsys_id = 0;
1692
1693         pci_read_config_word(hw->pci, PCI_SUBSYSTEM_ID, &subsys_id);
1694         if ((subsys_id == 0x0022) || (subsys_id == 0x002F)) {
1695                 /* SB055x cards */
1696                 return adc_input_select_SB055x(hw, type, (ADC_MICIN == type));
1697         } else if ((subsys_id == 0x0029) || (subsys_id == 0x0031)) {
1698                 /* SB073x cards */
1699                 return adc_input_select_hendrix(hw, type, (ADC_MICIN == type));
1700         } else if ((subsys_id & 0xf000) == 0x6000) {
1701                 /* Vista compatible cards */
1702                 return adc_input_select_hendrix(hw, type, (ADC_MICIN == type));
1703         } else {
1704                 return adc_input_select_SBx(hw, type, (ADC_MICIN == type));
1705         }
1706 }
1707
1708 static int adc_init_SB055x(struct hw *hw, int input, int mic20db)
1709 {
1710         return adc_input_select_SB055x(hw, input, mic20db);
1711 }
1712
1713 static int adc_init_SBx(struct hw *hw, int input, int mic20db)
1714 {
1715         u16 gpioorg;
1716         u16 input_source;
1717         u32 adcdata = 0;
1718         unsigned int ret = 0;
1719
1720         input_source = 0x100;  /* default to analog */
1721         switch (input) {
1722         case ADC_MICIN:
1723                 adcdata = 0x1;
1724                 input_source = 0x180;  /* set GPIO7 to select Mic */
1725                 break;
1726         case ADC_LINEIN:
1727                 adcdata = 0x2;
1728                 break;
1729         case ADC_VIDEO:
1730                 adcdata = 0x4;
1731                 break;
1732         case ADC_AUX:
1733                 adcdata = 0x8;
1734                 break;
1735         case ADC_NONE:
1736                 adcdata = 0x0;
1737                 input_source = 0x0;  /* set to Digital */
1738                 break;
1739         default:
1740                 break;
1741         }
1742
1743         if (i2c_unlock(hw))
1744                 return -1;
1745
1746         do {
1747                 ret = hw_read_pci(hw, 0xEC);
1748         } while (!(ret & 0x800000)); /* i2c ready poll */
1749         hw_write_pci(hw, 0xEC, 0x05);  /* write to i2c status control */
1750
1751         i2c_write(hw, 0x001a0080, 0x0e, 0x08);
1752         i2c_write(hw, 0x001a0080, 0x18, 0x0a);
1753         i2c_write(hw, 0x001a0080, 0x28, 0x86);
1754         i2c_write(hw, 0x001a0080, 0x2a, adcdata);
1755
1756         if (mic20db) {
1757                 i2c_write(hw, 0x001a0080, 0x1c, 0xf7);
1758                 i2c_write(hw, 0x001a0080, 0x1e, 0xf7);
1759         } else {
1760                 i2c_write(hw, 0x001a0080, 0x1c, 0xcf);
1761                 i2c_write(hw, 0x001a0080, 0x1e, 0xcf);
1762         }
1763
1764         if (!(hw_read_20kx(hw, ID0) & 0x100))
1765                 i2c_write(hw, 0x001a0080, 0x16, 0x26);
1766
1767         i2c_lock(hw);
1768
1769         gpioorg = (u16)hw_read_20kx(hw,  GPIO);
1770         gpioorg &= 0xfe7f;
1771         gpioorg |= input_source;
1772         hw_write_20kx(hw, GPIO, gpioorg);
1773
1774         return 0;
1775 }
1776
1777 static int hw_adc_init(struct hw *hw, const struct adc_conf *info)
1778 {
1779         int err = 0;
1780         u16 subsys_id = 0;
1781
1782         pci_read_config_word(hw->pci, PCI_SUBSYSTEM_ID, &subsys_id);
1783         if ((subsys_id == 0x0022) || (subsys_id == 0x002F)) {
1784                 /* Sb055x card */
1785                 err = adc_init_SB055x(hw, info->input, info->mic20db);
1786         } else {
1787                 err = adc_init_SBx(hw, info->input, info->mic20db);
1788         }
1789
1790         return err;
1791 }
1792
1793 static int hw_have_digit_io_switch(struct hw *hw)
1794 {
1795         u16 subsys_id = 0;
1796
1797         pci_read_config_word(hw->pci, PCI_SUBSYSTEM_ID, &subsys_id);
1798         /* SB073x and Vista compatible cards have no digit IO switch */
1799         return !((subsys_id == 0x0029) || (subsys_id == 0x0031)
1800                                 || ((subsys_id & 0xf000) == 0x6000));
1801 }
1802
1803 #define CTLBITS(a, b, c, d)     (((a) << 24) | ((b) << 16) | ((c) << 8) | (d))
1804
1805 #define UAA_CFG_PWRSTATUS       0x44
1806 #define UAA_CFG_SPACE_FLAG      0xA0
1807 #define UAA_CORE_CHANGE         0x3FFC
1808 static int uaa_to_xfi(struct pci_dev *pci)
1809 {
1810         unsigned int bar0, bar1, bar2, bar3, bar4, bar5;
1811         unsigned int cmd, irq, cl_size, l_timer, pwr;
1812         unsigned int is_uaa = 0;
1813         unsigned int data[4] = {0};
1814         unsigned int io_base;
1815         void *mem_base;
1816         int i = 0;
1817         const u32 CTLX = CTLBITS('C', 'T', 'L', 'X');
1818         const u32 CTL_ = CTLBITS('C', 'T', 'L', '-');
1819         const u32 CTLF = CTLBITS('C', 'T', 'L', 'F');
1820         const u32 CTLi = CTLBITS('C', 'T', 'L', 'i');
1821         const u32 CTLA = CTLBITS('C', 'T', 'L', 'A');
1822         const u32 CTLZ = CTLBITS('C', 'T', 'L', 'Z');
1823         const u32 CTLL = CTLBITS('C', 'T', 'L', 'L');
1824
1825         /* By default, Hendrix card UAA Bar0 should be using memory... */
1826         io_base = pci_resource_start(pci, 0);
1827         mem_base = ioremap(io_base, pci_resource_len(pci, 0));
1828         if (NULL == mem_base)
1829                 return -ENOENT;
1830
1831         /* Read current mode from Mode Change Register */
1832         for (i = 0; i < 4; i++)
1833                 data[i] = readl(mem_base + UAA_CORE_CHANGE);
1834
1835         /* Determine current mode... */
1836         if (data[0] == CTLA) {
1837                 is_uaa = ((data[1] == CTLZ && data[2] == CTLL
1838                           && data[3] == CTLA) || (data[1] == CTLA
1839                           && data[2] == CTLZ && data[3] == CTLL));
1840         } else if (data[0] == CTLZ) {
1841                 is_uaa = (data[1] == CTLL
1842                                 && data[2] == CTLA && data[3] == CTLA);
1843         } else if (data[0] == CTLL) {
1844                 is_uaa = (data[1] == CTLA
1845                                 && data[2] == CTLA && data[3] == CTLZ);
1846         } else {
1847                 is_uaa = 0;
1848         }
1849
1850         if (!is_uaa) {
1851                 /* Not in UAA mode currently. Return directly. */
1852                 iounmap(mem_base);
1853                 return 0;
1854         }
1855
1856         pci_read_config_dword(pci, PCI_BASE_ADDRESS_0, &bar0);
1857         pci_read_config_dword(pci, PCI_BASE_ADDRESS_1, &bar1);
1858         pci_read_config_dword(pci, PCI_BASE_ADDRESS_2, &bar2);
1859         pci_read_config_dword(pci, PCI_BASE_ADDRESS_3, &bar3);
1860         pci_read_config_dword(pci, PCI_BASE_ADDRESS_4, &bar4);
1861         pci_read_config_dword(pci, PCI_BASE_ADDRESS_5, &bar5);
1862         pci_read_config_dword(pci, PCI_INTERRUPT_LINE, &irq);
1863         pci_read_config_dword(pci, PCI_CACHE_LINE_SIZE, &cl_size);
1864         pci_read_config_dword(pci, PCI_LATENCY_TIMER, &l_timer);
1865         pci_read_config_dword(pci, UAA_CFG_PWRSTATUS, &pwr);
1866         pci_read_config_dword(pci, PCI_COMMAND, &cmd);
1867
1868         /* Set up X-Fi core PCI configuration space. */
1869         /* Switch to X-Fi config space with BAR0 exposed. */
1870         pci_write_config_dword(pci, UAA_CFG_SPACE_FLAG, 0x87654321);
1871         /* Copy UAA's BAR5 into X-Fi BAR0 */
1872         pci_write_config_dword(pci, PCI_BASE_ADDRESS_0, bar5);
1873         /* Switch to X-Fi config space without BAR0 exposed. */
1874         pci_write_config_dword(pci, UAA_CFG_SPACE_FLAG, 0x12345678);
1875         pci_write_config_dword(pci, PCI_BASE_ADDRESS_1, bar1);
1876         pci_write_config_dword(pci, PCI_BASE_ADDRESS_2, bar2);
1877         pci_write_config_dword(pci, PCI_BASE_ADDRESS_3, bar3);
1878         pci_write_config_dword(pci, PCI_BASE_ADDRESS_4, bar4);
1879         pci_write_config_dword(pci, PCI_INTERRUPT_LINE, irq);
1880         pci_write_config_dword(pci, PCI_CACHE_LINE_SIZE, cl_size);
1881         pci_write_config_dword(pci, PCI_LATENCY_TIMER, l_timer);
1882         pci_write_config_dword(pci, UAA_CFG_PWRSTATUS, pwr);
1883         pci_write_config_dword(pci, PCI_COMMAND, cmd);
1884
1885         /* Switch to X-Fi mode */
1886         writel(CTLX, (mem_base + UAA_CORE_CHANGE));
1887         writel(CTL_, (mem_base + UAA_CORE_CHANGE));
1888         writel(CTLF, (mem_base + UAA_CORE_CHANGE));
1889         writel(CTLi, (mem_base + UAA_CORE_CHANGE));
1890
1891         iounmap(mem_base);
1892
1893         return 0;
1894 }
1895
1896 static irqreturn_t ct_20k1_interrupt(int irq, void *dev_id)
1897 {
1898         struct hw *hw = dev_id;
1899         unsigned int status;
1900
1901         status = hw_read_20kx(hw, GIP);
1902         if (!status)
1903                 return IRQ_NONE;
1904
1905         if (hw->irq_callback)
1906                 hw->irq_callback(hw->irq_callback_data, status);
1907
1908         hw_write_20kx(hw, GIP, status);
1909         return IRQ_HANDLED;
1910 }
1911
1912 static int hw_card_start(struct hw *hw)
1913 {
1914         int err = 0;
1915         struct pci_dev *pci = hw->pci;
1916         u16 subsys_id = 0;
1917
1918         err = pci_enable_device(pci);
1919         if (err < 0)
1920                 return err;
1921
1922         /* Set DMA transfer mask */
1923         if (pci_set_dma_mask(pci, CT_XFI_DMA_MASK) < 0 ||
1924             pci_set_consistent_dma_mask(pci, CT_XFI_DMA_MASK) < 0) {
1925                 printk(KERN_ERR "architecture does not support PCI "
1926                                 "busmaster DMA with mask 0x%llx\n",
1927                        CT_XFI_DMA_MASK);
1928                 err = -ENXIO;
1929                 goto error1;
1930         }
1931
1932         err = pci_request_regions(pci, "XFi");
1933         if (err < 0)
1934                 goto error1;
1935
1936         /* Switch to X-Fi mode from UAA mode if neeeded */
1937         pci_read_config_word(pci, PCI_SUBSYSTEM_ID, &subsys_id);
1938         if ((0x5 == pci->device) && (0x6000 == (subsys_id & 0x6000))) {
1939                 err = uaa_to_xfi(pci);
1940                 if (err)
1941                         goto error2;
1942
1943                 hw->io_base = pci_resource_start(pci, 5);
1944         } else {
1945                 hw->io_base = pci_resource_start(pci, 0);
1946         }
1947
1948         err = request_irq(pci->irq, ct_20k1_interrupt, IRQF_SHARED,
1949                           "ctxfi", hw);
1950         if (err < 0) {
1951                 printk(KERN_ERR "XFi: Cannot get irq %d\n", pci->irq);
1952                 goto error2;
1953         }
1954         hw->irq = pci->irq;
1955
1956         pci_set_master(pci);
1957
1958         return 0;
1959
1960 error2:
1961         pci_release_regions(pci);
1962         hw->io_base = 0;
1963 error1:
1964         pci_disable_device(pci);
1965         return err;
1966 }
1967
1968 static int hw_card_stop(struct hw *hw)
1969 {
1970         /* TODO: Disable interrupt and so on... */
1971         if (hw->irq >= 0)
1972                 synchronize_irq(hw->irq);
1973         return 0;
1974 }
1975
1976 static int hw_card_shutdown(struct hw *hw)
1977 {
1978         if (hw->irq >= 0)
1979                 free_irq(hw->irq, hw);
1980
1981         hw->irq = -1;
1982
1983         if (NULL != ((void *)hw->mem_base))
1984                 iounmap((void *)hw->mem_base);
1985
1986         hw->mem_base = (unsigned long)NULL;
1987
1988         if (hw->io_base)
1989                 pci_release_regions(hw->pci);
1990
1991         hw->io_base = 0;
1992
1993         pci_disable_device(hw->pci);
1994
1995         return 0;
1996 }
1997
1998 static int hw_card_init(struct hw *hw, struct card_conf *info)
1999 {
2000         int err;
2001         unsigned int gctl;
2002         u16 subsys_id = 0;
2003         u32 data = 0;
2004         struct dac_conf dac_info = {0};
2005         struct adc_conf adc_info = {0};
2006         struct daio_conf daio_info = {0};
2007         struct trn_conf trn_info = {0};
2008
2009         /* Get PCI io port base address and do Hendrix switch if needed. */
2010         if (!hw->io_base) {
2011                 err = hw_card_start(hw);
2012                 if (err)
2013                         return err;
2014         }
2015
2016         /* PLL init */
2017         err = hw_pll_init(hw, info->rsr);
2018         if (err < 0)
2019                 return err;
2020
2021         /* kick off auto-init */
2022         err = hw_auto_init(hw);
2023         if (err < 0)
2024                 return err;
2025
2026         /* Enable audio ring */
2027         gctl = hw_read_20kx(hw, GCTL);
2028         set_field(&gctl, GCTL_EAC, 1);
2029         set_field(&gctl, GCTL_DBP, 1);
2030         set_field(&gctl, GCTL_TBP, 1);
2031         set_field(&gctl, GCTL_FBP, 1);
2032         set_field(&gctl, GCTL_ET, 1);
2033         hw_write_20kx(hw, GCTL, gctl);
2034         mdelay(10);
2035
2036         /* Reset all global pending interrupts */
2037         hw_write_20kx(hw, GIE, 0);
2038         /* Reset all SRC pending interrupts */
2039         hw_write_20kx(hw, SRCIP, 0);
2040         mdelay(30);
2041
2042         pci_read_config_word(hw->pci, PCI_SUBSYSTEM_ID, &subsys_id);
2043         /* Detect the card ID and configure GPIO accordingly. */
2044         if ((subsys_id == 0x0022) || (subsys_id == 0x002F)) {
2045                 /* SB055x cards */
2046                 hw_write_20kx(hw, GPIOCTL, 0x13fe);
2047         } else if ((subsys_id == 0x0029) || (subsys_id == 0x0031)) {
2048                 /* SB073x cards */
2049                 hw_write_20kx(hw, GPIOCTL, 0x00e6);
2050         } else if ((subsys_id & 0xf000) == 0x6000) {
2051                 /* Vista compatible cards */
2052                 hw_write_20kx(hw, GPIOCTL, 0x00c2);
2053         } else {
2054                 hw_write_20kx(hw, GPIOCTL, 0x01e6);
2055         }
2056
2057         trn_info.vm_pgt_phys = info->vm_pgt_phys;
2058         err = hw_trn_init(hw, &trn_info);
2059         if (err < 0)
2060                 return err;
2061
2062         daio_info.msr = info->msr;
2063         err = hw_daio_init(hw, &daio_info);
2064         if (err < 0)
2065                 return err;
2066
2067         dac_info.msr = info->msr;
2068         err = hw_dac_init(hw, &dac_info);
2069         if (err < 0)
2070                 return err;
2071
2072         adc_info.msr = info->msr;
2073         adc_info.input = ADC_LINEIN;
2074         adc_info.mic20db = 0;
2075         err = hw_adc_init(hw, &adc_info);
2076         if (err < 0)
2077                 return err;
2078
2079         data = hw_read_20kx(hw, SRCMCTL);
2080         data |= 0x1; /* Enables input from the audio ring */
2081         hw_write_20kx(hw, SRCMCTL, data);
2082
2083         return 0;
2084 }
2085
2086 static u32 hw_read_20kx(struct hw *hw, u32 reg)
2087 {
2088         u32 value;
2089         unsigned long flags;
2090
2091         spin_lock_irqsave(
2092                 &container_of(hw, struct hw20k1, hw)->reg_20k1_lock, flags);
2093         outl(reg, hw->io_base + 0x0);
2094         value = inl(hw->io_base + 0x4);
2095         spin_unlock_irqrestore(
2096                 &container_of(hw, struct hw20k1, hw)->reg_20k1_lock, flags);
2097
2098         return value;
2099 }
2100
2101 static void hw_write_20kx(struct hw *hw, u32 reg, u32 data)
2102 {
2103         unsigned long flags;
2104
2105         spin_lock_irqsave(
2106                 &container_of(hw, struct hw20k1, hw)->reg_20k1_lock, flags);
2107         outl(reg, hw->io_base + 0x0);
2108         outl(data, hw->io_base + 0x4);
2109         spin_unlock_irqrestore(
2110                 &container_of(hw, struct hw20k1, hw)->reg_20k1_lock, flags);
2111
2112 }
2113
2114 static u32 hw_read_pci(struct hw *hw, u32 reg)
2115 {
2116         u32 value;
2117         unsigned long flags;
2118
2119         spin_lock_irqsave(
2120                 &container_of(hw, struct hw20k1, hw)->reg_pci_lock, flags);
2121         outl(reg, hw->io_base + 0x10);
2122         value = inl(hw->io_base + 0x14);
2123         spin_unlock_irqrestore(
2124                 &container_of(hw, struct hw20k1, hw)->reg_pci_lock, flags);
2125
2126         return value;
2127 }
2128
2129 static void hw_write_pci(struct hw *hw, u32 reg, u32 data)
2130 {
2131         unsigned long flags;
2132
2133         spin_lock_irqsave(
2134                 &container_of(hw, struct hw20k1, hw)->reg_pci_lock, flags);
2135         outl(reg, hw->io_base + 0x10);
2136         outl(data, hw->io_base + 0x14);
2137         spin_unlock_irqrestore(
2138                 &container_of(hw, struct hw20k1, hw)->reg_pci_lock, flags);
2139 }
2140
2141 static struct hw ct20k1_preset __devinitdata = {
2142         .irq = -1,
2143
2144         .card_init = hw_card_init,
2145         .card_stop = hw_card_stop,
2146         .pll_init = hw_pll_init,
2147         .is_adc_source_selected = hw_is_adc_input_selected,
2148         .select_adc_source = hw_adc_input_select,
2149         .have_digit_io_switch = hw_have_digit_io_switch,
2150
2151         .src_rsc_get_ctrl_blk = src_get_rsc_ctrl_blk,
2152         .src_rsc_put_ctrl_blk = src_put_rsc_ctrl_blk,
2153         .src_mgr_get_ctrl_blk = src_mgr_get_ctrl_blk,
2154         .src_mgr_put_ctrl_blk = src_mgr_put_ctrl_blk,
2155         .src_set_state = src_set_state,
2156         .src_set_bm = src_set_bm,
2157         .src_set_rsr = src_set_rsr,
2158         .src_set_sf = src_set_sf,
2159         .src_set_wr = src_set_wr,
2160         .src_set_pm = src_set_pm,
2161         .src_set_rom = src_set_rom,
2162         .src_set_vo = src_set_vo,
2163         .src_set_st = src_set_st,
2164         .src_set_ie = src_set_ie,
2165         .src_set_ilsz = src_set_ilsz,
2166         .src_set_bp = src_set_bp,
2167         .src_set_cisz = src_set_cisz,
2168         .src_set_ca = src_set_ca,
2169         .src_set_sa = src_set_sa,
2170         .src_set_la = src_set_la,
2171         .src_set_pitch = src_set_pitch,
2172         .src_set_dirty = src_set_dirty,
2173         .src_set_clear_zbufs = src_set_clear_zbufs,
2174         .src_set_dirty_all = src_set_dirty_all,
2175         .src_commit_write = src_commit_write,
2176         .src_get_ca = src_get_ca,
2177         .src_get_dirty = src_get_dirty,
2178         .src_dirty_conj_mask = src_dirty_conj_mask,
2179         .src_mgr_enbs_src = src_mgr_enbs_src,
2180         .src_mgr_enb_src = src_mgr_enb_src,
2181         .src_mgr_dsb_src = src_mgr_dsb_src,
2182         .src_mgr_commit_write = src_mgr_commit_write,
2183
2184         .srcimp_mgr_get_ctrl_blk = srcimp_mgr_get_ctrl_blk,
2185         .srcimp_mgr_put_ctrl_blk = srcimp_mgr_put_ctrl_blk,
2186         .srcimp_mgr_set_imaparc = srcimp_mgr_set_imaparc,
2187         .srcimp_mgr_set_imapuser = srcimp_mgr_set_imapuser,
2188         .srcimp_mgr_set_imapnxt = srcimp_mgr_set_imapnxt,
2189         .srcimp_mgr_set_imapaddr = srcimp_mgr_set_imapaddr,
2190         .srcimp_mgr_commit_write = srcimp_mgr_commit_write,
2191
2192         .amixer_rsc_get_ctrl_blk = amixer_rsc_get_ctrl_blk,
2193         .amixer_rsc_put_ctrl_blk = amixer_rsc_put_ctrl_blk,
2194         .amixer_mgr_get_ctrl_blk = amixer_mgr_get_ctrl_blk,
2195         .amixer_mgr_put_ctrl_blk = amixer_mgr_put_ctrl_blk,
2196         .amixer_set_mode = amixer_set_mode,
2197         .amixer_set_iv = amixer_set_iv,
2198         .amixer_set_x = amixer_set_x,
2199         .amixer_set_y = amixer_set_y,
2200         .amixer_set_sadr = amixer_set_sadr,
2201         .amixer_set_se = amixer_set_se,
2202         .amixer_set_dirty = amixer_set_dirty,
2203         .amixer_set_dirty_all = amixer_set_dirty_all,
2204         .amixer_commit_write = amixer_commit_write,
2205         .amixer_get_y = amixer_get_y,
2206         .amixer_get_dirty = amixer_get_dirty,
2207
2208         .dai_get_ctrl_blk = dai_get_ctrl_blk,
2209         .dai_put_ctrl_blk = dai_put_ctrl_blk,
2210         .dai_srt_set_srco = dai_srt_set_srcr,
2211         .dai_srt_set_srcm = dai_srt_set_srcl,
2212         .dai_srt_set_rsr = dai_srt_set_rsr,
2213         .dai_srt_set_drat = dai_srt_set_drat,
2214         .dai_srt_set_ec = dai_srt_set_ec,
2215         .dai_srt_set_et = dai_srt_set_et,
2216         .dai_commit_write = dai_commit_write,
2217
2218         .dao_get_ctrl_blk = dao_get_ctrl_blk,
2219         .dao_put_ctrl_blk = dao_put_ctrl_blk,
2220         .dao_set_spos = dao_set_spos,
2221         .dao_commit_write = dao_commit_write,
2222         .dao_get_spos = dao_get_spos,
2223
2224         .daio_mgr_get_ctrl_blk = daio_mgr_get_ctrl_blk,
2225         .daio_mgr_put_ctrl_blk = daio_mgr_put_ctrl_blk,
2226         .daio_mgr_enb_dai = daio_mgr_enb_dai,
2227         .daio_mgr_dsb_dai = daio_mgr_dsb_dai,
2228         .daio_mgr_enb_dao = daio_mgr_enb_dao,
2229         .daio_mgr_dsb_dao = daio_mgr_dsb_dao,
2230         .daio_mgr_dao_init = daio_mgr_dao_init,
2231         .daio_mgr_set_imaparc = daio_mgr_set_imaparc,
2232         .daio_mgr_set_imapnxt = daio_mgr_set_imapnxt,
2233         .daio_mgr_set_imapaddr = daio_mgr_set_imapaddr,
2234         .daio_mgr_commit_write = daio_mgr_commit_write,
2235
2236         .set_timer_irq = set_timer_irq,
2237         .set_timer_tick = set_timer_tick,
2238 };
2239
2240 int __devinit create_20k1_hw_obj(struct hw **rhw)
2241 {
2242         struct hw20k1 *hw20k1;
2243
2244         *rhw = NULL;
2245         hw20k1 = kzalloc(sizeof(*hw20k1), GFP_KERNEL);
2246         if (NULL == hw20k1)
2247                 return -ENOMEM;
2248
2249         spin_lock_init(&hw20k1->reg_20k1_lock);
2250         spin_lock_init(&hw20k1->reg_pci_lock);
2251
2252         hw20k1->hw = ct20k1_preset;
2253
2254         *rhw = &hw20k1->hw;
2255
2256         return 0;
2257 }
2258
2259 int destroy_20k1_hw_obj(struct hw *hw)
2260 {
2261         if (hw->io_base)
2262                 hw_card_shutdown(hw);
2263
2264         kfree(container_of(hw, struct hw20k1, hw));
2265         return 0;
2266 }