[PATCH] ata_piix: implement proper port map
[linux-2.6.git] / drivers / scsi / ata_piix.c
1 /*
2  *    ata_piix.c - Intel PATA/SATA controllers
3  *
4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *
9  *      Copyright 2003-2005 Red Hat Inc
10  *      Copyright 2003-2005 Jeff Garzik
11  *
12  *
13  *      Copyright header from piix.c:
14  *
15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
18  *
19  *
20  *  This program is free software; you can redistribute it and/or modify
21  *  it under the terms of the GNU General Public License as published by
22  *  the Free Software Foundation; either version 2, or (at your option)
23  *  any later version.
24  *
25  *  This program is distributed in the hope that it will be useful,
26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
28  *  GNU General Public License for more details.
29  *
30  *  You should have received a copy of the GNU General Public License
31  *  along with this program; see the file COPYING.  If not, write to
32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
33  *
34  *
35  *  libata documentation is available via 'make {ps|pdf}docs',
36  *  as Documentation/DocBook/libata.*
37  *
38  *  Hardware documentation available at http://developer.intel.com/
39  *
40  * Documentation
41  *      Publically available from Intel web site. Errata documentation
42  * is also publically available. As an aide to anyone hacking on this
43  * driver the list of errata that are relevant is below.going back to
44  * PIIX4. Older device documentation is now a bit tricky to find.
45  *
46  * The chipsets all follow very much the same design. The orginal Triton
47  * series chipsets do _not_ support independant device timings, but this
48  * is fixed in Triton II. With the odd mobile exception the chips then
49  * change little except in gaining more modes until SATA arrives. This
50  * driver supports only the chips with independant timing (that is those
51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
52  * for the early chip drivers.
53  *
54  * Errata of note:
55  *
56  * Unfixable
57  *      PIIX4    errata #9      - Only on ultra obscure hw
58  *      ICH3     errata #13     - Not observed to affect real hw
59  *                                by Intel
60  *
61  * Things we must deal with
62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
63  *                                (must stop/start dma to recover)
64  *      440MX   errata #15      - As PIIX4 errata #10
65  *      PIIX4   errata #15      - Must not read control registers
66  *                                during a PIO transfer
67  *      440MX   errata #13      - As PIIX4 errata #15
68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
69  *      ICH0/1  errata #55      - As ICH2 errata #21
70  *      ICH2    spec c #9       - Extra operations needed to handle
71  *                                drive hotswap [NOT YET SUPPORTED]
72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
73  *                                and must be dword aligned
74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
75  *
76  * Should have been BIOS fixed:
77  *      450NX:  errata #19      - DMA hangs on old 450NX
78  *      450NX:  errata #20      - DMA hangs on old 450NX
79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
80  *      ICH3    errata #15      - IDE deadlock under high load
81  *                                (BIOS must set dev 31 fn 0 bit 23)
82  *      ICH3    errata #18      - Don't use native mode
83  */
84
85 #include <linux/kernel.h>
86 #include <linux/module.h>
87 #include <linux/pci.h>
88 #include <linux/init.h>
89 #include <linux/blkdev.h>
90 #include <linux/delay.h>
91 #include <linux/device.h>
92 #include <scsi/scsi_host.h>
93 #include <linux/libata.h>
94
95 #define DRV_NAME        "ata_piix"
96 #define DRV_VERSION     "1.05"
97
98 enum {
99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
100         ICH5_PMR                = 0x90, /* port mapping register */
101         ICH5_PCS                = 0x92, /* port control and status */
102         PIIX_SCC                = 0x0A, /* sub-class code register */
103
104         PIIX_FLAG_IGN_PRESENT   = (1 << 25), /* ignore PCS present bits */
105         PIIX_FLAG_SCR           = (1 << 26), /* SCR available */
106         PIIX_FLAG_AHCI          = (1 << 27), /* AHCI possible */
107         PIIX_FLAG_CHECKINTR     = (1 << 28), /* make sure PCI INTx enabled */
108         PIIX_FLAG_COMBINED      = (1 << 29), /* combined mode possible */
109         /* ICH6/7 use different scheme for map value */
110         PIIX_FLAG_COMBINED_ICH6 = PIIX_FLAG_COMBINED | (1 << 30),
111
112         /* combined mode.  if set, PATA is channel 0.
113          * if clear, PATA is channel 1.
114          */
115         PIIX_PORT_ENABLED       = (1 << 0),
116         PIIX_PORT_PRESENT       = (1 << 4),
117
118         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
119         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
120
121         /* controller IDs */
122         piix4_pata              = 0,
123         ich5_pata               = 1,
124         ich5_sata               = 2,
125         esb_sata                = 3,
126         ich6_sata               = 4,
127         ich6_sata_ahci          = 5,
128         ich6m_sata_ahci         = 6,
129
130         /* constants for mapping table */
131         P0                      = 0,  /* port 0 */
132         P1                      = 1,  /* port 1 */
133         P2                      = 2,  /* port 2 */
134         P3                      = 3,  /* port 3 */
135         IDE                     = -1, /* IDE */
136         NA                      = -2, /* not avaliable */
137         RV                      = -3, /* reserved */
138
139         PIIX_AHCI_DEVICE        = 6,
140 };
141
142 struct piix_map_db {
143         const u32 mask;
144         const int map[][4];
145 };
146
147 static int piix_init_one (struct pci_dev *pdev,
148                                     const struct pci_device_id *ent);
149
150 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes);
151 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes);
152 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
153 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
154
155 static unsigned int in_module_init = 1;
156
157 static const struct pci_device_id piix_pci_tbl[] = {
158 #ifdef ATA_ENABLE_PATA
159         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
160         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
161         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
162 #endif
163
164         /* NOTE: The following PCI ids must be kept in sync with the
165          * list in drivers/pci/quirks.c.
166          */
167
168         /* 82801EB (ICH5) */
169         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
170         /* 82801EB (ICH5) */
171         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
172         /* 6300ESB (ICH5 variant with broken PCS present bits) */
173         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, esb_sata },
174         /* 6300ESB pretending RAID */
175         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, esb_sata },
176         /* 82801FB/FW (ICH6/ICH6W) */
177         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
178         /* 82801FR/FRW (ICH6R/ICH6RW) */
179         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
180         /* 82801FBM ICH6M (ICH6R with only port 0 and 2 implemented) */
181         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
182         /* 82801GB/GR/GH (ICH7, identical to ICH6) */
183         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
184         /* 2801GBM/GHM (ICH7M, identical to ICH6M) */
185         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
186         /* Enterprise Southbridge 2 (where's the datasheet?) */
187         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
188         /* SATA Controller 1 IDE (ICH8, no datasheet yet) */
189         { 0x8086, 0x2820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
190         /* SATA Controller 2 IDE (ICH8, ditto) */
191         { 0x8086, 0x2825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
192         /* Mobile SATA Controller IDE (ICH8M, ditto) */
193         { 0x8086, 0x2828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
194
195         { }     /* terminate list */
196 };
197
198 static struct pci_driver piix_pci_driver = {
199         .name                   = DRV_NAME,
200         .id_table               = piix_pci_tbl,
201         .probe                  = piix_init_one,
202         .remove                 = ata_pci_remove_one,
203         .suspend                = ata_pci_device_suspend,
204         .resume                 = ata_pci_device_resume,
205 };
206
207 static struct scsi_host_template piix_sht = {
208         .module                 = THIS_MODULE,
209         .name                   = DRV_NAME,
210         .ioctl                  = ata_scsi_ioctl,
211         .queuecommand           = ata_scsi_queuecmd,
212         .eh_timed_out           = ata_scsi_timed_out,
213         .eh_strategy_handler    = ata_scsi_error,
214         .can_queue              = ATA_DEF_QUEUE,
215         .this_id                = ATA_SHT_THIS_ID,
216         .sg_tablesize           = LIBATA_MAX_PRD,
217         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
218         .emulated               = ATA_SHT_EMULATED,
219         .use_clustering         = ATA_SHT_USE_CLUSTERING,
220         .proc_name              = DRV_NAME,
221         .dma_boundary           = ATA_DMA_BOUNDARY,
222         .slave_configure        = ata_scsi_slave_config,
223         .bios_param             = ata_std_bios_param,
224         .resume                 = ata_scsi_device_resume,
225         .suspend                = ata_scsi_device_suspend,
226 };
227
228 static const struct ata_port_operations piix_pata_ops = {
229         .port_disable           = ata_port_disable,
230         .set_piomode            = piix_set_piomode,
231         .set_dmamode            = piix_set_dmamode,
232
233         .tf_load                = ata_tf_load,
234         .tf_read                = ata_tf_read,
235         .check_status           = ata_check_status,
236         .exec_command           = ata_exec_command,
237         .dev_select             = ata_std_dev_select,
238
239         .probe_reset            = piix_pata_probe_reset,
240
241         .bmdma_setup            = ata_bmdma_setup,
242         .bmdma_start            = ata_bmdma_start,
243         .bmdma_stop             = ata_bmdma_stop,
244         .bmdma_status           = ata_bmdma_status,
245         .qc_prep                = ata_qc_prep,
246         .qc_issue               = ata_qc_issue_prot,
247
248         .eng_timeout            = ata_eng_timeout,
249
250         .irq_handler            = ata_interrupt,
251         .irq_clear              = ata_bmdma_irq_clear,
252
253         .port_start             = ata_port_start,
254         .port_stop              = ata_port_stop,
255         .host_stop              = ata_host_stop,
256 };
257
258 static const struct ata_port_operations piix_sata_ops = {
259         .port_disable           = ata_port_disable,
260
261         .tf_load                = ata_tf_load,
262         .tf_read                = ata_tf_read,
263         .check_status           = ata_check_status,
264         .exec_command           = ata_exec_command,
265         .dev_select             = ata_std_dev_select,
266
267         .probe_reset            = piix_sata_probe_reset,
268
269         .bmdma_setup            = ata_bmdma_setup,
270         .bmdma_start            = ata_bmdma_start,
271         .bmdma_stop             = ata_bmdma_stop,
272         .bmdma_status           = ata_bmdma_status,
273         .qc_prep                = ata_qc_prep,
274         .qc_issue               = ata_qc_issue_prot,
275
276         .eng_timeout            = ata_eng_timeout,
277
278         .irq_handler            = ata_interrupt,
279         .irq_clear              = ata_bmdma_irq_clear,
280
281         .port_start             = ata_port_start,
282         .port_stop              = ata_port_stop,
283         .host_stop              = ata_host_stop,
284 };
285
286 static struct piix_map_db ich5_map_db = {
287         .mask = 0x7,
288         .map = {
289                 /* PM   PS   SM   SS       MAP  */
290                 {  P0,  NA,  P1,  NA }, /* 000b */
291                 {  P1,  NA,  P0,  NA }, /* 001b */
292                 {  RV,  RV,  RV,  RV },
293                 {  RV,  RV,  RV,  RV },
294                 {  P0,  P1, IDE, IDE }, /* 100b */
295                 {  P1,  P0, IDE, IDE }, /* 101b */
296                 { IDE, IDE,  P0,  P1 }, /* 110b */
297                 { IDE, IDE,  P1,  P0 }, /* 111b */
298         },
299 };
300
301 static struct piix_map_db ich6_map_db = {
302         .mask = 0x3,
303         .map = {
304                 /* PM   PS   SM   SS       MAP */
305                 {  P0,  P1,  P2,  P3 }, /* 00b */
306                 { IDE, IDE,  P1,  P3 }, /* 01b */
307                 {  P0,  P2, IDE, IDE }, /* 10b */
308                 {  RV,  RV,  RV,  RV },
309         },
310 };
311
312 static struct piix_map_db ich6m_map_db = {
313         .mask = 0x3,
314         .map = {
315                 /* PM   PS   SM   SS       MAP */
316                 {  P0,  P1,  P2,  P3 }, /* 00b */
317                 {  RV,  RV,  RV,  RV },
318                 {  P0,  P2, IDE, IDE }, /* 10b */
319                 {  RV,  RV,  RV,  RV },
320         },
321 };
322
323 static struct ata_port_info piix_port_info[] = {
324         /* piix4_pata */
325         {
326                 .sht            = &piix_sht,
327                 .host_flags     = ATA_FLAG_SLAVE_POSS,
328                 .pio_mask       = 0x1f, /* pio0-4 */
329 #if 0
330                 .mwdma_mask     = 0x06, /* mwdma1-2 */
331 #else
332                 .mwdma_mask     = 0x00, /* mwdma broken */
333 #endif
334                 .udma_mask      = ATA_UDMA_MASK_40C,
335                 .port_ops       = &piix_pata_ops,
336         },
337
338         /* ich5_pata */
339         {
340                 .sht            = &piix_sht,
341                 .host_flags     = ATA_FLAG_SLAVE_POSS | PIIX_FLAG_CHECKINTR,
342                 .pio_mask       = 0x1f, /* pio0-4 */
343 #if 0
344                 .mwdma_mask     = 0x06, /* mwdma1-2 */
345 #else
346                 .mwdma_mask     = 0x00, /* mwdma broken */
347 #endif
348                 .udma_mask      = 0x3f, /* udma0-5 */
349                 .port_ops       = &piix_pata_ops,
350         },
351
352         /* ich5_sata */
353         {
354                 .sht            = &piix_sht,
355                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
356                                   PIIX_FLAG_CHECKINTR,
357                 .pio_mask       = 0x1f, /* pio0-4 */
358                 .mwdma_mask     = 0x07, /* mwdma0-2 */
359                 .udma_mask      = 0x7f, /* udma0-6 */
360                 .port_ops       = &piix_sata_ops,
361                 .private_data   = &ich5_map_db,
362         },
363
364         /* i6300esb_sata */
365         {
366                 .sht            = &piix_sht,
367                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
368                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_IGN_PRESENT,
369                 .pio_mask       = 0x1f, /* pio0-4 */
370                 .mwdma_mask     = 0x07, /* mwdma0-2 */
371                 .udma_mask      = 0x7f, /* udma0-6 */
372                 .port_ops       = &piix_sata_ops,
373                 .private_data   = &ich5_map_db,
374         },
375
376         /* ich6_sata */
377         {
378                 .sht            = &piix_sht,
379                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
380                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_SCR,
381                 .pio_mask       = 0x1f, /* pio0-4 */
382                 .mwdma_mask     = 0x07, /* mwdma0-2 */
383                 .udma_mask      = 0x7f, /* udma0-6 */
384                 .port_ops       = &piix_sata_ops,
385                 .private_data   = &ich6_map_db,
386         },
387
388         /* ich6_sata_ahci */
389         {
390                 .sht            = &piix_sht,
391                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
392                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_SCR |
393                                   PIIX_FLAG_AHCI,
394                 .pio_mask       = 0x1f, /* pio0-4 */
395                 .mwdma_mask     = 0x07, /* mwdma0-2 */
396                 .udma_mask      = 0x7f, /* udma0-6 */
397                 .port_ops       = &piix_sata_ops,
398                 .private_data   = &ich6_map_db,
399         },
400
401         /* ich6m_sata_ahci */
402         {
403                 .sht            = &piix_sht,
404                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
405                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_SCR |
406                                   PIIX_FLAG_AHCI,
407                 .pio_mask       = 0x1f, /* pio0-4 */
408                 .mwdma_mask     = 0x07, /* mwdma0-2 */
409                 .udma_mask      = 0x7f, /* udma0-6 */
410                 .port_ops       = &piix_sata_ops,
411                 .private_data   = &ich6m_map_db,
412         },
413 };
414
415 static struct pci_bits piix_enable_bits[] = {
416         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
417         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
418 };
419
420 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
421 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
422 MODULE_LICENSE("GPL");
423 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
424 MODULE_VERSION(DRV_VERSION);
425
426 /**
427  *      piix_pata_cbl_detect - Probe host controller cable detect info
428  *      @ap: Port for which cable detect info is desired
429  *
430  *      Read 80c cable indicator from ATA PCI device's PCI config
431  *      register.  This register is normally set by firmware (BIOS).
432  *
433  *      LOCKING:
434  *      None (inherited from caller).
435  */
436 static void piix_pata_cbl_detect(struct ata_port *ap)
437 {
438         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
439         u8 tmp, mask;
440
441         /* no 80c support in host controller? */
442         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
443                 goto cbl40;
444
445         /* check BIOS cable detect results */
446         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
447         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
448         if ((tmp & mask) == 0)
449                 goto cbl40;
450
451         ap->cbl = ATA_CBL_PATA80;
452         return;
453
454 cbl40:
455         ap->cbl = ATA_CBL_PATA40;
456         ap->udma_mask &= ATA_UDMA_MASK_40C;
457 }
458
459 /**
460  *      piix_pata_probeinit - probeinit for PATA host controller
461  *      @ap: Target port
462  *
463  *      Probeinit including cable detection.
464  *
465  *      LOCKING:
466  *      None (inherited from caller).
467  */
468 static void piix_pata_probeinit(struct ata_port *ap)
469 {
470         piix_pata_cbl_detect(ap);
471         ata_std_probeinit(ap);
472 }
473
474 /**
475  *      piix_pata_probe_reset - Perform reset on PATA port and classify
476  *      @ap: Port to reset
477  *      @classes: Resulting classes of attached devices
478  *
479  *      Reset PATA phy and classify attached devices.
480  *
481  *      LOCKING:
482  *      None (inherited from caller).
483  */
484 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes)
485 {
486         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
487
488         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
489                 printk(KERN_INFO "ata%u: port disabled. ignoring.\n", ap->id);
490                 return 0;
491         }
492
493         return ata_drive_probe_reset(ap, piix_pata_probeinit,
494                                      ata_std_softreset, NULL,
495                                      ata_std_postreset, classes);
496 }
497
498 /**
499  *      piix_sata_probe - Probe PCI device for present SATA devices
500  *      @ap: Port associated with the PCI device we wish to probe
501  *
502  *      Reads SATA PCI device's PCI config register Port Configuration
503  *      and Status (PCS) to determine port and device availability.
504  *
505  *      LOCKING:
506  *      None (inherited from caller).
507  *
508  *      RETURNS:
509  *      Non-zero if port is enabled, it may or may not have a device
510  *      attached in that case (PRESENT bit would only be set if BIOS probe
511  *      was done). Zero is returned if port is disabled.
512  */
513 static int piix_sata_probe (struct ata_port *ap)
514 {
515         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
516         int combined = (ap->flags & ATA_FLAG_SLAVE_POSS);
517         int orig_mask, mask, i;
518         u8 pcs;
519
520         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
521         orig_mask = (int) pcs & 0xff;
522
523         /* TODO: this is vaguely wrong for ICH6 combined mode,
524          * where only two of the four SATA ports are mapped
525          * onto a single ATA channel.  It is also vaguely inaccurate
526          * for ICH5, which has only two ports.  However, this is ok,
527          * as further device presence detection code will handle
528          * any false positives produced here.
529          */
530
531         for (i = 0; i < 4; i++) {
532                 mask = (PIIX_PORT_ENABLED << i);
533
534                 if ((orig_mask & mask) == mask)
535                         if (combined || (i == ap->hard_port_no))
536                                 return 1;
537         }
538
539         return 0;
540 }
541
542 /**
543  *      piix_sata_probe_reset - Perform reset on SATA port and classify
544  *      @ap: Port to reset
545  *      @classes: Resulting classes of attached devices
546  *
547  *      Reset SATA phy and classify attached devices.
548  *
549  *      LOCKING:
550  *      None (inherited from caller).
551  */
552 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes)
553 {
554         if (!piix_sata_probe(ap)) {
555                 printk(KERN_INFO "ata%u: SATA port has no device.\n", ap->id);
556                 return 0;
557         }
558
559         return ata_drive_probe_reset(ap, ata_std_probeinit,
560                                      ata_std_softreset, NULL,
561                                      ata_std_postreset, classes);
562 }
563
564 /**
565  *      piix_set_piomode - Initialize host controller PATA PIO timings
566  *      @ap: Port whose timings we are configuring
567  *      @adev: um
568  *
569  *      Set PIO mode for device, in host controller PCI config space.
570  *
571  *      LOCKING:
572  *      None (inherited from caller).
573  */
574
575 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
576 {
577         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
578         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
579         unsigned int is_slave   = (adev->devno != 0);
580         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
581         unsigned int slave_port = 0x44;
582         u16 master_data;
583         u8 slave_data;
584
585         static const     /* ISP  RTC */
586         u8 timings[][2] = { { 0, 0 },
587                             { 0, 0 },
588                             { 1, 0 },
589                             { 2, 1 },
590                             { 2, 3 }, };
591
592         pci_read_config_word(dev, master_port, &master_data);
593         if (is_slave) {
594                 master_data |= 0x4000;
595                 /* enable PPE, IE and TIME */
596                 master_data |= 0x0070;
597                 pci_read_config_byte(dev, slave_port, &slave_data);
598                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
599                 slave_data |=
600                         (timings[pio][0] << 2) |
601                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
602         } else {
603                 master_data &= 0xccf8;
604                 /* enable PPE, IE and TIME */
605                 master_data |= 0x0007;
606                 master_data |=
607                         (timings[pio][0] << 12) |
608                         (timings[pio][1] << 8);
609         }
610         pci_write_config_word(dev, master_port, master_data);
611         if (is_slave)
612                 pci_write_config_byte(dev, slave_port, slave_data);
613 }
614
615 /**
616  *      piix_set_dmamode - Initialize host controller PATA PIO timings
617  *      @ap: Port whose timings we are configuring
618  *      @adev: um
619  *      @udma: udma mode, 0 - 6
620  *
621  *      Set UDMA mode for device, in host controller PCI config space.
622  *
623  *      LOCKING:
624  *      None (inherited from caller).
625  */
626
627 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
628 {
629         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
630         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
631         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
632         u8 speed                = udma;
633         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
634         int a_speed             = 3 << (drive_dn * 4);
635         int u_flag              = 1 << drive_dn;
636         int v_flag              = 0x01 << drive_dn;
637         int w_flag              = 0x10 << drive_dn;
638         int u_speed             = 0;
639         int                     sitre;
640         u16                     reg4042, reg4a;
641         u8                      reg48, reg54, reg55;
642
643         pci_read_config_word(dev, maslave, &reg4042);
644         DPRINTK("reg4042 = 0x%04x\n", reg4042);
645         sitre = (reg4042 & 0x4000) ? 1 : 0;
646         pci_read_config_byte(dev, 0x48, &reg48);
647         pci_read_config_word(dev, 0x4a, &reg4a);
648         pci_read_config_byte(dev, 0x54, &reg54);
649         pci_read_config_byte(dev, 0x55, &reg55);
650
651         switch(speed) {
652                 case XFER_UDMA_4:
653                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
654                 case XFER_UDMA_6:
655                 case XFER_UDMA_5:
656                 case XFER_UDMA_3:
657                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
658                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
659                 case XFER_MW_DMA_2:
660                 case XFER_MW_DMA_1:     break;
661                 default:
662                         BUG();
663                         return;
664         }
665
666         if (speed >= XFER_UDMA_0) {
667                 if (!(reg48 & u_flag))
668                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
669                 if (speed == XFER_UDMA_5) {
670                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
671                 } else {
672                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
673                 }
674                 if ((reg4a & a_speed) != u_speed)
675                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
676                 if (speed > XFER_UDMA_2) {
677                         if (!(reg54 & v_flag))
678                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
679                 } else
680                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
681         } else {
682                 if (reg48 & u_flag)
683                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
684                 if (reg4a & a_speed)
685                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
686                 if (reg54 & v_flag)
687                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
688                 if (reg55 & w_flag)
689                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
690         }
691 }
692
693 #define AHCI_PCI_BAR 5
694 #define AHCI_GLOBAL_CTL 0x04
695 #define AHCI_ENABLE (1 << 31)
696 static int piix_disable_ahci(struct pci_dev *pdev)
697 {
698         void __iomem *mmio;
699         u32 tmp;
700         int rc = 0;
701
702         /* BUG: pci_enable_device has not yet been called.  This
703          * works because this device is usually set up by BIOS.
704          */
705
706         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
707             !pci_resource_len(pdev, AHCI_PCI_BAR))
708                 return 0;
709
710         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
711         if (!mmio)
712                 return -ENOMEM;
713
714         tmp = readl(mmio + AHCI_GLOBAL_CTL);
715         if (tmp & AHCI_ENABLE) {
716                 tmp &= ~AHCI_ENABLE;
717                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
718
719                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
720                 if (tmp & AHCI_ENABLE)
721                         rc = -EIO;
722         }
723
724         pci_iounmap(pdev, mmio);
725         return rc;
726 }
727
728 /**
729  *      piix_check_450nx_errata -       Check for problem 450NX setup
730  *      @ata_dev: the PCI device to check
731  *      
732  *      Check for the present of 450NX errata #19 and errata #25. If
733  *      they are found return an error code so we can turn off DMA
734  */
735
736 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
737 {
738         struct pci_dev *pdev = NULL;
739         u16 cfg;
740         u8 rev;
741         int no_piix_dma = 0;
742         
743         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
744         {
745                 /* Look for 450NX PXB. Check for problem configurations
746                    A PCI quirk checks bit 6 already */
747                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
748                 pci_read_config_word(pdev, 0x41, &cfg);
749                 /* Only on the original revision: IDE DMA can hang */
750                 if(rev == 0x00)
751                         no_piix_dma = 1;
752                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
753                 else if(cfg & (1<<14) && rev < 5)
754                         no_piix_dma = 2;
755         }
756         if(no_piix_dma)
757                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
758         if(no_piix_dma == 2)
759                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
760         return no_piix_dma;
761 }               
762
763 static void __devinit piix_init_sata_map(struct pci_dev *pdev,
764                                          struct ata_port_info *pinfo)
765 {
766         struct piix_map_db *map_db = pinfo[0].private_data;
767         const unsigned int *map;
768         int i, invalid_map = 0;
769         u8 map_value;
770
771         pci_read_config_byte(pdev, ICH5_PMR, &map_value);
772
773         map = map_db->map[map_value & map_db->mask];
774
775         dev_printk(KERN_INFO, &pdev->dev, "MAP [");
776         for (i = 0; i < 4; i++) {
777                 switch (map[i]) {
778                 case RV:
779                         invalid_map = 1;
780                         printk(" XX");
781                         break;
782
783                 case NA:
784                         printk(" --");
785                         break;
786
787                 case IDE:
788                         WARN_ON((i & 1) || map[i + 1] != IDE);
789                         pinfo[i / 2] = piix_port_info[ich5_pata];
790                         i++;
791                         printk(" IDE IDE");
792                         break;
793
794                 default:
795                         printk(" P%d", map[i]);
796                         if (i & 1)
797                                 pinfo[i / 2].host_flags |= ATA_FLAG_SLAVE_POSS;
798                         break;
799                 }
800         }
801         printk(" ]\n");
802
803         if (invalid_map)
804                 dev_printk(KERN_ERR, &pdev->dev,
805                            "invalid MAP value %u\n", map_value);
806
807         pinfo[0].private_data = (void *)map;
808         pinfo[1].private_data = (void *)map;
809 }
810
811 /**
812  *      piix_init_one - Register PIIX ATA PCI device with kernel services
813  *      @pdev: PCI device to register
814  *      @ent: Entry in piix_pci_tbl matching with @pdev
815  *
816  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
817  *      and then hand over control to libata, for it to do the rest.
818  *
819  *      LOCKING:
820  *      Inherited from PCI layer (may sleep).
821  *
822  *      RETURNS:
823  *      Zero on success, or -ERRNO value.
824  */
825
826 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
827 {
828         static int printed_version;
829         struct ata_port_info port_info[2];
830         struct ata_port_info *ppinfo[2] = { &port_info[0], &port_info[1] };
831         unsigned long host_flags;
832
833         if (!printed_version++)
834                 dev_printk(KERN_DEBUG, &pdev->dev,
835                            "version " DRV_VERSION "\n");
836
837         /* no hotplugging support (FIXME) */
838         if (!in_module_init)
839                 return -ENODEV;
840
841         port_info[0] = piix_port_info[ent->driver_data];
842         port_info[1] = piix_port_info[ent->driver_data];
843
844         host_flags = port_info[0].host_flags;
845
846         if (host_flags & PIIX_FLAG_AHCI) {
847                 u8 tmp;
848                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
849                 if (tmp == PIIX_AHCI_DEVICE) {
850                         int rc = piix_disable_ahci(pdev);
851                         if (rc)
852                                 return rc;
853                 }
854         }
855
856         /* Initialize SATA map */
857         if (host_flags & ATA_FLAG_SATA)
858                 piix_init_sata_map(pdev, port_info);
859
860         /* On ICH5, some BIOSen disable the interrupt using the
861          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
862          * On ICH6, this bit has the same effect, but only when
863          * MSI is disabled (and it is disabled, as we don't use
864          * message-signalled interrupts currently).
865          */
866         if (host_flags & PIIX_FLAG_CHECKINTR)
867                 pci_intx(pdev, 1);
868
869         if (piix_check_450nx_errata(pdev)) {
870                 /* This writes into the master table but it does not
871                    really matter for this errata as we will apply it to
872                    all the PIIX devices on the board */
873                 port_info[0].mwdma_mask = 0;
874                 port_info[0].udma_mask = 0;
875                 port_info[1].mwdma_mask = 0;
876                 port_info[1].udma_mask = 0;
877         }
878         return ata_pci_init_one(pdev, ppinfo, 2);
879 }
880
881 static int __init piix_init(void)
882 {
883         int rc;
884
885         DPRINTK("pci_module_init\n");
886         rc = pci_module_init(&piix_pci_driver);
887         if (rc)
888                 return rc;
889
890         in_module_init = 0;
891
892         DPRINTK("done\n");
893         return 0;
894 }
895
896 static void __exit piix_exit(void)
897 {
898         pci_unregister_driver(&piix_pci_driver);
899 }
900
901 module_init(piix_init);
902 module_exit(piix_exit);
903