b43: do not stack-allocate pio rx/tx header and tail buffers
[linux-2.6.git] / drivers / net / wireless / b43 / b43.h
1 #ifndef B43_H_
2 #define B43_H_
3
4 #include <linux/kernel.h>
5 #include <linux/spinlock.h>
6 #include <linux/interrupt.h>
7 #include <linux/hw_random.h>
8 #include <linux/ssb/ssb.h>
9 #include <net/mac80211.h>
10
11 #include "debugfs.h"
12 #include "leds.h"
13 #include "rfkill.h"
14 #include "lo.h"
15 #include "phy_common.h"
16
17
18 /* The unique identifier of the firmware that's officially supported by
19  * this driver version. */
20 #define B43_SUPPORTED_FIRMWARE_ID       "FW13"
21
22
23 #ifdef CONFIG_B43_DEBUG
24 # define B43_DEBUG      1
25 #else
26 # define B43_DEBUG      0
27 #endif
28
29 #define B43_RX_MAX_SSI                  60
30
31 /* MMIO offsets */
32 #define B43_MMIO_DMA0_REASON            0x20
33 #define B43_MMIO_DMA0_IRQ_MASK          0x24
34 #define B43_MMIO_DMA1_REASON            0x28
35 #define B43_MMIO_DMA1_IRQ_MASK          0x2C
36 #define B43_MMIO_DMA2_REASON            0x30
37 #define B43_MMIO_DMA2_IRQ_MASK          0x34
38 #define B43_MMIO_DMA3_REASON            0x38
39 #define B43_MMIO_DMA3_IRQ_MASK          0x3C
40 #define B43_MMIO_DMA4_REASON            0x40
41 #define B43_MMIO_DMA4_IRQ_MASK          0x44
42 #define B43_MMIO_DMA5_REASON            0x48
43 #define B43_MMIO_DMA5_IRQ_MASK          0x4C
44 #define B43_MMIO_MACCTL                 0x120   /* MAC control */
45 #define B43_MMIO_MACCMD                 0x124   /* MAC command */
46 #define B43_MMIO_GEN_IRQ_REASON         0x128
47 #define B43_MMIO_GEN_IRQ_MASK           0x12C
48 #define B43_MMIO_RAM_CONTROL            0x130
49 #define B43_MMIO_RAM_DATA               0x134
50 #define B43_MMIO_PS_STATUS              0x140
51 #define B43_MMIO_RADIO_HWENABLED_HI     0x158
52 #define B43_MMIO_SHM_CONTROL            0x160
53 #define B43_MMIO_SHM_DATA               0x164
54 #define B43_MMIO_SHM_DATA_UNALIGNED     0x166
55 #define B43_MMIO_XMITSTAT_0             0x170
56 #define B43_MMIO_XMITSTAT_1             0x174
57 #define B43_MMIO_REV3PLUS_TSF_LOW       0x180   /* core rev >= 3 only */
58 #define B43_MMIO_REV3PLUS_TSF_HIGH      0x184   /* core rev >= 3 only */
59 #define B43_MMIO_TSF_CFP_REP            0x188
60 #define B43_MMIO_TSF_CFP_START          0x18C
61 #define B43_MMIO_TSF_CFP_MAXDUR         0x190
62
63 /* 32-bit DMA */
64 #define B43_MMIO_DMA32_BASE0            0x200
65 #define B43_MMIO_DMA32_BASE1            0x220
66 #define B43_MMIO_DMA32_BASE2            0x240
67 #define B43_MMIO_DMA32_BASE3            0x260
68 #define B43_MMIO_DMA32_BASE4            0x280
69 #define B43_MMIO_DMA32_BASE5            0x2A0
70 /* 64-bit DMA */
71 #define B43_MMIO_DMA64_BASE0            0x200
72 #define B43_MMIO_DMA64_BASE1            0x240
73 #define B43_MMIO_DMA64_BASE2            0x280
74 #define B43_MMIO_DMA64_BASE3            0x2C0
75 #define B43_MMIO_DMA64_BASE4            0x300
76 #define B43_MMIO_DMA64_BASE5            0x340
77
78 /* PIO on core rev < 11 */
79 #define B43_MMIO_PIO_BASE0              0x300
80 #define B43_MMIO_PIO_BASE1              0x310
81 #define B43_MMIO_PIO_BASE2              0x320
82 #define B43_MMIO_PIO_BASE3              0x330
83 #define B43_MMIO_PIO_BASE4              0x340
84 #define B43_MMIO_PIO_BASE5              0x350
85 #define B43_MMIO_PIO_BASE6              0x360
86 #define B43_MMIO_PIO_BASE7              0x370
87 /* PIO on core rev >= 11 */
88 #define B43_MMIO_PIO11_BASE0            0x200
89 #define B43_MMIO_PIO11_BASE1            0x240
90 #define B43_MMIO_PIO11_BASE2            0x280
91 #define B43_MMIO_PIO11_BASE3            0x2C0
92 #define B43_MMIO_PIO11_BASE4            0x300
93 #define B43_MMIO_PIO11_BASE5            0x340
94
95 #define B43_MMIO_PHY_VER                0x3E0
96 #define B43_MMIO_PHY_RADIO              0x3E2
97 #define B43_MMIO_PHY0                   0x3E6
98 #define B43_MMIO_ANTENNA                0x3E8
99 #define B43_MMIO_CHANNEL                0x3F0
100 #define B43_MMIO_CHANNEL_EXT            0x3F4
101 #define B43_MMIO_RADIO_CONTROL          0x3F6
102 #define B43_MMIO_RADIO_DATA_HIGH        0x3F8
103 #define B43_MMIO_RADIO_DATA_LOW         0x3FA
104 #define B43_MMIO_PHY_CONTROL            0x3FC
105 #define B43_MMIO_PHY_DATA               0x3FE
106 #define B43_MMIO_MACFILTER_CONTROL      0x420
107 #define B43_MMIO_MACFILTER_DATA         0x422
108 #define B43_MMIO_RCMTA_COUNT            0x43C
109 #define B43_MMIO_RADIO_HWENABLED_LO     0x49A
110 #define B43_MMIO_GPIO_CONTROL           0x49C
111 #define B43_MMIO_GPIO_MASK              0x49E
112 #define B43_MMIO_TSF_CFP_START_LOW      0x604
113 #define B43_MMIO_TSF_CFP_START_HIGH     0x606
114 #define B43_MMIO_TSF_CFP_PRETBTT        0x612
115 #define B43_MMIO_TSF_0                  0x632   /* core rev < 3 only */
116 #define B43_MMIO_TSF_1                  0x634   /* core rev < 3 only */
117 #define B43_MMIO_TSF_2                  0x636   /* core rev < 3 only */
118 #define B43_MMIO_TSF_3                  0x638   /* core rev < 3 only */
119 #define B43_MMIO_RNG                    0x65A
120 #define B43_MMIO_IFSCTL                 0x688 /* Interframe space control */
121 #define  B43_MMIO_IFSCTL_USE_EDCF       0x0004
122 #define B43_MMIO_POWERUP_DELAY          0x6A8
123 #define B43_MMIO_BTCOEX_CTL             0x6B4 /* Bluetooth Coexistence Control */
124 #define B43_MMIO_BTCOEX_STAT            0x6B6 /* Bluetooth Coexistence Status */
125 #define B43_MMIO_BTCOEX_TXCTL           0x6B8 /* Bluetooth Coexistence Transmit Control */
126
127 /* SPROM boardflags_lo values */
128 #define B43_BFL_BTCOEXIST               0x0001  /* implements Bluetooth coexistance */
129 #define B43_BFL_PACTRL                  0x0002  /* GPIO 9 controlling the PA */
130 #define B43_BFL_AIRLINEMODE             0x0004  /* implements GPIO 13 radio disable indication */
131 #define B43_BFL_RSSI                    0x0008  /* software calculates nrssi slope. */
132 #define B43_BFL_ENETSPI                 0x0010  /* has ephy roboswitch spi */
133 #define B43_BFL_XTAL_NOSLOW             0x0020  /* no slow clock available */
134 #define B43_BFL_CCKHIPWR                0x0040  /* can do high power CCK transmission */
135 #define B43_BFL_ENETADM                 0x0080  /* has ADMtek switch */
136 #define B43_BFL_ENETVLAN                0x0100  /* can do vlan */
137 #define B43_BFL_AFTERBURNER             0x0200  /* supports Afterburner mode */
138 #define B43_BFL_NOPCI                   0x0400  /* leaves PCI floating */
139 #define B43_BFL_FEM                     0x0800  /* supports the Front End Module */
140 #define B43_BFL_EXTLNA                  0x1000  /* has an external LNA */
141 #define B43_BFL_HGPA                    0x2000  /* had high gain PA */
142 #define B43_BFL_BTCMOD                  0x4000  /* BFL_BTCOEXIST is given in alternate GPIOs */
143 #define B43_BFL_ALTIQ                   0x8000  /* alternate I/Q settings */
144
145 /* SPROM boardflags_hi values */
146 #define B43_BFH_NOPA                    0x0001  /* has no PA */
147 #define B43_BFH_RSSIINV                 0x0002  /* RSSI uses positive slope (not TSSI) */
148 #define B43_BFH_PAREF                   0x0004  /* uses the PARef LDO */
149 #define B43_BFH_3TSWITCH                0x0008  /* uses a triple throw switch shared
150                                                  * with bluetooth */
151 #define B43_BFH_PHASESHIFT              0x0010  /* can support phase shifter */
152 #define B43_BFH_BUCKBOOST               0x0020  /* has buck/booster */
153 #define B43_BFH_FEM_BT                  0x0040  /* has FEM and switch to share antenna
154                                                  * with bluetooth */
155
156 /* GPIO register offset, in both ChipCommon and PCI core. */
157 #define B43_GPIO_CONTROL                0x6c
158
159 /* SHM Routing */
160 enum {
161         B43_SHM_UCODE,          /* Microcode memory */
162         B43_SHM_SHARED,         /* Shared memory */
163         B43_SHM_SCRATCH,        /* Scratch memory */
164         B43_SHM_HW,             /* Internal hardware register */
165         B43_SHM_RCMTA,          /* Receive match transmitter address (rev >= 5 only) */
166 };
167 /* SHM Routing modifiers */
168 #define B43_SHM_AUTOINC_R               0x0200  /* Auto-increment address on read */
169 #define B43_SHM_AUTOINC_W               0x0100  /* Auto-increment address on write */
170 #define B43_SHM_AUTOINC_RW              (B43_SHM_AUTOINC_R | \
171                                          B43_SHM_AUTOINC_W)
172
173 /* Misc SHM_SHARED offsets */
174 #define B43_SHM_SH_WLCOREREV            0x0016  /* 802.11 core revision */
175 #define B43_SHM_SH_PCTLWDPOS            0x0008
176 #define B43_SHM_SH_RXPADOFF             0x0034  /* RX Padding data offset (PIO only) */
177 #define B43_SHM_SH_FWCAPA               0x0042  /* Firmware capabilities (Opensource firmware only) */
178 #define B43_SHM_SH_PHYVER               0x0050  /* PHY version */
179 #define B43_SHM_SH_PHYTYPE              0x0052  /* PHY type */
180 #define B43_SHM_SH_ANTSWAP              0x005C  /* Antenna swap threshold */
181 #define B43_SHM_SH_HOSTFLO              0x005E  /* Hostflags for ucode options (low) */
182 #define B43_SHM_SH_HOSTFMI              0x0060  /* Hostflags for ucode options (middle) */
183 #define B43_SHM_SH_HOSTFHI              0x0062  /* Hostflags for ucode options (high) */
184 #define B43_SHM_SH_RFATT                0x0064  /* Current radio attenuation value */
185 #define B43_SHM_SH_RADAR                0x0066  /* Radar register */
186 #define B43_SHM_SH_PHYTXNOI             0x006E  /* PHY noise directly after TX (lower 8bit only) */
187 #define B43_SHM_SH_RFRXSP1              0x0072  /* RF RX SP Register 1 */
188 #define B43_SHM_SH_CHAN                 0x00A0  /* Current channel (low 8bit only) */
189 #define  B43_SHM_SH_CHAN_5GHZ           0x0100  /* Bit set, if 5Ghz channel */
190 #define B43_SHM_SH_BCMCFIFOID           0x0108  /* Last posted cookie to the bcast/mcast FIFO */
191 /* TSSI information */
192 #define B43_SHM_SH_TSSI_CCK             0x0058  /* TSSI for last 4 CCK frames (32bit) */
193 #define B43_SHM_SH_TSSI_OFDM_A          0x0068  /* TSSI for last 4 OFDM frames (32bit) */
194 #define B43_SHM_SH_TSSI_OFDM_G          0x0070  /* TSSI for last 4 OFDM frames (32bit) */
195 #define  B43_TSSI_MAX                   0x7F    /* Max value for one TSSI value */
196 /* SHM_SHARED TX FIFO variables */
197 #define B43_SHM_SH_SIZE01               0x0098  /* TX FIFO size for FIFO 0 (low) and 1 (high) */
198 #define B43_SHM_SH_SIZE23               0x009A  /* TX FIFO size for FIFO 2 and 3 */
199 #define B43_SHM_SH_SIZE45               0x009C  /* TX FIFO size for FIFO 4 and 5 */
200 #define B43_SHM_SH_SIZE67               0x009E  /* TX FIFO size for FIFO 6 and 7 */
201 /* SHM_SHARED background noise */
202 #define B43_SHM_SH_JSSI0                0x0088  /* Measure JSSI 0 */
203 #define B43_SHM_SH_JSSI1                0x008A  /* Measure JSSI 1 */
204 #define B43_SHM_SH_JSSIAUX              0x008C  /* Measure JSSI AUX */
205 /* SHM_SHARED crypto engine */
206 #define B43_SHM_SH_DEFAULTIV            0x003C  /* Default IV location */
207 #define B43_SHM_SH_NRRXTRANS            0x003E  /* # of soft RX transmitter addresses (max 8) */
208 #define B43_SHM_SH_KTP                  0x0056  /* Key table pointer */
209 #define B43_SHM_SH_TKIPTSCTTAK          0x0318
210 #define B43_SHM_SH_KEYIDXBLOCK          0x05D4  /* Key index/algorithm block (v4 firmware) */
211 #define B43_SHM_SH_PSM                  0x05F4  /* PSM transmitter address match block (rev < 5) */
212 /* SHM_SHARED WME variables */
213 #define B43_SHM_SH_EDCFSTAT             0x000E  /* EDCF status */
214 #define B43_SHM_SH_TXFCUR               0x0030  /* TXF current index */
215 #define B43_SHM_SH_EDCFQ                0x0240  /* EDCF Q info */
216 /* SHM_SHARED powersave mode related */
217 #define B43_SHM_SH_SLOTT                0x0010  /* Slot time */
218 #define B43_SHM_SH_DTIMPER              0x0012  /* DTIM period */
219 #define B43_SHM_SH_NOSLPZNATDTIM        0x004C  /* NOSLPZNAT DTIM */
220 /* SHM_SHARED beacon/AP variables */
221 #define B43_SHM_SH_BTL0                 0x0018  /* Beacon template length 0 */
222 #define B43_SHM_SH_BTL1                 0x001A  /* Beacon template length 1 */
223 #define B43_SHM_SH_BTSFOFF              0x001C  /* Beacon TSF offset */
224 #define B43_SHM_SH_TIMBPOS              0x001E  /* TIM B position in beacon */
225 #define B43_SHM_SH_DTIMP                0x0012  /* DTIP period */
226 #define B43_SHM_SH_MCASTCOOKIE          0x00A8  /* Last bcast/mcast frame ID */
227 #define B43_SHM_SH_SFFBLIM              0x0044  /* Short frame fallback retry limit */
228 #define B43_SHM_SH_LFFBLIM              0x0046  /* Long frame fallback retry limit */
229 #define B43_SHM_SH_BEACPHYCTL           0x0054  /* Beacon PHY TX control word (see PHY TX control) */
230 #define B43_SHM_SH_EXTNPHYCTL           0x00B0  /* Extended bytes for beacon PHY control (N) */
231 /* SHM_SHARED ACK/CTS control */
232 #define B43_SHM_SH_ACKCTSPHYCTL         0x0022  /* ACK/CTS PHY control word (see PHY TX control) */
233 /* SHM_SHARED probe response variables */
234 #define B43_SHM_SH_PRSSID               0x0160  /* Probe Response SSID */
235 #define B43_SHM_SH_PRSSIDLEN            0x0048  /* Probe Response SSID length */
236 #define B43_SHM_SH_PRTLEN               0x004A  /* Probe Response template length */
237 #define B43_SHM_SH_PRMAXTIME            0x0074  /* Probe Response max time */
238 #define B43_SHM_SH_PRPHYCTL             0x0188  /* Probe Response PHY TX control word */
239 /* SHM_SHARED rate tables */
240 #define B43_SHM_SH_OFDMDIRECT           0x01C0  /* Pointer to OFDM direct map */
241 #define B43_SHM_SH_OFDMBASIC            0x01E0  /* Pointer to OFDM basic rate map */
242 #define B43_SHM_SH_CCKDIRECT            0x0200  /* Pointer to CCK direct map */
243 #define B43_SHM_SH_CCKBASIC             0x0220  /* Pointer to CCK basic rate map */
244 /* SHM_SHARED microcode soft registers */
245 #define B43_SHM_SH_UCODEREV             0x0000  /* Microcode revision */
246 #define B43_SHM_SH_UCODEPATCH           0x0002  /* Microcode patchlevel */
247 #define B43_SHM_SH_UCODEDATE            0x0004  /* Microcode date */
248 #define B43_SHM_SH_UCODETIME            0x0006  /* Microcode time */
249 #define B43_SHM_SH_UCODESTAT            0x0040  /* Microcode debug status code */
250 #define  B43_SHM_SH_UCODESTAT_INVALID   0
251 #define  B43_SHM_SH_UCODESTAT_INIT      1
252 #define  B43_SHM_SH_UCODESTAT_ACTIVE    2
253 #define  B43_SHM_SH_UCODESTAT_SUSP      3       /* suspended */
254 #define  B43_SHM_SH_UCODESTAT_SLEEP     4       /* asleep (PS) */
255 #define B43_SHM_SH_MAXBFRAMES           0x0080  /* Maximum number of frames in a burst */
256 #define B43_SHM_SH_SPUWKUP              0x0094  /* pre-wakeup for synth PU in us */
257 #define B43_SHM_SH_PRETBTT              0x0096  /* pre-TBTT in us */
258
259 /* SHM_SCRATCH offsets */
260 #define B43_SHM_SC_MINCONT              0x0003  /* Minimum contention window */
261 #define B43_SHM_SC_MAXCONT              0x0004  /* Maximum contention window */
262 #define B43_SHM_SC_CURCONT              0x0005  /* Current contention window */
263 #define B43_SHM_SC_SRLIMIT              0x0006  /* Short retry count limit */
264 #define B43_SHM_SC_LRLIMIT              0x0007  /* Long retry count limit */
265 #define B43_SHM_SC_DTIMC                0x0008  /* Current DTIM count */
266 #define B43_SHM_SC_BTL0LEN              0x0015  /* Beacon 0 template length */
267 #define B43_SHM_SC_BTL1LEN              0x0016  /* Beacon 1 template length */
268 #define B43_SHM_SC_SCFB                 0x0017  /* Short frame transmit count threshold for rate fallback */
269 #define B43_SHM_SC_LCFB                 0x0018  /* Long frame transmit count threshold for rate fallback */
270
271 /* Hardware Radio Enable masks */
272 #define B43_MMIO_RADIO_HWENABLED_HI_MASK (1 << 16)
273 #define B43_MMIO_RADIO_HWENABLED_LO_MASK (1 << 4)
274
275 /* HostFlags. See b43_hf_read/write() */
276 #define B43_HF_ANTDIVHELP       0x000000000001ULL /* ucode antenna div helper */
277 #define B43_HF_SYMW             0x000000000002ULL /* G-PHY SYM workaround */
278 #define B43_HF_RXPULLW          0x000000000004ULL /* RX pullup workaround */
279 #define B43_HF_CCKBOOST         0x000000000008ULL /* 4dB CCK power boost (exclusive with OFDM boost) */
280 #define B43_HF_BTCOEX           0x000000000010ULL /* Bluetooth coexistance */
281 #define B43_HF_GDCW             0x000000000020ULL /* G-PHY DC canceller filter bw workaround */
282 #define B43_HF_OFDMPABOOST      0x000000000040ULL /* Enable PA gain boost for OFDM */
283 #define B43_HF_ACPR             0x000000000080ULL /* Disable for Japan, channel 14 */
284 #define B43_HF_EDCF             0x000000000100ULL /* on if WME and MAC suspended */
285 #define B43_HF_TSSIRPSMW        0x000000000200ULL /* TSSI reset PSM ucode workaround */
286 #define B43_HF_20IN40IQW        0x000000000200ULL /* 20 in 40 MHz I/Q workaround (rev >= 13 only) */
287 #define B43_HF_DSCRQ            0x000000000400ULL /* Disable slow clock request in ucode */
288 #define B43_HF_ACIW             0x000000000800ULL /* ACI workaround: shift bits by 2 on PHY CRS */
289 #define B43_HF_2060W            0x000000001000ULL /* 2060 radio workaround */
290 #define B43_HF_RADARW           0x000000002000ULL /* Radar workaround */
291 #define B43_HF_USEDEFKEYS       0x000000004000ULL /* Enable use of default keys */
292 #define B43_HF_AFTERBURNER      0x000000008000ULL /* Afterburner enabled */
293 #define B43_HF_BT4PRIOCOEX      0x000000010000ULL /* Bluetooth 4-priority coexistance */
294 #define B43_HF_FWKUP            0x000000020000ULL /* Fast wake-up ucode */
295 #define B43_HF_VCORECALC        0x000000040000ULL /* Force VCO recalculation when powering up synthpu */
296 #define B43_HF_PCISCW           0x000000080000ULL /* PCI slow clock workaround */
297 #define B43_HF_4318TSSI         0x000000200000ULL /* 4318 TSSI */
298 #define B43_HF_FBCMCFIFO        0x000000400000ULL /* Flush bcast/mcast FIFO immediately */
299 #define B43_HF_HWPCTL           0x000000800000ULL /* Enable hardwarre power control */
300 #define B43_HF_BTCOEXALT        0x000001000000ULL /* Bluetooth coexistance in alternate pins */
301 #define B43_HF_TXBTCHECK        0x000002000000ULL /* Bluetooth check during transmission */
302 #define B43_HF_SKCFPUP          0x000004000000ULL /* Skip CFP update */
303 #define B43_HF_N40W             0x000008000000ULL /* N PHY 40 MHz workaround (rev >= 13 only) */
304 #define B43_HF_ANTSEL           0x000020000000ULL /* Antenna selection (for testing antenna div.) */
305 #define B43_HF_BT3COEXT         0x000020000000ULL /* Bluetooth 3-wire coexistence (rev >= 13 only) */
306 #define B43_HF_BTCANT           0x000040000000ULL /* Bluetooth coexistence (antenna mode) (rev >= 13 only) */
307 #define B43_HF_ANTSELEN         0x000100000000ULL /* Antenna selection enabled (rev >= 13 only) */
308 #define B43_HF_ANTSELMODE       0x000200000000ULL /* Antenna selection mode (rev >= 13 only) */
309 #define B43_HF_MLADVW           0x001000000000ULL /* N PHY ML ADV workaround (rev >= 13 only) */
310 #define B43_HF_PR45960W         0x080000000000ULL /* PR 45960 workaround (rev >= 13 only) */
311
312 /* Firmware capabilities field in SHM (Opensource firmware only) */
313 #define B43_FWCAPA_HWCRYPTO     0x0001
314 #define B43_FWCAPA_QOS          0x0002
315
316 /* MacFilter offsets. */
317 #define B43_MACFILTER_SELF              0x0000
318 #define B43_MACFILTER_BSSID             0x0003
319
320 /* PowerControl */
321 #define B43_PCTL_IN                     0xB0
322 #define B43_PCTL_OUT                    0xB4
323 #define B43_PCTL_OUTENABLE              0xB8
324 #define B43_PCTL_XTAL_POWERUP           0x40
325 #define B43_PCTL_PLL_POWERDOWN          0x80
326
327 /* PowerControl Clock Modes */
328 #define B43_PCTL_CLK_FAST               0x00
329 #define B43_PCTL_CLK_SLOW               0x01
330 #define B43_PCTL_CLK_DYNAMIC            0x02
331
332 #define B43_PCTL_FORCE_SLOW             0x0800
333 #define B43_PCTL_FORCE_PLL              0x1000
334 #define B43_PCTL_DYN_XTAL               0x2000
335
336 /* PHYVersioning */
337 #define B43_PHYTYPE_A                   0x00
338 #define B43_PHYTYPE_B                   0x01
339 #define B43_PHYTYPE_G                   0x02
340 #define B43_PHYTYPE_N                   0x04
341 #define B43_PHYTYPE_LP                  0x05
342
343 /* PHYRegisters */
344 #define B43_PHY_ILT_A_CTRL              0x0072
345 #define B43_PHY_ILT_A_DATA1             0x0073
346 #define B43_PHY_ILT_A_DATA2             0x0074
347 #define B43_PHY_G_LO_CONTROL            0x0810
348 #define B43_PHY_ILT_G_CTRL              0x0472
349 #define B43_PHY_ILT_G_DATA1             0x0473
350 #define B43_PHY_ILT_G_DATA2             0x0474
351 #define B43_PHY_A_PCTL                  0x007B
352 #define B43_PHY_G_PCTL                  0x0029
353 #define B43_PHY_A_CRS                   0x0029
354 #define B43_PHY_RADIO_BITFIELD          0x0401
355 #define B43_PHY_G_CRS                   0x0429
356 #define B43_PHY_NRSSILT_CTRL            0x0803
357 #define B43_PHY_NRSSILT_DATA            0x0804
358
359 /* RadioRegisters */
360 #define B43_RADIOCTL_ID                 0x01
361
362 /* MAC Control bitfield */
363 #define B43_MACCTL_ENABLED              0x00000001      /* MAC Enabled */
364 #define B43_MACCTL_PSM_RUN              0x00000002      /* Run Microcode */
365 #define B43_MACCTL_PSM_JMP0             0x00000004      /* Microcode jump to 0 */
366 #define B43_MACCTL_SHM_ENABLED          0x00000100      /* SHM Enabled */
367 #define B43_MACCTL_SHM_UPPER            0x00000200      /* SHM Upper */
368 #define B43_MACCTL_IHR_ENABLED          0x00000400      /* IHR Region Enabled */
369 #define B43_MACCTL_PSM_DBG              0x00002000      /* Microcode debugging enabled */
370 #define B43_MACCTL_GPOUTSMSK            0x0000C000      /* GPOUT Select Mask */
371 #define B43_MACCTL_BE                   0x00010000      /* Big Endian mode */
372 #define B43_MACCTL_INFRA                0x00020000      /* Infrastructure mode */
373 #define B43_MACCTL_AP                   0x00040000      /* AccessPoint mode */
374 #define B43_MACCTL_RADIOLOCK            0x00080000      /* Radio lock */
375 #define B43_MACCTL_BEACPROMISC          0x00100000      /* Beacon Promiscuous */
376 #define B43_MACCTL_KEEP_BADPLCP         0x00200000      /* Keep frames with bad PLCP */
377 #define B43_MACCTL_KEEP_CTL             0x00400000      /* Keep control frames */
378 #define B43_MACCTL_KEEP_BAD             0x00800000      /* Keep bad frames (FCS) */
379 #define B43_MACCTL_PROMISC              0x01000000      /* Promiscuous mode */
380 #define B43_MACCTL_HWPS                 0x02000000      /* Hardware Power Saving */
381 #define B43_MACCTL_AWAKE                0x04000000      /* Device is awake */
382 #define B43_MACCTL_CLOSEDNET            0x08000000      /* Closed net (no SSID bcast) */
383 #define B43_MACCTL_TBTTHOLD             0x10000000      /* TBTT Hold */
384 #define B43_MACCTL_DISCTXSTAT           0x20000000      /* Discard TX status */
385 #define B43_MACCTL_DISCPMQ              0x40000000      /* Discard Power Management Queue */
386 #define B43_MACCTL_GMODE                0x80000000      /* G Mode */
387
388 /* MAC Command bitfield */
389 #define B43_MACCMD_BEACON0_VALID        0x00000001      /* Beacon 0 in template RAM is busy/valid */
390 #define B43_MACCMD_BEACON1_VALID        0x00000002      /* Beacon 1 in template RAM is busy/valid */
391 #define B43_MACCMD_DFQ_VALID            0x00000004      /* Directed frame queue valid (IBSS PS mode, ATIM) */
392 #define B43_MACCMD_CCA                  0x00000008      /* Clear channel assessment */
393 #define B43_MACCMD_BGNOISE              0x00000010      /* Background noise */
394
395 /* 802.11 core specific TM State Low (SSB_TMSLOW) flags */
396 #define B43_TMSLOW_GMODE                0x20000000      /* G Mode Enable */
397 #define B43_TMSLOW_PHYCLKSPEED          0x00C00000      /* PHY clock speed mask (N-PHY only) */
398 #define  B43_TMSLOW_PHYCLKSPEED_40MHZ   0x00000000      /* 40 MHz PHY */
399 #define  B43_TMSLOW_PHYCLKSPEED_80MHZ   0x00400000      /* 80 MHz PHY */
400 #define  B43_TMSLOW_PHYCLKSPEED_160MHZ  0x00800000      /* 160 MHz PHY */
401 #define B43_TMSLOW_PLLREFSEL            0x00200000      /* PLL Frequency Reference Select (rev >= 5) */
402 #define B43_TMSLOW_MACPHYCLKEN          0x00100000      /* MAC PHY Clock Control Enable (rev >= 5) */
403 #define B43_TMSLOW_PHYRESET             0x00080000      /* PHY Reset */
404 #define B43_TMSLOW_PHYCLKEN             0x00040000      /* PHY Clock Enable */
405
406 /* 802.11 core specific TM State High (SSB_TMSHIGH) flags */
407 #define B43_TMSHIGH_DUALBAND_PHY        0x00080000      /* Dualband PHY available */
408 #define B43_TMSHIGH_FCLOCK              0x00040000      /* Fast Clock Available (rev >= 5) */
409 #define B43_TMSHIGH_HAVE_5GHZ_PHY       0x00020000      /* 5 GHz PHY available (rev >= 5) */
410 #define B43_TMSHIGH_HAVE_2GHZ_PHY       0x00010000      /* 2.4 GHz PHY available (rev >= 5) */
411
412 /* Generic-Interrupt reasons. */
413 #define B43_IRQ_MAC_SUSPENDED           0x00000001
414 #define B43_IRQ_BEACON                  0x00000002
415 #define B43_IRQ_TBTT_INDI               0x00000004
416 #define B43_IRQ_BEACON_TX_OK            0x00000008
417 #define B43_IRQ_BEACON_CANCEL           0x00000010
418 #define B43_IRQ_ATIM_END                0x00000020
419 #define B43_IRQ_PMQ                     0x00000040
420 #define B43_IRQ_PIO_WORKAROUND          0x00000100
421 #define B43_IRQ_MAC_TXERR               0x00000200
422 #define B43_IRQ_PHY_TXERR               0x00000800
423 #define B43_IRQ_PMEVENT                 0x00001000
424 #define B43_IRQ_TIMER0                  0x00002000
425 #define B43_IRQ_TIMER1                  0x00004000
426 #define B43_IRQ_DMA                     0x00008000
427 #define B43_IRQ_TXFIFO_FLUSH_OK         0x00010000
428 #define B43_IRQ_CCA_MEASURE_OK          0x00020000
429 #define B43_IRQ_NOISESAMPLE_OK          0x00040000
430 #define B43_IRQ_UCODE_DEBUG             0x08000000
431 #define B43_IRQ_RFKILL                  0x10000000
432 #define B43_IRQ_TX_OK                   0x20000000
433 #define B43_IRQ_PHY_G_CHANGED           0x40000000
434 #define B43_IRQ_TIMEOUT                 0x80000000
435
436 #define B43_IRQ_ALL                     0xFFFFFFFF
437 #define B43_IRQ_MASKTEMPLATE            (B43_IRQ_TBTT_INDI | \
438                                          B43_IRQ_ATIM_END | \
439                                          B43_IRQ_PMQ | \
440                                          B43_IRQ_MAC_TXERR | \
441                                          B43_IRQ_PHY_TXERR | \
442                                          B43_IRQ_DMA | \
443                                          B43_IRQ_TXFIFO_FLUSH_OK | \
444                                          B43_IRQ_NOISESAMPLE_OK | \
445                                          B43_IRQ_UCODE_DEBUG | \
446                                          B43_IRQ_RFKILL | \
447                                          B43_IRQ_TX_OK)
448
449 /* The firmware register to fetch the debug-IRQ reason from. */
450 #define B43_DEBUGIRQ_REASON_REG         63
451 /* Debug-IRQ reasons. */
452 #define B43_DEBUGIRQ_PANIC              0       /* The firmware panic'ed */
453 #define B43_DEBUGIRQ_DUMP_SHM           1       /* Dump shared SHM */
454 #define B43_DEBUGIRQ_DUMP_REGS          2       /* Dump the microcode registers */
455 #define B43_DEBUGIRQ_MARKER             3       /* A "marker" was thrown by the firmware. */
456 #define B43_DEBUGIRQ_ACK                0xFFFF  /* The host writes that to ACK the IRQ */
457
458 /* The firmware register that contains the "marker" line. */
459 #define B43_MARKER_ID_REG               2
460 #define B43_MARKER_LINE_REG             3
461
462 /* The firmware register to fetch the panic reason from. */
463 #define B43_FWPANIC_REASON_REG          3
464 /* Firmware panic reason codes */
465 #define B43_FWPANIC_DIE                 0 /* Firmware died. Don't auto-restart it. */
466 #define B43_FWPANIC_RESTART             1 /* Firmware died. Schedule a controller reset. */
467
468 /* The firmware register that contains the watchdog counter. */
469 #define B43_WATCHDOG_REG                1
470
471 /* Device specific rate values.
472  * The actual values defined here are (rate_in_mbps * 2).
473  * Some code depends on this. Don't change it. */
474 #define B43_CCK_RATE_1MB                0x02
475 #define B43_CCK_RATE_2MB                0x04
476 #define B43_CCK_RATE_5MB                0x0B
477 #define B43_CCK_RATE_11MB               0x16
478 #define B43_OFDM_RATE_6MB               0x0C
479 #define B43_OFDM_RATE_9MB               0x12
480 #define B43_OFDM_RATE_12MB              0x18
481 #define B43_OFDM_RATE_18MB              0x24
482 #define B43_OFDM_RATE_24MB              0x30
483 #define B43_OFDM_RATE_36MB              0x48
484 #define B43_OFDM_RATE_48MB              0x60
485 #define B43_OFDM_RATE_54MB              0x6C
486 /* Convert a b43 rate value to a rate in 100kbps */
487 #define B43_RATE_TO_BASE100KBPS(rate)   (((rate) * 10) / 2)
488
489 #define B43_DEFAULT_SHORT_RETRY_LIMIT   7
490 #define B43_DEFAULT_LONG_RETRY_LIMIT    4
491
492 #define B43_PHY_TX_BADNESS_LIMIT        1000
493
494 /* Max size of a security key */
495 #define B43_SEC_KEYSIZE                 16
496 /* Max number of group keys */
497 #define B43_NR_GROUP_KEYS               4
498 /* Max number of pairwise keys */
499 #define B43_NR_PAIRWISE_KEYS            50
500 /* Security algorithms. */
501 enum {
502         B43_SEC_ALGO_NONE = 0,  /* unencrypted, as of TX header. */
503         B43_SEC_ALGO_WEP40,
504         B43_SEC_ALGO_TKIP,
505         B43_SEC_ALGO_AES,
506         B43_SEC_ALGO_WEP104,
507         B43_SEC_ALGO_AES_LEGACY,
508 };
509
510 struct b43_dmaring;
511
512 /* The firmware file header */
513 #define B43_FW_TYPE_UCODE       'u'
514 #define B43_FW_TYPE_PCM         'p'
515 #define B43_FW_TYPE_IV          'i'
516 struct b43_fw_header {
517         /* File type */
518         u8 type;
519         /* File format version */
520         u8 ver;
521         u8 __padding[2];
522         /* Size of the data. For ucode and PCM this is in bytes.
523          * For IV this is number-of-ivs. */
524         __be32 size;
525 } __attribute__((__packed__));
526
527 /* Initial Value file format */
528 #define B43_IV_OFFSET_MASK      0x7FFF
529 #define B43_IV_32BIT            0x8000
530 struct b43_iv {
531         __be16 offset_size;
532         union {
533                 __be16 d16;
534                 __be32 d32;
535         } data __attribute__((__packed__));
536 } __attribute__((__packed__));
537
538
539 /* Data structures for DMA transmission, per 80211 core. */
540 struct b43_dma {
541         struct b43_dmaring *tx_ring_AC_BK; /* Background */
542         struct b43_dmaring *tx_ring_AC_BE; /* Best Effort */
543         struct b43_dmaring *tx_ring_AC_VI; /* Video */
544         struct b43_dmaring *tx_ring_AC_VO; /* Voice */
545         struct b43_dmaring *tx_ring_mcast; /* Multicast */
546
547         struct b43_dmaring *rx_ring;
548 };
549
550 struct b43_pio_txqueue;
551 struct b43_pio_rxqueue;
552
553 /* Data structures for PIO transmission, per 80211 core. */
554 struct b43_pio {
555         struct b43_pio_txqueue *tx_queue_AC_BK; /* Background */
556         struct b43_pio_txqueue *tx_queue_AC_BE; /* Best Effort */
557         struct b43_pio_txqueue *tx_queue_AC_VI; /* Video */
558         struct b43_pio_txqueue *tx_queue_AC_VO; /* Voice */
559         struct b43_pio_txqueue *tx_queue_mcast; /* Multicast */
560
561         struct b43_pio_rxqueue *rx_queue;
562 };
563
564 /* Context information for a noise calculation (Link Quality). */
565 struct b43_noise_calculation {
566         bool calculation_running;
567         u8 nr_samples;
568         s8 samples[8][4];
569 };
570
571 struct b43_stats {
572         u8 link_noise;
573 };
574
575 struct b43_key {
576         /* If keyconf is NULL, this key is disabled.
577          * keyconf is a cookie. Don't derefenrence it outside of the set_key
578          * path, because b43 doesn't own it. */
579         struct ieee80211_key_conf *keyconf;
580         u8 algorithm;
581 };
582
583 /* SHM offsets to the QOS data structures for the 4 different queues. */
584 #define B43_QOS_PARAMS(queue)   (B43_SHM_SH_EDCFQ + \
585                                  (B43_NR_QOSPARAMS * sizeof(u16) * (queue)))
586 #define B43_QOS_BACKGROUND      B43_QOS_PARAMS(0)
587 #define B43_QOS_BESTEFFORT      B43_QOS_PARAMS(1)
588 #define B43_QOS_VIDEO           B43_QOS_PARAMS(2)
589 #define B43_QOS_VOICE           B43_QOS_PARAMS(3)
590
591 /* QOS parameter hardware data structure offsets. */
592 #define B43_NR_QOSPARAMS        16
593 enum {
594         B43_QOSPARAM_TXOP = 0,
595         B43_QOSPARAM_CWMIN,
596         B43_QOSPARAM_CWMAX,
597         B43_QOSPARAM_CWCUR,
598         B43_QOSPARAM_AIFS,
599         B43_QOSPARAM_BSLOTS,
600         B43_QOSPARAM_REGGAP,
601         B43_QOSPARAM_STATUS,
602 };
603
604 /* QOS parameters for a queue. */
605 struct b43_qos_params {
606         /* The QOS parameters */
607         struct ieee80211_tx_queue_params p;
608 };
609
610 struct b43_wl;
611
612 /* The type of the firmware file. */
613 enum b43_firmware_file_type {
614         B43_FWTYPE_PROPRIETARY,
615         B43_FWTYPE_OPENSOURCE,
616         B43_NR_FWTYPES,
617 };
618
619 /* Context data for fetching firmware. */
620 struct b43_request_fw_context {
621         /* The device we are requesting the fw for. */
622         struct b43_wldev *dev;
623         /* The type of firmware to request. */
624         enum b43_firmware_file_type req_type;
625         /* Error messages for each firmware type. */
626         char errors[B43_NR_FWTYPES][128];
627         /* Temporary buffer for storing the firmware name. */
628         char fwname[64];
629         /* A fatal error occured while requesting. Firmware reqest
630          * can not continue, as any other reqest will also fail. */
631         int fatal_failure;
632 };
633
634 /* In-memory representation of a cached microcode file. */
635 struct b43_firmware_file {
636         const char *filename;
637         const struct firmware *data;
638         /* Type of the firmware file name. Note that this does only indicate
639          * the type by the firmware name. NOT the file contents.
640          * If you want to check for proprietary vs opensource, use (struct b43_firmware)->opensource
641          * instead! The (struct b43_firmware)->opensource flag is derived from the actual firmware
642          * binary code, not just the filename.
643          */
644         enum b43_firmware_file_type type;
645 };
646
647 /* Pointers to the firmware data and meta information about it. */
648 struct b43_firmware {
649         /* Microcode */
650         struct b43_firmware_file ucode;
651         /* PCM code */
652         struct b43_firmware_file pcm;
653         /* Initial MMIO values for the firmware */
654         struct b43_firmware_file initvals;
655         /* Initial MMIO values for the firmware, band-specific */
656         struct b43_firmware_file initvals_band;
657
658         /* Firmware revision */
659         u16 rev;
660         /* Firmware patchlevel */
661         u16 patch;
662
663         /* Set to true, if we are using an opensource firmware.
664          * Use this to check for proprietary vs opensource. */
665         bool opensource;
666         /* Set to true, if the core needs a PCM firmware, but
667          * we failed to load one. This is always false for
668          * core rev > 10, as these don't need PCM firmware. */
669         bool pcm_request_failed;
670 };
671
672 /* Device (802.11 core) initialization status. */
673 enum {
674         B43_STAT_UNINIT = 0,    /* Uninitialized. */
675         B43_STAT_INITIALIZED = 1,       /* Initialized, but not started, yet. */
676         B43_STAT_STARTED = 2,   /* Up and running. */
677 };
678 #define b43_status(wldev)               atomic_read(&(wldev)->__init_status)
679 #define b43_set_status(wldev, stat)     do {                    \
680                 atomic_set(&(wldev)->__init_status, (stat));    \
681                 smp_wmb();                                      \
682                                         } while (0)
683
684 /* Data structure for one wireless device (802.11 core) */
685 struct b43_wldev {
686         struct ssb_device *dev;
687         struct b43_wl *wl;
688
689         /* The device initialization status.
690          * Use b43_status() to query. */
691         atomic_t __init_status;
692
693         bool bad_frames_preempt;        /* Use "Bad Frames Preemption" (default off) */
694         bool dfq_valid;         /* Directed frame queue valid (IBSS PS mode, ATIM) */
695         bool radio_hw_enable;   /* saved state of radio hardware enabled state */
696         bool qos_enabled;               /* TRUE, if QoS is used. */
697         bool hwcrypto_enabled;          /* TRUE, if HW crypto acceleration is enabled. */
698
699         /* PHY/Radio device. */
700         struct b43_phy phy;
701
702         union {
703                 /* DMA engines. */
704                 struct b43_dma dma;
705                 /* PIO engines. */
706                 struct b43_pio pio;
707         };
708         /* Use b43_using_pio_transfers() to check whether we are using
709          * DMA or PIO data transfers. */
710         bool __using_pio_transfers;
711
712         /* Various statistics about the physical device. */
713         struct b43_stats stats;
714
715         /* Reason code of the last interrupt. */
716         u32 irq_reason;
717         u32 dma_reason[6];
718         /* The currently active generic-interrupt mask. */
719         u32 irq_mask;
720
721         /* Link Quality calculation context. */
722         struct b43_noise_calculation noisecalc;
723         /* if > 0 MAC is suspended. if == 0 MAC is enabled. */
724         int mac_suspended;
725
726         /* Periodic tasks */
727         struct delayed_work periodic_work;
728         unsigned int periodic_state;
729
730         struct work_struct restart_work;
731
732         /* encryption/decryption */
733         u16 ktp;                /* Key table pointer */
734         struct b43_key key[B43_NR_GROUP_KEYS * 2 + B43_NR_PAIRWISE_KEYS];
735
736         /* Firmware data */
737         struct b43_firmware fw;
738
739         /* Devicelist in struct b43_wl (all 802.11 cores) */
740         struct list_head list;
741
742         /* Debugging stuff follows. */
743 #ifdef CONFIG_B43_DEBUG
744         struct b43_dfsentry *dfsentry;
745         unsigned int irq_count;
746         unsigned int irq_bit_count[32];
747         unsigned int tx_count;
748         unsigned int rx_count;
749 #endif
750 };
751
752 /*
753  * Include goes here to avoid a dependency problem.
754  * A better fix would be to integrate xmit.h into b43.h.
755  */
756 #include "xmit.h"
757
758 /* Data structure for the WLAN parts (802.11 cores) of the b43 chip. */
759 struct b43_wl {
760         /* Pointer to the active wireless device on this chip */
761         struct b43_wldev *current_dev;
762         /* Pointer to the ieee80211 hardware data structure */
763         struct ieee80211_hw *hw;
764
765         /* Global driver mutex. Every operation must run with this mutex locked. */
766         struct mutex mutex;
767         /* Hard-IRQ spinlock. This lock protects things used in the hard-IRQ
768          * handler, only. This basically is just the IRQ mask register. */
769         spinlock_t hardirq_lock;
770
771         /* The number of queues that were registered with the mac80211 subsystem
772          * initially. This is a backup copy of hw->queues in case hw->queues has
773          * to be dynamically lowered at runtime (Firmware does not support QoS).
774          * hw->queues has to be restored to the original value before unregistering
775          * from the mac80211 subsystem. */
776         u16 mac80211_initially_registered_queues;
777
778         /* We can only have one operating interface (802.11 core)
779          * at a time. General information about this interface follows.
780          */
781
782         struct ieee80211_vif *vif;
783         /* The MAC address of the operating interface. */
784         u8 mac_addr[ETH_ALEN];
785         /* Current BSSID */
786         u8 bssid[ETH_ALEN];
787         /* Interface type. (NL80211_IFTYPE_XXX) */
788         int if_type;
789         /* Is the card operating in AP, STA or IBSS mode? */
790         bool operating;
791         /* filter flags */
792         unsigned int filter_flags;
793         /* Stats about the wireless interface */
794         struct ieee80211_low_level_stats ieee_stats;
795
796 #ifdef CONFIG_B43_HWRNG
797         struct hwrng rng;
798         bool rng_initialized;
799         char rng_name[30 + 1];
800 #endif /* CONFIG_B43_HWRNG */
801
802         /* List of all wireless devices on this chip */
803         struct list_head devlist;
804         u8 nr_devs;
805
806         bool radiotap_enabled;
807         bool radio_enabled;
808
809         /* The beacon we are currently using (AP or IBSS mode). */
810         struct sk_buff *current_beacon;
811         bool beacon0_uploaded;
812         bool beacon1_uploaded;
813         bool beacon_templates_virgin; /* Never wrote the templates? */
814         struct work_struct beacon_update_trigger;
815
816         /* The current QOS parameters for the 4 queues. */
817         struct b43_qos_params qos_params[4];
818
819         /* Work for adjustment of the transmission power.
820          * This is scheduled when we determine that the actual TX output
821          * power doesn't match what we want. */
822         struct work_struct txpower_adjust_work;
823
824         /* Packet transmit work */
825         struct work_struct tx_work;
826         /* Queue of packets to be transmitted. */
827         struct sk_buff_head tx_queue;
828
829         /* The device LEDs. */
830         struct b43_leds leds;
831
832 #ifdef CONFIG_B43_PIO
833         /*
834          * RX/TX header/tail buffers used by the frame transmit functions.
835          */
836         struct b43_rxhdr_fw4 rxhdr;
837         struct b43_txhdr txhdr;
838         u8 rx_tail[4];
839         u8 tx_tail[4];
840 #endif /* CONFIG_B43_PIO */
841 };
842
843 static inline struct b43_wl *hw_to_b43_wl(struct ieee80211_hw *hw)
844 {
845         return hw->priv;
846 }
847
848 static inline struct b43_wldev *dev_to_b43_wldev(struct device *dev)
849 {
850         struct ssb_device *ssb_dev = dev_to_ssb_dev(dev);
851         return ssb_get_drvdata(ssb_dev);
852 }
853
854 /* Is the device operating in a specified mode (NL80211_IFTYPE_XXX). */
855 static inline int b43_is_mode(struct b43_wl *wl, int type)
856 {
857         return (wl->operating && wl->if_type == type);
858 }
859
860 /**
861  * b43_current_band - Returns the currently used band.
862  * Returns one of IEEE80211_BAND_2GHZ and IEEE80211_BAND_5GHZ.
863  */
864 static inline enum ieee80211_band b43_current_band(struct b43_wl *wl)
865 {
866         return wl->hw->conf.channel->band;
867 }
868
869 static inline u16 b43_read16(struct b43_wldev *dev, u16 offset)
870 {
871         return ssb_read16(dev->dev, offset);
872 }
873
874 static inline void b43_write16(struct b43_wldev *dev, u16 offset, u16 value)
875 {
876         ssb_write16(dev->dev, offset, value);
877 }
878
879 static inline u32 b43_read32(struct b43_wldev *dev, u16 offset)
880 {
881         return ssb_read32(dev->dev, offset);
882 }
883
884 static inline void b43_write32(struct b43_wldev *dev, u16 offset, u32 value)
885 {
886         ssb_write32(dev->dev, offset, value);
887 }
888
889 static inline bool b43_using_pio_transfers(struct b43_wldev *dev)
890 {
891 #ifdef CONFIG_B43_PIO
892         return dev->__using_pio_transfers;
893 #else
894         return 0;
895 #endif
896 }
897
898 #ifdef CONFIG_B43_FORCE_PIO
899 # define B43_FORCE_PIO  1
900 #else
901 # define B43_FORCE_PIO  0
902 #endif
903
904
905 /* Message printing */
906 void b43info(struct b43_wl *wl, const char *fmt, ...)
907     __attribute__ ((format(printf, 2, 3)));
908 void b43err(struct b43_wl *wl, const char *fmt, ...)
909     __attribute__ ((format(printf, 2, 3)));
910 void b43warn(struct b43_wl *wl, const char *fmt, ...)
911     __attribute__ ((format(printf, 2, 3)));
912 void b43dbg(struct b43_wl *wl, const char *fmt, ...)
913     __attribute__ ((format(printf, 2, 3)));
914
915
916 /* A WARN_ON variant that vanishes when b43 debugging is disabled.
917  * This _also_ evaluates the arg with debugging disabled. */
918 #if B43_DEBUG
919 # define B43_WARN_ON(x) WARN_ON(x)
920 #else
921 static inline bool __b43_warn_on_dummy(bool x) { return x; }
922 # define B43_WARN_ON(x) __b43_warn_on_dummy(unlikely(!!(x)))
923 #endif
924
925 /* Convert an integer to a Q5.2 value */
926 #define INT_TO_Q52(i)   ((i) << 2)
927 /* Convert a Q5.2 value to an integer (precision loss!) */
928 #define Q52_TO_INT(q52) ((q52) >> 2)
929 /* Macros for printing a value in Q5.2 format */
930 #define Q52_FMT         "%u.%u"
931 #define Q52_ARG(q52)    Q52_TO_INT(q52), ((((q52) & 0x3) * 100) / 4)
932
933 #endif /* B43_H_ */