ath9k: race condition in SCANNING state check during ANI calibration
[linux-2.6.git] / drivers / net / wireless / ath / ath9k / main.c
1 /*
2  * Copyright (c) 2008-2009 Atheros Communications Inc.
3  *
4  * Permission to use, copy, modify, and/or distribute this software for any
5  * purpose with or without fee is hereby granted, provided that the above
6  * copyright notice and this permission notice appear in all copies.
7  *
8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15  */
16
17 #include <linux/nl80211.h>
18 #include "ath9k.h"
19
20 #define ATH_PCI_VERSION "0.1"
21
22 static char *dev_info = "ath9k";
23
24 MODULE_AUTHOR("Atheros Communications");
25 MODULE_DESCRIPTION("Support for Atheros 802.11n wireless LAN cards.");
26 MODULE_SUPPORTED_DEVICE("Atheros 802.11n WLAN cards");
27 MODULE_LICENSE("Dual BSD/GPL");
28
29 static int modparam_nohwcrypt;
30 module_param_named(nohwcrypt, modparam_nohwcrypt, int, 0444);
31 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption");
32
33 /* We use the hw_value as an index into our private channel structure */
34
35 #define CHAN2G(_freq, _idx)  { \
36         .center_freq = (_freq), \
37         .hw_value = (_idx), \
38         .max_power = 20, \
39 }
40
41 #define CHAN5G(_freq, _idx) { \
42         .band = IEEE80211_BAND_5GHZ, \
43         .center_freq = (_freq), \
44         .hw_value = (_idx), \
45         .max_power = 20, \
46 }
47
48 /* Some 2 GHz radios are actually tunable on 2312-2732
49  * on 5 MHz steps, we support the channels which we know
50  * we have calibration data for all cards though to make
51  * this static */
52 static struct ieee80211_channel ath9k_2ghz_chantable[] = {
53         CHAN2G(2412, 0), /* Channel 1 */
54         CHAN2G(2417, 1), /* Channel 2 */
55         CHAN2G(2422, 2), /* Channel 3 */
56         CHAN2G(2427, 3), /* Channel 4 */
57         CHAN2G(2432, 4), /* Channel 5 */
58         CHAN2G(2437, 5), /* Channel 6 */
59         CHAN2G(2442, 6), /* Channel 7 */
60         CHAN2G(2447, 7), /* Channel 8 */
61         CHAN2G(2452, 8), /* Channel 9 */
62         CHAN2G(2457, 9), /* Channel 10 */
63         CHAN2G(2462, 10), /* Channel 11 */
64         CHAN2G(2467, 11), /* Channel 12 */
65         CHAN2G(2472, 12), /* Channel 13 */
66         CHAN2G(2484, 13), /* Channel 14 */
67 };
68
69 /* Some 5 GHz radios are actually tunable on XXXX-YYYY
70  * on 5 MHz steps, we support the channels which we know
71  * we have calibration data for all cards though to make
72  * this static */
73 static struct ieee80211_channel ath9k_5ghz_chantable[] = {
74         /* _We_ call this UNII 1 */
75         CHAN5G(5180, 14), /* Channel 36 */
76         CHAN5G(5200, 15), /* Channel 40 */
77         CHAN5G(5220, 16), /* Channel 44 */
78         CHAN5G(5240, 17), /* Channel 48 */
79         /* _We_ call this UNII 2 */
80         CHAN5G(5260, 18), /* Channel 52 */
81         CHAN5G(5280, 19), /* Channel 56 */
82         CHAN5G(5300, 20), /* Channel 60 */
83         CHAN5G(5320, 21), /* Channel 64 */
84         /* _We_ call this "Middle band" */
85         CHAN5G(5500, 22), /* Channel 100 */
86         CHAN5G(5520, 23), /* Channel 104 */
87         CHAN5G(5540, 24), /* Channel 108 */
88         CHAN5G(5560, 25), /* Channel 112 */
89         CHAN5G(5580, 26), /* Channel 116 */
90         CHAN5G(5600, 27), /* Channel 120 */
91         CHAN5G(5620, 28), /* Channel 124 */
92         CHAN5G(5640, 29), /* Channel 128 */
93         CHAN5G(5660, 30), /* Channel 132 */
94         CHAN5G(5680, 31), /* Channel 136 */
95         CHAN5G(5700, 32), /* Channel 140 */
96         /* _We_ call this UNII 3 */
97         CHAN5G(5745, 33), /* Channel 149 */
98         CHAN5G(5765, 34), /* Channel 153 */
99         CHAN5G(5785, 35), /* Channel 157 */
100         CHAN5G(5805, 36), /* Channel 161 */
101         CHAN5G(5825, 37), /* Channel 165 */
102 };
103
104 static void ath_cache_conf_rate(struct ath_softc *sc,
105                                 struct ieee80211_conf *conf)
106 {
107         switch (conf->channel->band) {
108         case IEEE80211_BAND_2GHZ:
109                 if (conf_is_ht20(conf))
110                         sc->cur_rate_table =
111                           sc->hw_rate_table[ATH9K_MODE_11NG_HT20];
112                 else if (conf_is_ht40_minus(conf))
113                         sc->cur_rate_table =
114                           sc->hw_rate_table[ATH9K_MODE_11NG_HT40MINUS];
115                 else if (conf_is_ht40_plus(conf))
116                         sc->cur_rate_table =
117                           sc->hw_rate_table[ATH9K_MODE_11NG_HT40PLUS];
118                 else
119                         sc->cur_rate_table =
120                           sc->hw_rate_table[ATH9K_MODE_11G];
121                 break;
122         case IEEE80211_BAND_5GHZ:
123                 if (conf_is_ht20(conf))
124                         sc->cur_rate_table =
125                           sc->hw_rate_table[ATH9K_MODE_11NA_HT20];
126                 else if (conf_is_ht40_minus(conf))
127                         sc->cur_rate_table =
128                           sc->hw_rate_table[ATH9K_MODE_11NA_HT40MINUS];
129                 else if (conf_is_ht40_plus(conf))
130                         sc->cur_rate_table =
131                           sc->hw_rate_table[ATH9K_MODE_11NA_HT40PLUS];
132                 else
133                         sc->cur_rate_table =
134                           sc->hw_rate_table[ATH9K_MODE_11A];
135                 break;
136         default:
137                 BUG_ON(1);
138                 break;
139         }
140 }
141
142 static void ath_update_txpow(struct ath_softc *sc)
143 {
144         struct ath_hw *ah = sc->sc_ah;
145         u32 txpow;
146
147         if (sc->curtxpow != sc->config.txpowlimit) {
148                 ath9k_hw_set_txpowerlimit(ah, sc->config.txpowlimit);
149                 /* read back in case value is clamped */
150                 ath9k_hw_getcapability(ah, ATH9K_CAP_TXPOW, 1, &txpow);
151                 sc->curtxpow = txpow;
152         }
153 }
154
155 static u8 parse_mpdudensity(u8 mpdudensity)
156 {
157         /*
158          * 802.11n D2.0 defined values for "Minimum MPDU Start Spacing":
159          *   0 for no restriction
160          *   1 for 1/4 us
161          *   2 for 1/2 us
162          *   3 for 1 us
163          *   4 for 2 us
164          *   5 for 4 us
165          *   6 for 8 us
166          *   7 for 16 us
167          */
168         switch (mpdudensity) {
169         case 0:
170                 return 0;
171         case 1:
172         case 2:
173         case 3:
174                 /* Our lower layer calculations limit our precision to
175                    1 microsecond */
176                 return 1;
177         case 4:
178                 return 2;
179         case 5:
180                 return 4;
181         case 6:
182                 return 8;
183         case 7:
184                 return 16;
185         default:
186                 return 0;
187         }
188 }
189
190 static void ath_setup_rates(struct ath_softc *sc, enum ieee80211_band band)
191 {
192         const struct ath_rate_table *rate_table = NULL;
193         struct ieee80211_supported_band *sband;
194         struct ieee80211_rate *rate;
195         int i, maxrates;
196
197         switch (band) {
198         case IEEE80211_BAND_2GHZ:
199                 rate_table = sc->hw_rate_table[ATH9K_MODE_11G];
200                 break;
201         case IEEE80211_BAND_5GHZ:
202                 rate_table = sc->hw_rate_table[ATH9K_MODE_11A];
203                 break;
204         default:
205                 break;
206         }
207
208         if (rate_table == NULL)
209                 return;
210
211         sband = &sc->sbands[band];
212         rate = sc->rates[band];
213
214         if (rate_table->rate_cnt > ATH_RATE_MAX)
215                 maxrates = ATH_RATE_MAX;
216         else
217                 maxrates = rate_table->rate_cnt;
218
219         for (i = 0; i < maxrates; i++) {
220                 rate[i].bitrate = rate_table->info[i].ratekbps / 100;
221                 rate[i].hw_value = rate_table->info[i].ratecode;
222                 if (rate_table->info[i].short_preamble) {
223                         rate[i].hw_value_short = rate_table->info[i].ratecode |
224                                 rate_table->info[i].short_preamble;
225                         rate[i].flags = IEEE80211_RATE_SHORT_PREAMBLE;
226                 }
227                 sband->n_bitrates++;
228
229                 DPRINTF(sc, ATH_DBG_CONFIG, "Rate: %2dMbps, ratecode: %2d\n",
230                         rate[i].bitrate / 10, rate[i].hw_value);
231         }
232 }
233
234 static struct ath9k_channel *ath_get_curchannel(struct ath_softc *sc,
235                                                 struct ieee80211_hw *hw)
236 {
237         struct ieee80211_channel *curchan = hw->conf.channel;
238         struct ath9k_channel *channel;
239         u8 chan_idx;
240
241         chan_idx = curchan->hw_value;
242         channel = &sc->sc_ah->channels[chan_idx];
243         ath9k_update_ichannel(sc, hw, channel);
244         return channel;
245 }
246
247 /*
248  * Set/change channels.  If the channel is really being changed, it's done
249  * by reseting the chip.  To accomplish this we must first cleanup any pending
250  * DMA, then restart stuff.
251 */
252 int ath_set_channel(struct ath_softc *sc, struct ieee80211_hw *hw,
253                     struct ath9k_channel *hchan)
254 {
255         struct ath_hw *ah = sc->sc_ah;
256         bool fastcc = true, stopped;
257         struct ieee80211_channel *channel = hw->conf.channel;
258         int r;
259
260         if (sc->sc_flags & SC_OP_INVALID)
261                 return -EIO;
262
263         ath9k_ps_wakeup(sc);
264
265         /*
266          * This is only performed if the channel settings have
267          * actually changed.
268          *
269          * To switch channels clear any pending DMA operations;
270          * wait long enough for the RX fifo to drain, reset the
271          * hardware at the new frequency, and then re-enable
272          * the relevant bits of the h/w.
273          */
274         ath9k_hw_set_interrupts(ah, 0);
275         ath_drain_all_txq(sc, false);
276         stopped = ath_stoprecv(sc);
277
278         /* XXX: do not flush receive queue here. We don't want
279          * to flush data frames already in queue because of
280          * changing channel. */
281
282         if (!stopped || (sc->sc_flags & SC_OP_FULL_RESET))
283                 fastcc = false;
284
285         DPRINTF(sc, ATH_DBG_CONFIG,
286                 "(%u MHz) -> (%u MHz), chanwidth: %d\n",
287                 sc->sc_ah->curchan->channel,
288                 channel->center_freq, sc->tx_chan_width);
289
290         spin_lock_bh(&sc->sc_resetlock);
291
292         r = ath9k_hw_reset(ah, hchan, fastcc);
293         if (r) {
294                 DPRINTF(sc, ATH_DBG_FATAL,
295                         "Unable to reset channel (%u Mhz) "
296                         "reset status %d\n",
297                         channel->center_freq, r);
298                 spin_unlock_bh(&sc->sc_resetlock);
299                 goto ps_restore;
300         }
301         spin_unlock_bh(&sc->sc_resetlock);
302
303         sc->sc_flags &= ~SC_OP_FULL_RESET;
304
305         if (ath_startrecv(sc) != 0) {
306                 DPRINTF(sc, ATH_DBG_FATAL,
307                         "Unable to restart recv logic\n");
308                 r = -EIO;
309                 goto ps_restore;
310         }
311
312         ath_cache_conf_rate(sc, &hw->conf);
313         ath_update_txpow(sc);
314         ath9k_hw_set_interrupts(ah, sc->imask);
315
316  ps_restore:
317         ath9k_ps_restore(sc);
318         return r;
319 }
320
321 /*
322  *  This routine performs the periodic noise floor calibration function
323  *  that is used to adjust and optimize the chip performance.  This
324  *  takes environmental changes (location, temperature) into account.
325  *  When the task is complete, it reschedules itself depending on the
326  *  appropriate interval that was calculated.
327  */
328 static void ath_ani_calibrate(unsigned long data)
329 {
330         struct ath_softc *sc = (struct ath_softc *)data;
331         struct ath_hw *ah = sc->sc_ah;
332         bool longcal = false;
333         bool shortcal = false;
334         bool aniflag = false;
335         unsigned int timestamp = jiffies_to_msecs(jiffies);
336         u32 cal_interval, short_cal_interval;
337
338         short_cal_interval = (ah->opmode == NL80211_IFTYPE_AP) ?
339                 ATH_AP_SHORT_CALINTERVAL : ATH_STA_SHORT_CALINTERVAL;
340
341         /*
342         * don't calibrate when we're scanning.
343         * we are most likely not on our home channel.
344         */
345         spin_lock(&sc->ani_lock);
346         if (sc->sc_flags & SC_OP_SCANNING)
347                 goto set_timer;
348
349         /* Only calibrate if awake */
350         if (sc->sc_ah->power_mode != ATH9K_PM_AWAKE)
351                 goto set_timer;
352
353         ath9k_ps_wakeup(sc);
354
355         /* Long calibration runs independently of short calibration. */
356         if ((timestamp - sc->ani.longcal_timer) >= ATH_LONG_CALINTERVAL) {
357                 longcal = true;
358                 DPRINTF(sc, ATH_DBG_ANI, "longcal @%lu\n", jiffies);
359                 sc->ani.longcal_timer = timestamp;
360         }
361
362         /* Short calibration applies only while caldone is false */
363         if (!sc->ani.caldone) {
364                 if ((timestamp - sc->ani.shortcal_timer) >= short_cal_interval) {
365                         shortcal = true;
366                         DPRINTF(sc, ATH_DBG_ANI, "shortcal @%lu\n", jiffies);
367                         sc->ani.shortcal_timer = timestamp;
368                         sc->ani.resetcal_timer = timestamp;
369                 }
370         } else {
371                 if ((timestamp - sc->ani.resetcal_timer) >=
372                     ATH_RESTART_CALINTERVAL) {
373                         sc->ani.caldone = ath9k_hw_reset_calvalid(ah);
374                         if (sc->ani.caldone)
375                                 sc->ani.resetcal_timer = timestamp;
376                 }
377         }
378
379         /* Verify whether we must check ANI */
380         if ((timestamp - sc->ani.checkani_timer) >= ATH_ANI_POLLINTERVAL) {
381                 aniflag = true;
382                 sc->ani.checkani_timer = timestamp;
383         }
384
385         /* Skip all processing if there's nothing to do. */
386         if (longcal || shortcal || aniflag) {
387                 /* Call ANI routine if necessary */
388                 if (aniflag)
389                         ath9k_hw_ani_monitor(ah, &sc->nodestats, ah->curchan);
390
391                 /* Perform calibration if necessary */
392                 if (longcal || shortcal) {
393                         sc->ani.caldone = ath9k_hw_calibrate(ah, ah->curchan,
394                                                      sc->rx_chainmask, longcal);
395
396                         if (longcal)
397                                 sc->ani.noise_floor = ath9k_hw_getchan_noise(ah,
398                                                                      ah->curchan);
399
400                         DPRINTF(sc, ATH_DBG_ANI," calibrate chan %u/%x nf: %d\n",
401                                 ah->curchan->channel, ah->curchan->channelFlags,
402                                 sc->ani.noise_floor);
403                 }
404         }
405
406         ath9k_ps_restore(sc);
407
408 set_timer:
409         spin_unlock(&sc->ani_lock);
410         /*
411         * Set timer interval based on previous results.
412         * The interval must be the shortest necessary to satisfy ANI,
413         * short calibration and long calibration.
414         */
415         cal_interval = ATH_LONG_CALINTERVAL;
416         if (sc->sc_ah->config.enable_ani)
417                 cal_interval = min(cal_interval, (u32)ATH_ANI_POLLINTERVAL);
418         if (!sc->ani.caldone)
419                 cal_interval = min(cal_interval, (u32)short_cal_interval);
420
421         mod_timer(&sc->ani.timer, jiffies + msecs_to_jiffies(cal_interval));
422 }
423
424 static void ath_start_ani(struct ath_softc *sc)
425 {
426         unsigned long timestamp = jiffies_to_msecs(jiffies);
427
428         sc->ani.longcal_timer = timestamp;
429         sc->ani.shortcal_timer = timestamp;
430         sc->ani.checkani_timer = timestamp;
431
432         mod_timer(&sc->ani.timer,
433                   jiffies + msecs_to_jiffies(ATH_ANI_POLLINTERVAL));
434 }
435
436 /*
437  * Update tx/rx chainmask. For legacy association,
438  * hard code chainmask to 1x1, for 11n association, use
439  * the chainmask configuration, for bt coexistence, use
440  * the chainmask configuration even in legacy mode.
441  */
442 void ath_update_chainmask(struct ath_softc *sc, int is_ht)
443 {
444         if (is_ht ||
445             (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BT_COEX)) {
446                 sc->tx_chainmask = sc->sc_ah->caps.tx_chainmask;
447                 sc->rx_chainmask = sc->sc_ah->caps.rx_chainmask;
448         } else {
449                 sc->tx_chainmask = 1;
450                 sc->rx_chainmask = 1;
451         }
452
453         DPRINTF(sc, ATH_DBG_CONFIG, "tx chmask: %d, rx chmask: %d\n",
454                 sc->tx_chainmask, sc->rx_chainmask);
455 }
456
457 static void ath_node_attach(struct ath_softc *sc, struct ieee80211_sta *sta)
458 {
459         struct ath_node *an;
460
461         an = (struct ath_node *)sta->drv_priv;
462
463         if (sc->sc_flags & SC_OP_TXAGGR) {
464                 ath_tx_node_init(sc, an);
465                 an->maxampdu = 1 << (IEEE80211_HTCAP_MAXRXAMPDU_FACTOR +
466                                      sta->ht_cap.ampdu_factor);
467                 an->mpdudensity = parse_mpdudensity(sta->ht_cap.ampdu_density);
468         }
469 }
470
471 static void ath_node_detach(struct ath_softc *sc, struct ieee80211_sta *sta)
472 {
473         struct ath_node *an = (struct ath_node *)sta->drv_priv;
474
475         if (sc->sc_flags & SC_OP_TXAGGR)
476                 ath_tx_node_cleanup(sc, an);
477 }
478
479 static void ath9k_tasklet(unsigned long data)
480 {
481         struct ath_softc *sc = (struct ath_softc *)data;
482         u32 status = sc->intrstatus;
483
484         ath9k_ps_wakeup(sc);
485
486         if (status & ATH9K_INT_FATAL) {
487                 ath_reset(sc, false);
488                 ath9k_ps_restore(sc);
489                 return;
490         }
491
492         if (status & (ATH9K_INT_RX | ATH9K_INT_RXEOL | ATH9K_INT_RXORN)) {
493                 spin_lock_bh(&sc->rx.rxflushlock);
494                 ath_rx_tasklet(sc, 0);
495                 spin_unlock_bh(&sc->rx.rxflushlock);
496         }
497
498         if (status & ATH9K_INT_TX)
499                 ath_tx_tasklet(sc);
500
501         if ((status & ATH9K_INT_TSFOOR) &&
502             (sc->hw->conf.flags & IEEE80211_CONF_PS)) {
503                 /*
504                  * TSF sync does not look correct; remain awake to sync with
505                  * the next Beacon.
506                  */
507                 DPRINTF(sc, ATH_DBG_PS, "TSFOOR - Sync with next Beacon\n");
508                 sc->sc_flags |= SC_OP_WAIT_FOR_BEACON | SC_OP_BEACON_SYNC;
509         }
510
511         /* re-enable hardware interrupt */
512         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
513         ath9k_ps_restore(sc);
514 }
515
516 irqreturn_t ath_isr(int irq, void *dev)
517 {
518 #define SCHED_INTR (                            \
519                 ATH9K_INT_FATAL |               \
520                 ATH9K_INT_RXORN |               \
521                 ATH9K_INT_RXEOL |               \
522                 ATH9K_INT_RX |                  \
523                 ATH9K_INT_TX |                  \
524                 ATH9K_INT_BMISS |               \
525                 ATH9K_INT_CST |                 \
526                 ATH9K_INT_TSFOOR)
527
528         struct ath_softc *sc = dev;
529         struct ath_hw *ah = sc->sc_ah;
530         enum ath9k_int status;
531         bool sched = false;
532
533         /*
534          * The hardware is not ready/present, don't
535          * touch anything. Note this can happen early
536          * on if the IRQ is shared.
537          */
538         if (sc->sc_flags & SC_OP_INVALID)
539                 return IRQ_NONE;
540
541
542         /* shared irq, not for us */
543
544         if (!ath9k_hw_intrpend(ah))
545                 return IRQ_NONE;
546
547         /*
548          * Figure out the reason(s) for the interrupt.  Note
549          * that the hal returns a pseudo-ISR that may include
550          * bits we haven't explicitly enabled so we mask the
551          * value to insure we only process bits we requested.
552          */
553         ath9k_hw_getisr(ah, &status);   /* NB: clears ISR too */
554         status &= sc->imask;    /* discard unasked-for bits */
555
556         /*
557          * If there are no status bits set, then this interrupt was not
558          * for me (should have been caught above).
559          */
560         if (!status)
561                 return IRQ_NONE;
562
563         /* Cache the status */
564         sc->intrstatus = status;
565
566         if (status & SCHED_INTR)
567                 sched = true;
568
569         /*
570          * If a FATAL or RXORN interrupt is received, we have to reset the
571          * chip immediately.
572          */
573         if (status & (ATH9K_INT_FATAL | ATH9K_INT_RXORN))
574                 goto chip_reset;
575
576         if (status & ATH9K_INT_SWBA)
577                 tasklet_schedule(&sc->bcon_tasklet);
578
579         if (status & ATH9K_INT_TXURN)
580                 ath9k_hw_updatetxtriglevel(ah, true);
581
582         if (status & ATH9K_INT_MIB) {
583                 /*
584                  * Disable interrupts until we service the MIB
585                  * interrupt; otherwise it will continue to
586                  * fire.
587                  */
588                 ath9k_hw_set_interrupts(ah, 0);
589                 /*
590                  * Let the hal handle the event. We assume
591                  * it will clear whatever condition caused
592                  * the interrupt.
593                  */
594                 ath9k_hw_procmibevent(ah, &sc->nodestats);
595                 ath9k_hw_set_interrupts(ah, sc->imask);
596         }
597
598         if (!(ah->caps.hw_caps & ATH9K_HW_CAP_AUTOSLEEP))
599                 if (status & ATH9K_INT_TIM_TIMER) {
600                         /* Clear RxAbort bit so that we can
601                          * receive frames */
602                         ath9k_hw_setpower(ah, ATH9K_PM_AWAKE);
603                         ath9k_hw_setrxabort(sc->sc_ah, 0);
604                         sc->sc_flags |= SC_OP_WAIT_FOR_BEACON;
605                 }
606
607 chip_reset:
608
609         ath_debug_stat_interrupt(sc, status);
610
611         if (sched) {
612                 /* turn off every interrupt except SWBA */
613                 ath9k_hw_set_interrupts(ah, (sc->imask & ATH9K_INT_SWBA));
614                 tasklet_schedule(&sc->intr_tq);
615         }
616
617         return IRQ_HANDLED;
618
619 #undef SCHED_INTR
620 }
621
622 static u32 ath_get_extchanmode(struct ath_softc *sc,
623                                struct ieee80211_channel *chan,
624                                enum nl80211_channel_type channel_type)
625 {
626         u32 chanmode = 0;
627
628         switch (chan->band) {
629         case IEEE80211_BAND_2GHZ:
630                 switch(channel_type) {
631                 case NL80211_CHAN_NO_HT:
632                 case NL80211_CHAN_HT20:
633                         chanmode = CHANNEL_G_HT20;
634                         break;
635                 case NL80211_CHAN_HT40PLUS:
636                         chanmode = CHANNEL_G_HT40PLUS;
637                         break;
638                 case NL80211_CHAN_HT40MINUS:
639                         chanmode = CHANNEL_G_HT40MINUS;
640                         break;
641                 }
642                 break;
643         case IEEE80211_BAND_5GHZ:
644                 switch(channel_type) {
645                 case NL80211_CHAN_NO_HT:
646                 case NL80211_CHAN_HT20:
647                         chanmode = CHANNEL_A_HT20;
648                         break;
649                 case NL80211_CHAN_HT40PLUS:
650                         chanmode = CHANNEL_A_HT40PLUS;
651                         break;
652                 case NL80211_CHAN_HT40MINUS:
653                         chanmode = CHANNEL_A_HT40MINUS;
654                         break;
655                 }
656                 break;
657         default:
658                 break;
659         }
660
661         return chanmode;
662 }
663
664 static int ath_setkey_tkip(struct ath_softc *sc, u16 keyix, const u8 *key,
665                            struct ath9k_keyval *hk, const u8 *addr,
666                            bool authenticator)
667 {
668         const u8 *key_rxmic;
669         const u8 *key_txmic;
670
671         key_txmic = key + NL80211_TKIP_DATA_OFFSET_TX_MIC_KEY;
672         key_rxmic = key + NL80211_TKIP_DATA_OFFSET_RX_MIC_KEY;
673
674         if (addr == NULL) {
675                 /*
676                  * Group key installation - only two key cache entries are used
677                  * regardless of splitmic capability since group key is only
678                  * used either for TX or RX.
679                  */
680                 if (authenticator) {
681                         memcpy(hk->kv_mic, key_txmic, sizeof(hk->kv_mic));
682                         memcpy(hk->kv_txmic, key_txmic, sizeof(hk->kv_mic));
683                 } else {
684                         memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
685                         memcpy(hk->kv_txmic, key_rxmic, sizeof(hk->kv_mic));
686                 }
687                 return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, addr);
688         }
689         if (!sc->splitmic) {
690                 /* TX and RX keys share the same key cache entry. */
691                 memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
692                 memcpy(hk->kv_txmic, key_txmic, sizeof(hk->kv_txmic));
693                 return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, addr);
694         }
695
696         /* Separate key cache entries for TX and RX */
697
698         /* TX key goes at first index, RX key at +32. */
699         memcpy(hk->kv_mic, key_txmic, sizeof(hk->kv_mic));
700         if (!ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, NULL)) {
701                 /* TX MIC entry failed. No need to proceed further */
702                 DPRINTF(sc, ATH_DBG_FATAL,
703                         "Setting TX MIC Key Failed\n");
704                 return 0;
705         }
706
707         memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
708         /* XXX delete tx key on failure? */
709         return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix + 32, hk, addr);
710 }
711
712 static int ath_reserve_key_cache_slot_tkip(struct ath_softc *sc)
713 {
714         int i;
715
716         for (i = IEEE80211_WEP_NKID; i < sc->keymax / 2; i++) {
717                 if (test_bit(i, sc->keymap) ||
718                     test_bit(i + 64, sc->keymap))
719                         continue; /* At least one part of TKIP key allocated */
720                 if (sc->splitmic &&
721                     (test_bit(i + 32, sc->keymap) ||
722                      test_bit(i + 64 + 32, sc->keymap)))
723                         continue; /* At least one part of TKIP key allocated */
724
725                 /* Found a free slot for a TKIP key */
726                 return i;
727         }
728         return -1;
729 }
730
731 static int ath_reserve_key_cache_slot(struct ath_softc *sc)
732 {
733         int i;
734
735         /* First, try to find slots that would not be available for TKIP. */
736         if (sc->splitmic) {
737                 for (i = IEEE80211_WEP_NKID; i < sc->keymax / 4; i++) {
738                         if (!test_bit(i, sc->keymap) &&
739                             (test_bit(i + 32, sc->keymap) ||
740                              test_bit(i + 64, sc->keymap) ||
741                              test_bit(i + 64 + 32, sc->keymap)))
742                                 return i;
743                         if (!test_bit(i + 32, sc->keymap) &&
744                             (test_bit(i, sc->keymap) ||
745                              test_bit(i + 64, sc->keymap) ||
746                              test_bit(i + 64 + 32, sc->keymap)))
747                                 return i + 32;
748                         if (!test_bit(i + 64, sc->keymap) &&
749                             (test_bit(i , sc->keymap) ||
750                              test_bit(i + 32, sc->keymap) ||
751                              test_bit(i + 64 + 32, sc->keymap)))
752                                 return i + 64;
753                         if (!test_bit(i + 64 + 32, sc->keymap) &&
754                             (test_bit(i, sc->keymap) ||
755                              test_bit(i + 32, sc->keymap) ||
756                              test_bit(i + 64, sc->keymap)))
757                                 return i + 64 + 32;
758                 }
759         } else {
760                 for (i = IEEE80211_WEP_NKID; i < sc->keymax / 2; i++) {
761                         if (!test_bit(i, sc->keymap) &&
762                             test_bit(i + 64, sc->keymap))
763                                 return i;
764                         if (test_bit(i, sc->keymap) &&
765                             !test_bit(i + 64, sc->keymap))
766                                 return i + 64;
767                 }
768         }
769
770         /* No partially used TKIP slots, pick any available slot */
771         for (i = IEEE80211_WEP_NKID; i < sc->keymax; i++) {
772                 /* Do not allow slots that could be needed for TKIP group keys
773                  * to be used. This limitation could be removed if we know that
774                  * TKIP will not be used. */
775                 if (i >= 64 && i < 64 + IEEE80211_WEP_NKID)
776                         continue;
777                 if (sc->splitmic) {
778                         if (i >= 32 && i < 32 + IEEE80211_WEP_NKID)
779                                 continue;
780                         if (i >= 64 + 32 && i < 64 + 32 + IEEE80211_WEP_NKID)
781                                 continue;
782                 }
783
784                 if (!test_bit(i, sc->keymap))
785                         return i; /* Found a free slot for a key */
786         }
787
788         /* No free slot found */
789         return -1;
790 }
791
792 static int ath_key_config(struct ath_softc *sc,
793                           struct ieee80211_vif *vif,
794                           struct ieee80211_sta *sta,
795                           struct ieee80211_key_conf *key)
796 {
797         struct ath9k_keyval hk;
798         const u8 *mac = NULL;
799         int ret = 0;
800         int idx;
801
802         memset(&hk, 0, sizeof(hk));
803
804         switch (key->alg) {
805         case ALG_WEP:
806                 hk.kv_type = ATH9K_CIPHER_WEP;
807                 break;
808         case ALG_TKIP:
809                 hk.kv_type = ATH9K_CIPHER_TKIP;
810                 break;
811         case ALG_CCMP:
812                 hk.kv_type = ATH9K_CIPHER_AES_CCM;
813                 break;
814         default:
815                 return -EOPNOTSUPP;
816         }
817
818         hk.kv_len = key->keylen;
819         memcpy(hk.kv_val, key->key, key->keylen);
820
821         if (!(key->flags & IEEE80211_KEY_FLAG_PAIRWISE)) {
822                 /* For now, use the default keys for broadcast keys. This may
823                  * need to change with virtual interfaces. */
824                 idx = key->keyidx;
825         } else if (key->keyidx) {
826                 if (WARN_ON(!sta))
827                         return -EOPNOTSUPP;
828                 mac = sta->addr;
829
830                 if (vif->type != NL80211_IFTYPE_AP) {
831                         /* Only keyidx 0 should be used with unicast key, but
832                          * allow this for client mode for now. */
833                         idx = key->keyidx;
834                 } else
835                         return -EIO;
836         } else {
837                 if (WARN_ON(!sta))
838                         return -EOPNOTSUPP;
839                 mac = sta->addr;
840
841                 if (key->alg == ALG_TKIP)
842                         idx = ath_reserve_key_cache_slot_tkip(sc);
843                 else
844                         idx = ath_reserve_key_cache_slot(sc);
845                 if (idx < 0)
846                         return -ENOSPC; /* no free key cache entries */
847         }
848
849         if (key->alg == ALG_TKIP)
850                 ret = ath_setkey_tkip(sc, idx, key->key, &hk, mac,
851                                       vif->type == NL80211_IFTYPE_AP);
852         else
853                 ret = ath9k_hw_set_keycache_entry(sc->sc_ah, idx, &hk, mac);
854
855         if (!ret)
856                 return -EIO;
857
858         set_bit(idx, sc->keymap);
859         if (key->alg == ALG_TKIP) {
860                 set_bit(idx + 64, sc->keymap);
861                 if (sc->splitmic) {
862                         set_bit(idx + 32, sc->keymap);
863                         set_bit(idx + 64 + 32, sc->keymap);
864                 }
865         }
866
867         return idx;
868 }
869
870 static void ath_key_delete(struct ath_softc *sc, struct ieee80211_key_conf *key)
871 {
872         ath9k_hw_keyreset(sc->sc_ah, key->hw_key_idx);
873         if (key->hw_key_idx < IEEE80211_WEP_NKID)
874                 return;
875
876         clear_bit(key->hw_key_idx, sc->keymap);
877         if (key->alg != ALG_TKIP)
878                 return;
879
880         clear_bit(key->hw_key_idx + 64, sc->keymap);
881         if (sc->splitmic) {
882                 clear_bit(key->hw_key_idx + 32, sc->keymap);
883                 clear_bit(key->hw_key_idx + 64 + 32, sc->keymap);
884         }
885 }
886
887 static void setup_ht_cap(struct ath_softc *sc,
888                          struct ieee80211_sta_ht_cap *ht_info)
889 {
890 #define ATH9K_HT_CAP_MAXRXAMPDU_65536 0x3       /* 2 ^ 16 */
891 #define ATH9K_HT_CAP_MPDUDENSITY_8 0x6          /* 8 usec */
892
893         ht_info->ht_supported = true;
894         ht_info->cap = IEEE80211_HT_CAP_SUP_WIDTH_20_40 |
895                        IEEE80211_HT_CAP_SM_PS |
896                        IEEE80211_HT_CAP_SGI_40 |
897                        IEEE80211_HT_CAP_DSSSCCK40;
898
899         ht_info->ampdu_factor = ATH9K_HT_CAP_MAXRXAMPDU_65536;
900         ht_info->ampdu_density = ATH9K_HT_CAP_MPDUDENSITY_8;
901
902         /* set up supported mcs set */
903         memset(&ht_info->mcs, 0, sizeof(ht_info->mcs));
904
905         switch(sc->rx_chainmask) {
906         case 1:
907                 ht_info->mcs.rx_mask[0] = 0xff;
908                 break;
909         case 3:
910         case 5:
911         case 7:
912         default:
913                 ht_info->mcs.rx_mask[0] = 0xff;
914                 ht_info->mcs.rx_mask[1] = 0xff;
915                 break;
916         }
917
918         ht_info->mcs.tx_params = IEEE80211_HT_MCS_TX_DEFINED;
919 }
920
921 static void ath9k_bss_assoc_info(struct ath_softc *sc,
922                                  struct ieee80211_vif *vif,
923                                  struct ieee80211_bss_conf *bss_conf)
924 {
925
926         if (bss_conf->assoc) {
927                 DPRINTF(sc, ATH_DBG_CONFIG, "Bss Info ASSOC %d, bssid: %pM\n",
928                         bss_conf->aid, sc->curbssid);
929
930                 /* New association, store aid */
931                 sc->curaid = bss_conf->aid;
932                 ath9k_hw_write_associd(sc);
933
934                 /*
935                  * Request a re-configuration of Beacon related timers
936                  * on the receipt of the first Beacon frame (i.e.,
937                  * after time sync with the AP).
938                  */
939                 sc->sc_flags |= SC_OP_BEACON_SYNC;
940
941                 /* Configure the beacon */
942                 ath_beacon_config(sc, vif);
943
944                 /* Reset rssi stats */
945                 sc->nodestats.ns_avgbrssi = ATH_RSSI_DUMMY_MARKER;
946                 sc->nodestats.ns_avgrssi = ATH_RSSI_DUMMY_MARKER;
947                 sc->nodestats.ns_avgtxrssi = ATH_RSSI_DUMMY_MARKER;
948                 sc->nodestats.ns_avgtxrate = ATH_RATE_DUMMY_MARKER;
949
950                 ath_start_ani(sc);
951         } else {
952                 DPRINTF(sc, ATH_DBG_CONFIG, "Bss Info DISASSOC\n");
953                 sc->curaid = 0;
954                 /* Stop ANI */
955                 del_timer_sync(&sc->ani.timer);
956         }
957 }
958
959 /********************************/
960 /*       LED functions          */
961 /********************************/
962
963 static void ath_led_blink_work(struct work_struct *work)
964 {
965         struct ath_softc *sc = container_of(work, struct ath_softc,
966                                             ath_led_blink_work.work);
967
968         if (!(sc->sc_flags & SC_OP_LED_ASSOCIATED))
969                 return;
970
971         if ((sc->led_on_duration == ATH_LED_ON_DURATION_IDLE) ||
972             (sc->led_off_duration == ATH_LED_OFF_DURATION_IDLE))
973                 ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 0);
974         else
975                 ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN,
976                                   (sc->sc_flags & SC_OP_LED_ON) ? 1 : 0);
977
978         queue_delayed_work(sc->hw->workqueue, &sc->ath_led_blink_work,
979                            (sc->sc_flags & SC_OP_LED_ON) ?
980                            msecs_to_jiffies(sc->led_off_duration) :
981                            msecs_to_jiffies(sc->led_on_duration));
982
983         sc->led_on_duration = sc->led_on_cnt ?
984                         max((ATH_LED_ON_DURATION_IDLE - sc->led_on_cnt), 25) :
985                         ATH_LED_ON_DURATION_IDLE;
986         sc->led_off_duration = sc->led_off_cnt ?
987                         max((ATH_LED_OFF_DURATION_IDLE - sc->led_off_cnt), 10) :
988                         ATH_LED_OFF_DURATION_IDLE;
989         sc->led_on_cnt = sc->led_off_cnt = 0;
990         if (sc->sc_flags & SC_OP_LED_ON)
991                 sc->sc_flags &= ~SC_OP_LED_ON;
992         else
993                 sc->sc_flags |= SC_OP_LED_ON;
994 }
995
996 static void ath_led_brightness(struct led_classdev *led_cdev,
997                                enum led_brightness brightness)
998 {
999         struct ath_led *led = container_of(led_cdev, struct ath_led, led_cdev);
1000         struct ath_softc *sc = led->sc;
1001
1002         switch (brightness) {
1003         case LED_OFF:
1004                 if (led->led_type == ATH_LED_ASSOC ||
1005                     led->led_type == ATH_LED_RADIO) {
1006                         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN,
1007                                 (led->led_type == ATH_LED_RADIO));
1008                         sc->sc_flags &= ~SC_OP_LED_ASSOCIATED;
1009                         if (led->led_type == ATH_LED_RADIO)
1010                                 sc->sc_flags &= ~SC_OP_LED_ON;
1011                 } else {
1012                         sc->led_off_cnt++;
1013                 }
1014                 break;
1015         case LED_FULL:
1016                 if (led->led_type == ATH_LED_ASSOC) {
1017                         sc->sc_flags |= SC_OP_LED_ASSOCIATED;
1018                         queue_delayed_work(sc->hw->workqueue,
1019                                            &sc->ath_led_blink_work, 0);
1020                 } else if (led->led_type == ATH_LED_RADIO) {
1021                         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 0);
1022                         sc->sc_flags |= SC_OP_LED_ON;
1023                 } else {
1024                         sc->led_on_cnt++;
1025                 }
1026                 break;
1027         default:
1028                 break;
1029         }
1030 }
1031
1032 static int ath_register_led(struct ath_softc *sc, struct ath_led *led,
1033                             char *trigger)
1034 {
1035         int ret;
1036
1037         led->sc = sc;
1038         led->led_cdev.name = led->name;
1039         led->led_cdev.default_trigger = trigger;
1040         led->led_cdev.brightness_set = ath_led_brightness;
1041
1042         ret = led_classdev_register(wiphy_dev(sc->hw->wiphy), &led->led_cdev);
1043         if (ret)
1044                 DPRINTF(sc, ATH_DBG_FATAL,
1045                         "Failed to register led:%s", led->name);
1046         else
1047                 led->registered = 1;
1048         return ret;
1049 }
1050
1051 static void ath_unregister_led(struct ath_led *led)
1052 {
1053         if (led->registered) {
1054                 led_classdev_unregister(&led->led_cdev);
1055                 led->registered = 0;
1056         }
1057 }
1058
1059 static void ath_deinit_leds(struct ath_softc *sc)
1060 {
1061         cancel_delayed_work_sync(&sc->ath_led_blink_work);
1062         ath_unregister_led(&sc->assoc_led);
1063         sc->sc_flags &= ~SC_OP_LED_ASSOCIATED;
1064         ath_unregister_led(&sc->tx_led);
1065         ath_unregister_led(&sc->rx_led);
1066         ath_unregister_led(&sc->radio_led);
1067         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
1068 }
1069
1070 static void ath_init_leds(struct ath_softc *sc)
1071 {
1072         char *trigger;
1073         int ret;
1074
1075         /* Configure gpio 1 for output */
1076         ath9k_hw_cfg_output(sc->sc_ah, ATH_LED_PIN,
1077                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
1078         /* LED off, active low */
1079         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
1080
1081         INIT_DELAYED_WORK(&sc->ath_led_blink_work, ath_led_blink_work);
1082
1083         trigger = ieee80211_get_radio_led_name(sc->hw);
1084         snprintf(sc->radio_led.name, sizeof(sc->radio_led.name),
1085                 "ath9k-%s::radio", wiphy_name(sc->hw->wiphy));
1086         ret = ath_register_led(sc, &sc->radio_led, trigger);
1087         sc->radio_led.led_type = ATH_LED_RADIO;
1088         if (ret)
1089                 goto fail;
1090
1091         trigger = ieee80211_get_assoc_led_name(sc->hw);
1092         snprintf(sc->assoc_led.name, sizeof(sc->assoc_led.name),
1093                 "ath9k-%s::assoc", wiphy_name(sc->hw->wiphy));
1094         ret = ath_register_led(sc, &sc->assoc_led, trigger);
1095         sc->assoc_led.led_type = ATH_LED_ASSOC;
1096         if (ret)
1097                 goto fail;
1098
1099         trigger = ieee80211_get_tx_led_name(sc->hw);
1100         snprintf(sc->tx_led.name, sizeof(sc->tx_led.name),
1101                 "ath9k-%s::tx", wiphy_name(sc->hw->wiphy));
1102         ret = ath_register_led(sc, &sc->tx_led, trigger);
1103         sc->tx_led.led_type = ATH_LED_TX;
1104         if (ret)
1105                 goto fail;
1106
1107         trigger = ieee80211_get_rx_led_name(sc->hw);
1108         snprintf(sc->rx_led.name, sizeof(sc->rx_led.name),
1109                 "ath9k-%s::rx", wiphy_name(sc->hw->wiphy));
1110         ret = ath_register_led(sc, &sc->rx_led, trigger);
1111         sc->rx_led.led_type = ATH_LED_RX;
1112         if (ret)
1113                 goto fail;
1114
1115         return;
1116
1117 fail:
1118         ath_deinit_leds(sc);
1119 }
1120
1121 void ath_radio_enable(struct ath_softc *sc)
1122 {
1123         struct ath_hw *ah = sc->sc_ah;
1124         struct ieee80211_channel *channel = sc->hw->conf.channel;
1125         int r;
1126
1127         ath9k_ps_wakeup(sc);
1128         ath9k_hw_configpcipowersave(ah, 0);
1129
1130         if (!ah->curchan)
1131                 ah->curchan = ath_get_curchannel(sc, sc->hw);
1132
1133         spin_lock_bh(&sc->sc_resetlock);
1134         r = ath9k_hw_reset(ah, ah->curchan, false);
1135         if (r) {
1136                 DPRINTF(sc, ATH_DBG_FATAL,
1137                         "Unable to reset channel %u (%uMhz) ",
1138                         "reset status %d\n",
1139                         channel->center_freq, r);
1140         }
1141         spin_unlock_bh(&sc->sc_resetlock);
1142
1143         ath_update_txpow(sc);
1144         if (ath_startrecv(sc) != 0) {
1145                 DPRINTF(sc, ATH_DBG_FATAL,
1146                         "Unable to restart recv logic\n");
1147                 return;
1148         }
1149
1150         if (sc->sc_flags & SC_OP_BEACONS)
1151                 ath_beacon_config(sc, NULL);    /* restart beacons */
1152
1153         /* Re-Enable  interrupts */
1154         ath9k_hw_set_interrupts(ah, sc->imask);
1155
1156         /* Enable LED */
1157         ath9k_hw_cfg_output(ah, ATH_LED_PIN,
1158                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
1159         ath9k_hw_set_gpio(ah, ATH_LED_PIN, 0);
1160
1161         ieee80211_wake_queues(sc->hw);
1162         ath9k_ps_restore(sc);
1163 }
1164
1165 void ath_radio_disable(struct ath_softc *sc)
1166 {
1167         struct ath_hw *ah = sc->sc_ah;
1168         struct ieee80211_channel *channel = sc->hw->conf.channel;
1169         int r;
1170
1171         ath9k_ps_wakeup(sc);
1172         ieee80211_stop_queues(sc->hw);
1173
1174         /* Disable LED */
1175         ath9k_hw_set_gpio(ah, ATH_LED_PIN, 1);
1176         ath9k_hw_cfg_gpio_input(ah, ATH_LED_PIN);
1177
1178         /* Disable interrupts */
1179         ath9k_hw_set_interrupts(ah, 0);
1180
1181         ath_drain_all_txq(sc, false);   /* clear pending tx frames */
1182         ath_stoprecv(sc);               /* turn off frame recv */
1183         ath_flushrecv(sc);              /* flush recv queue */
1184
1185         if (!ah->curchan)
1186                 ah->curchan = ath_get_curchannel(sc, sc->hw);
1187
1188         spin_lock_bh(&sc->sc_resetlock);
1189         r = ath9k_hw_reset(ah, ah->curchan, false);
1190         if (r) {
1191                 DPRINTF(sc, ATH_DBG_FATAL,
1192                         "Unable to reset channel %u (%uMhz) "
1193                         "reset status %d\n",
1194                         channel->center_freq, r);
1195         }
1196         spin_unlock_bh(&sc->sc_resetlock);
1197
1198         ath9k_hw_phy_disable(ah);
1199         ath9k_hw_configpcipowersave(ah, 1);
1200         ath9k_ps_restore(sc);
1201         ath9k_hw_setpower(ah, ATH9K_PM_FULL_SLEEP);
1202 }
1203
1204 /*******************/
1205 /*      Rfkill     */
1206 /*******************/
1207
1208 static bool ath_is_rfkill_set(struct ath_softc *sc)
1209 {
1210         struct ath_hw *ah = sc->sc_ah;
1211
1212         return ath9k_hw_gpio_get(ah, ah->rfkill_gpio) ==
1213                                   ah->rfkill_polarity;
1214 }
1215
1216 static void ath9k_rfkill_poll_state(struct ieee80211_hw *hw)
1217 {
1218         struct ath_wiphy *aphy = hw->priv;
1219         struct ath_softc *sc = aphy->sc;
1220         bool blocked = !!ath_is_rfkill_set(sc);
1221
1222         wiphy_rfkill_set_hw_state(hw->wiphy, blocked);
1223
1224         if (blocked)
1225                 ath_radio_disable(sc);
1226         else
1227                 ath_radio_enable(sc);
1228 }
1229
1230 static void ath_start_rfkill_poll(struct ath_softc *sc)
1231 {
1232         struct ath_hw *ah = sc->sc_ah;
1233
1234         if (ah->caps.hw_caps & ATH9K_HW_CAP_RFSILENT)
1235                 wiphy_rfkill_start_polling(sc->hw->wiphy);
1236 }
1237
1238 void ath_cleanup(struct ath_softc *sc)
1239 {
1240         ath_detach(sc);
1241         free_irq(sc->irq, sc);
1242         ath_bus_cleanup(sc);
1243         kfree(sc->sec_wiphy);
1244         ieee80211_free_hw(sc->hw);
1245 }
1246
1247 void ath_detach(struct ath_softc *sc)
1248 {
1249         struct ieee80211_hw *hw = sc->hw;
1250         int i = 0;
1251
1252         ath9k_ps_wakeup(sc);
1253
1254         DPRINTF(sc, ATH_DBG_CONFIG, "Detach ATH hw\n");
1255
1256         ath_deinit_leds(sc);
1257         cancel_work_sync(&sc->chan_work);
1258         cancel_delayed_work_sync(&sc->wiphy_work);
1259
1260         for (i = 0; i < sc->num_sec_wiphy; i++) {
1261                 struct ath_wiphy *aphy = sc->sec_wiphy[i];
1262                 if (aphy == NULL)
1263                         continue;
1264                 sc->sec_wiphy[i] = NULL;
1265                 ieee80211_unregister_hw(aphy->hw);
1266                 ieee80211_free_hw(aphy->hw);
1267         }
1268         ieee80211_unregister_hw(hw);
1269         ath_rx_cleanup(sc);
1270         ath_tx_cleanup(sc);
1271
1272         tasklet_kill(&sc->intr_tq);
1273         tasklet_kill(&sc->bcon_tasklet);
1274
1275         if (!(sc->sc_flags & SC_OP_INVALID))
1276                 ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
1277
1278         /* cleanup tx queues */
1279         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1280                 if (ATH_TXQ_SETUP(sc, i))
1281                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1282
1283         ath9k_hw_detach(sc->sc_ah);
1284         ath9k_exit_debug(sc);
1285         ath9k_ps_restore(sc);
1286 }
1287
1288 static int ath9k_reg_notifier(struct wiphy *wiphy,
1289                               struct regulatory_request *request)
1290 {
1291         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
1292         struct ath_wiphy *aphy = hw->priv;
1293         struct ath_softc *sc = aphy->sc;
1294         struct ath_regulatory *reg = &sc->sc_ah->regulatory;
1295
1296         return ath_reg_notifier_apply(wiphy, request, reg);
1297 }
1298
1299 static int ath_init(u16 devid, struct ath_softc *sc)
1300 {
1301         struct ath_hw *ah = NULL;
1302         int status;
1303         int error = 0, i;
1304         int csz = 0;
1305
1306         /* XXX: hardware will not be ready until ath_open() being called */
1307         sc->sc_flags |= SC_OP_INVALID;
1308
1309         if (ath9k_init_debug(sc) < 0)
1310                 printk(KERN_ERR "Unable to create debugfs files\n");
1311
1312         spin_lock_init(&sc->wiphy_lock);
1313         spin_lock_init(&sc->sc_resetlock);
1314         spin_lock_init(&sc->sc_serial_rw);
1315         spin_lock_init(&sc->ani_lock);
1316         mutex_init(&sc->mutex);
1317         tasklet_init(&sc->intr_tq, ath9k_tasklet, (unsigned long)sc);
1318         tasklet_init(&sc->bcon_tasklet, ath_beacon_tasklet,
1319                      (unsigned long)sc);
1320
1321         /*
1322          * Cache line size is used to size and align various
1323          * structures used to communicate with the hardware.
1324          */
1325         ath_read_cachesize(sc, &csz);
1326         /* XXX assert csz is non-zero */
1327         sc->cachelsz = csz << 2;        /* convert to bytes */
1328
1329         ah = ath9k_hw_attach(devid, sc, &status);
1330         if (ah == NULL) {
1331                 DPRINTF(sc, ATH_DBG_FATAL,
1332                         "Unable to attach hardware; HAL status %d\n", status);
1333                 error = -ENXIO;
1334                 goto bad;
1335         }
1336         sc->sc_ah = ah;
1337
1338         /* Get the hardware key cache size. */
1339         sc->keymax = ah->caps.keycache_size;
1340         if (sc->keymax > ATH_KEYMAX) {
1341                 DPRINTF(sc, ATH_DBG_ANY,
1342                         "Warning, using only %u entries in %u key cache\n",
1343                         ATH_KEYMAX, sc->keymax);
1344                 sc->keymax = ATH_KEYMAX;
1345         }
1346
1347         /*
1348          * Reset the key cache since some parts do not
1349          * reset the contents on initial power up.
1350          */
1351         for (i = 0; i < sc->keymax; i++)
1352                 ath9k_hw_keyreset(ah, (u16) i);
1353
1354         if (error)
1355                 goto bad;
1356
1357         /* default to MONITOR mode */
1358         sc->sc_ah->opmode = NL80211_IFTYPE_MONITOR;
1359
1360         /* Setup rate tables */
1361
1362         ath_rate_attach(sc);
1363         ath_setup_rates(sc, IEEE80211_BAND_2GHZ);
1364         ath_setup_rates(sc, IEEE80211_BAND_5GHZ);
1365
1366         /*
1367          * Allocate hardware transmit queues: one queue for
1368          * beacon frames and one data queue for each QoS
1369          * priority.  Note that the hal handles reseting
1370          * these queues at the needed time.
1371          */
1372         sc->beacon.beaconq = ath_beaconq_setup(ah);
1373         if (sc->beacon.beaconq == -1) {
1374                 DPRINTF(sc, ATH_DBG_FATAL,
1375                         "Unable to setup a beacon xmit queue\n");
1376                 error = -EIO;
1377                 goto bad2;
1378         }
1379         sc->beacon.cabq = ath_txq_setup(sc, ATH9K_TX_QUEUE_CAB, 0);
1380         if (sc->beacon.cabq == NULL) {
1381                 DPRINTF(sc, ATH_DBG_FATAL,
1382                         "Unable to setup CAB xmit queue\n");
1383                 error = -EIO;
1384                 goto bad2;
1385         }
1386
1387         sc->config.cabqReadytime = ATH_CABQ_READY_TIME;
1388         ath_cabq_update(sc);
1389
1390         for (i = 0; i < ARRAY_SIZE(sc->tx.hwq_map); i++)
1391                 sc->tx.hwq_map[i] = -1;
1392
1393         /* Setup data queues */
1394         /* NB: ensure BK queue is the lowest priority h/w queue */
1395         if (!ath_tx_setup(sc, ATH9K_WME_AC_BK)) {
1396                 DPRINTF(sc, ATH_DBG_FATAL,
1397                         "Unable to setup xmit queue for BK traffic\n");
1398                 error = -EIO;
1399                 goto bad2;
1400         }
1401
1402         if (!ath_tx_setup(sc, ATH9K_WME_AC_BE)) {
1403                 DPRINTF(sc, ATH_DBG_FATAL,
1404                         "Unable to setup xmit queue for BE traffic\n");
1405                 error = -EIO;
1406                 goto bad2;
1407         }
1408         if (!ath_tx_setup(sc, ATH9K_WME_AC_VI)) {
1409                 DPRINTF(sc, ATH_DBG_FATAL,
1410                         "Unable to setup xmit queue for VI traffic\n");
1411                 error = -EIO;
1412                 goto bad2;
1413         }
1414         if (!ath_tx_setup(sc, ATH9K_WME_AC_VO)) {
1415                 DPRINTF(sc, ATH_DBG_FATAL,
1416                         "Unable to setup xmit queue for VO traffic\n");
1417                 error = -EIO;
1418                 goto bad2;
1419         }
1420
1421         /* Initializes the noise floor to a reasonable default value.
1422          * Later on this will be updated during ANI processing. */
1423
1424         sc->ani.noise_floor = ATH_DEFAULT_NOISE_FLOOR;
1425         setup_timer(&sc->ani.timer, ath_ani_calibrate, (unsigned long)sc);
1426
1427         if (ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1428                                    ATH9K_CIPHER_TKIP, NULL)) {
1429                 /*
1430                  * Whether we should enable h/w TKIP MIC.
1431                  * XXX: if we don't support WME TKIP MIC, then we wouldn't
1432                  * report WMM capable, so it's always safe to turn on
1433                  * TKIP MIC in this case.
1434                  */
1435                 ath9k_hw_setcapability(sc->sc_ah, ATH9K_CAP_TKIP_MIC,
1436                                        0, 1, NULL);
1437         }
1438
1439         /*
1440          * Check whether the separate key cache entries
1441          * are required to handle both tx+rx MIC keys.
1442          * With split mic keys the number of stations is limited
1443          * to 27 otherwise 59.
1444          */
1445         if (ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1446                                    ATH9K_CIPHER_TKIP, NULL)
1447             && ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1448                                       ATH9K_CIPHER_MIC, NULL)
1449             && ath9k_hw_getcapability(ah, ATH9K_CAP_TKIP_SPLIT,
1450                                       0, NULL))
1451                 sc->splitmic = 1;
1452
1453         /* turn on mcast key search if possible */
1454         if (!ath9k_hw_getcapability(ah, ATH9K_CAP_MCAST_KEYSRCH, 0, NULL))
1455                 (void)ath9k_hw_setcapability(ah, ATH9K_CAP_MCAST_KEYSRCH, 1,
1456                                              1, NULL);
1457
1458         sc->config.txpowlimit = ATH_TXPOWER_MAX;
1459
1460         /* 11n Capabilities */
1461         if (ah->caps.hw_caps & ATH9K_HW_CAP_HT) {
1462                 sc->sc_flags |= SC_OP_TXAGGR;
1463                 sc->sc_flags |= SC_OP_RXAGGR;
1464         }
1465
1466         sc->tx_chainmask = ah->caps.tx_chainmask;
1467         sc->rx_chainmask = ah->caps.rx_chainmask;
1468
1469         ath9k_hw_setcapability(ah, ATH9K_CAP_DIVERSITY, 1, true, NULL);
1470         sc->rx.defant = ath9k_hw_getdefantenna(ah);
1471
1472         if (ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK)
1473                 memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
1474
1475         sc->beacon.slottime = ATH9K_SLOT_TIME_9;        /* default to short slot time */
1476
1477         /* initialize beacon slots */
1478         for (i = 0; i < ARRAY_SIZE(sc->beacon.bslot); i++) {
1479                 sc->beacon.bslot[i] = NULL;
1480                 sc->beacon.bslot_aphy[i] = NULL;
1481         }
1482
1483         /* setup channels and rates */
1484
1485         sc->sbands[IEEE80211_BAND_2GHZ].channels = ath9k_2ghz_chantable;
1486         sc->sbands[IEEE80211_BAND_2GHZ].bitrates =
1487                 sc->rates[IEEE80211_BAND_2GHZ];
1488         sc->sbands[IEEE80211_BAND_2GHZ].band = IEEE80211_BAND_2GHZ;
1489         sc->sbands[IEEE80211_BAND_2GHZ].n_channels =
1490                 ARRAY_SIZE(ath9k_2ghz_chantable);
1491
1492         if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes)) {
1493                 sc->sbands[IEEE80211_BAND_5GHZ].channels = ath9k_5ghz_chantable;
1494                 sc->sbands[IEEE80211_BAND_5GHZ].bitrates =
1495                         sc->rates[IEEE80211_BAND_5GHZ];
1496                 sc->sbands[IEEE80211_BAND_5GHZ].band = IEEE80211_BAND_5GHZ;
1497                 sc->sbands[IEEE80211_BAND_5GHZ].n_channels =
1498                         ARRAY_SIZE(ath9k_5ghz_chantable);
1499         }
1500
1501         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BT_COEX)
1502                 ath9k_hw_btcoex_enable(sc->sc_ah);
1503
1504         return 0;
1505 bad2:
1506         /* cleanup tx queues */
1507         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1508                 if (ATH_TXQ_SETUP(sc, i))
1509                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1510 bad:
1511         if (ah)
1512                 ath9k_hw_detach(ah);
1513         ath9k_exit_debug(sc);
1514
1515         return error;
1516 }
1517
1518 void ath_set_hw_capab(struct ath_softc *sc, struct ieee80211_hw *hw)
1519 {
1520         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
1521                 IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
1522                 IEEE80211_HW_SIGNAL_DBM |
1523                 IEEE80211_HW_AMPDU_AGGREGATION |
1524                 IEEE80211_HW_SUPPORTS_PS |
1525                 IEEE80211_HW_PS_NULLFUNC_STACK |
1526                 IEEE80211_HW_SPECTRUM_MGMT;
1527
1528         if (AR_SREV_9160_10_OR_LATER(sc->sc_ah) || modparam_nohwcrypt)
1529                 hw->flags |= IEEE80211_HW_MFP_CAPABLE;
1530
1531         hw->wiphy->interface_modes =
1532                 BIT(NL80211_IFTYPE_AP) |
1533                 BIT(NL80211_IFTYPE_STATION) |
1534                 BIT(NL80211_IFTYPE_ADHOC) |
1535                 BIT(NL80211_IFTYPE_MESH_POINT);
1536
1537         hw->queues = 4;
1538         hw->max_rates = 4;
1539         hw->channel_change_time = 5000;
1540         hw->max_listen_interval = 10;
1541         hw->max_rate_tries = ATH_11N_TXMAXTRY;
1542         hw->sta_data_size = sizeof(struct ath_node);
1543         hw->vif_data_size = sizeof(struct ath_vif);
1544
1545         hw->rate_control_algorithm = "ath9k_rate_control";
1546
1547         hw->wiphy->bands[IEEE80211_BAND_2GHZ] =
1548                 &sc->sbands[IEEE80211_BAND_2GHZ];
1549         if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes))
1550                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] =
1551                         &sc->sbands[IEEE80211_BAND_5GHZ];
1552 }
1553
1554 int ath_attach(u16 devid, struct ath_softc *sc)
1555 {
1556         struct ieee80211_hw *hw = sc->hw;
1557         int error = 0, i;
1558         struct ath_regulatory *reg;
1559
1560         DPRINTF(sc, ATH_DBG_CONFIG, "Attach ATH hw\n");
1561
1562         error = ath_init(devid, sc);
1563         if (error != 0)
1564                 return error;
1565
1566         /* get mac address from hardware and set in mac80211 */
1567
1568         SET_IEEE80211_PERM_ADDR(hw, sc->sc_ah->macaddr);
1569
1570         ath_set_hw_capab(sc, hw);
1571
1572         error = ath_regd_init(&sc->sc_ah->regulatory, sc->hw->wiphy,
1573                               ath9k_reg_notifier);
1574         if (error)
1575                 return error;
1576
1577         reg = &sc->sc_ah->regulatory;
1578
1579         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT) {
1580                 setup_ht_cap(sc, &sc->sbands[IEEE80211_BAND_2GHZ].ht_cap);
1581                 if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes))
1582                         setup_ht_cap(sc, &sc->sbands[IEEE80211_BAND_5GHZ].ht_cap);
1583         }
1584
1585         /* initialize tx/rx engine */
1586         error = ath_tx_init(sc, ATH_TXBUF);
1587         if (error != 0)
1588                 goto error_attach;
1589
1590         error = ath_rx_init(sc, ATH_RXBUF);
1591         if (error != 0)
1592                 goto error_attach;
1593
1594         INIT_WORK(&sc->chan_work, ath9k_wiphy_chan_work);
1595         INIT_DELAYED_WORK(&sc->wiphy_work, ath9k_wiphy_work);
1596         sc->wiphy_scheduler_int = msecs_to_jiffies(500);
1597
1598         error = ieee80211_register_hw(hw);
1599
1600         if (!ath_is_world_regd(reg)) {
1601                 error = regulatory_hint(hw->wiphy, reg->alpha2);
1602                 if (error)
1603                         goto error_attach;
1604         }
1605
1606         /* Initialize LED control */
1607         ath_init_leds(sc);
1608
1609         ath_start_rfkill_poll(sc);
1610
1611         return 0;
1612
1613 error_attach:
1614         /* cleanup tx queues */
1615         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1616                 if (ATH_TXQ_SETUP(sc, i))
1617                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1618
1619         ath9k_hw_detach(sc->sc_ah);
1620         ath9k_exit_debug(sc);
1621
1622         return error;
1623 }
1624
1625 int ath_reset(struct ath_softc *sc, bool retry_tx)
1626 {
1627         struct ath_hw *ah = sc->sc_ah;
1628         struct ieee80211_hw *hw = sc->hw;
1629         int r;
1630
1631         ath9k_hw_set_interrupts(ah, 0);
1632         ath_drain_all_txq(sc, retry_tx);
1633         ath_stoprecv(sc);
1634         ath_flushrecv(sc);
1635
1636         spin_lock_bh(&sc->sc_resetlock);
1637         r = ath9k_hw_reset(ah, sc->sc_ah->curchan, false);
1638         if (r)
1639                 DPRINTF(sc, ATH_DBG_FATAL,
1640                         "Unable to reset hardware; reset status %d\n", r);
1641         spin_unlock_bh(&sc->sc_resetlock);
1642
1643         if (ath_startrecv(sc) != 0)
1644                 DPRINTF(sc, ATH_DBG_FATAL, "Unable to start recv logic\n");
1645
1646         /*
1647          * We may be doing a reset in response to a request
1648          * that changes the channel so update any state that
1649          * might change as a result.
1650          */
1651         ath_cache_conf_rate(sc, &hw->conf);
1652
1653         ath_update_txpow(sc);
1654
1655         if (sc->sc_flags & SC_OP_BEACONS)
1656                 ath_beacon_config(sc, NULL);    /* restart beacons */
1657
1658         ath9k_hw_set_interrupts(ah, sc->imask);
1659
1660         if (retry_tx) {
1661                 int i;
1662                 for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1663                         if (ATH_TXQ_SETUP(sc, i)) {
1664                                 spin_lock_bh(&sc->tx.txq[i].axq_lock);
1665                                 ath_txq_schedule(sc, &sc->tx.txq[i]);
1666                                 spin_unlock_bh(&sc->tx.txq[i].axq_lock);
1667                         }
1668                 }
1669         }
1670
1671         return r;
1672 }
1673
1674 /*
1675  *  This function will allocate both the DMA descriptor structure, and the
1676  *  buffers it contains.  These are used to contain the descriptors used
1677  *  by the system.
1678 */
1679 int ath_descdma_setup(struct ath_softc *sc, struct ath_descdma *dd,
1680                       struct list_head *head, const char *name,
1681                       int nbuf, int ndesc)
1682 {
1683 #define DS2PHYS(_dd, _ds)                                               \
1684         ((_dd)->dd_desc_paddr + ((caddr_t)(_ds) - (caddr_t)(_dd)->dd_desc))
1685 #define ATH_DESC_4KB_BOUND_CHECK(_daddr) ((((_daddr) & 0xFFF) > 0xF7F) ? 1 : 0)
1686 #define ATH_DESC_4KB_BOUND_NUM_SKIPPED(_len) ((_len) / 4096)
1687
1688         struct ath_desc *ds;
1689         struct ath_buf *bf;
1690         int i, bsize, error;
1691
1692         DPRINTF(sc, ATH_DBG_CONFIG, "%s DMA: %u buffers %u desc/buf\n",
1693                 name, nbuf, ndesc);
1694
1695         INIT_LIST_HEAD(head);
1696         /* ath_desc must be a multiple of DWORDs */
1697         if ((sizeof(struct ath_desc) % 4) != 0) {
1698                 DPRINTF(sc, ATH_DBG_FATAL, "ath_desc not DWORD aligned\n");
1699                 ASSERT((sizeof(struct ath_desc) % 4) == 0);
1700                 error = -ENOMEM;
1701                 goto fail;
1702         }
1703
1704         dd->dd_desc_len = sizeof(struct ath_desc) * nbuf * ndesc;
1705
1706         /*
1707          * Need additional DMA memory because we can't use
1708          * descriptors that cross the 4K page boundary. Assume
1709          * one skipped descriptor per 4K page.
1710          */
1711         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_4KB_SPLITTRANS)) {
1712                 u32 ndesc_skipped =
1713                         ATH_DESC_4KB_BOUND_NUM_SKIPPED(dd->dd_desc_len);
1714                 u32 dma_len;
1715
1716                 while (ndesc_skipped) {
1717                         dma_len = ndesc_skipped * sizeof(struct ath_desc);
1718                         dd->dd_desc_len += dma_len;
1719
1720                         ndesc_skipped = ATH_DESC_4KB_BOUND_NUM_SKIPPED(dma_len);
1721                 };
1722         }
1723
1724         /* allocate descriptors */
1725         dd->dd_desc = dma_alloc_coherent(sc->dev, dd->dd_desc_len,
1726                                          &dd->dd_desc_paddr, GFP_KERNEL);
1727         if (dd->dd_desc == NULL) {
1728                 error = -ENOMEM;
1729                 goto fail;
1730         }
1731         ds = dd->dd_desc;
1732         DPRINTF(sc, ATH_DBG_CONFIG, "%s DMA map: %p (%u) -> %llx (%u)\n",
1733                 name, ds, (u32) dd->dd_desc_len,
1734                 ito64(dd->dd_desc_paddr), /*XXX*/(u32) dd->dd_desc_len);
1735
1736         /* allocate buffers */
1737         bsize = sizeof(struct ath_buf) * nbuf;
1738         bf = kzalloc(bsize, GFP_KERNEL);
1739         if (bf == NULL) {
1740                 error = -ENOMEM;
1741                 goto fail2;
1742         }
1743         dd->dd_bufptr = bf;
1744
1745         for (i = 0; i < nbuf; i++, bf++, ds += ndesc) {
1746                 bf->bf_desc = ds;
1747                 bf->bf_daddr = DS2PHYS(dd, ds);
1748
1749                 if (!(sc->sc_ah->caps.hw_caps &
1750                       ATH9K_HW_CAP_4KB_SPLITTRANS)) {
1751                         /*
1752                          * Skip descriptor addresses which can cause 4KB
1753                          * boundary crossing (addr + length) with a 32 dword
1754                          * descriptor fetch.
1755                          */
1756                         while (ATH_DESC_4KB_BOUND_CHECK(bf->bf_daddr)) {
1757                                 ASSERT((caddr_t) bf->bf_desc <
1758                                        ((caddr_t) dd->dd_desc +
1759                                         dd->dd_desc_len));
1760
1761                                 ds += ndesc;
1762                                 bf->bf_desc = ds;
1763                                 bf->bf_daddr = DS2PHYS(dd, ds);
1764                         }
1765                 }
1766                 list_add_tail(&bf->list, head);
1767         }
1768         return 0;
1769 fail2:
1770         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
1771                           dd->dd_desc_paddr);
1772 fail:
1773         memset(dd, 0, sizeof(*dd));
1774         return error;
1775 #undef ATH_DESC_4KB_BOUND_CHECK
1776 #undef ATH_DESC_4KB_BOUND_NUM_SKIPPED
1777 #undef DS2PHYS
1778 }
1779
1780 void ath_descdma_cleanup(struct ath_softc *sc,
1781                          struct ath_descdma *dd,
1782                          struct list_head *head)
1783 {
1784         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
1785                           dd->dd_desc_paddr);
1786
1787         INIT_LIST_HEAD(head);
1788         kfree(dd->dd_bufptr);
1789         memset(dd, 0, sizeof(*dd));
1790 }
1791
1792 int ath_get_hal_qnum(u16 queue, struct ath_softc *sc)
1793 {
1794         int qnum;
1795
1796         switch (queue) {
1797         case 0:
1798                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_VO];
1799                 break;
1800         case 1:
1801                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_VI];
1802                 break;
1803         case 2:
1804                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BE];
1805                 break;
1806         case 3:
1807                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BK];
1808                 break;
1809         default:
1810                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BE];
1811                 break;
1812         }
1813
1814         return qnum;
1815 }
1816
1817 int ath_get_mac80211_qnum(u32 queue, struct ath_softc *sc)
1818 {
1819         int qnum;
1820
1821         switch (queue) {
1822         case ATH9K_WME_AC_VO:
1823                 qnum = 0;
1824                 break;
1825         case ATH9K_WME_AC_VI:
1826                 qnum = 1;
1827                 break;
1828         case ATH9K_WME_AC_BE:
1829                 qnum = 2;
1830                 break;
1831         case ATH9K_WME_AC_BK:
1832                 qnum = 3;
1833                 break;
1834         default:
1835                 qnum = -1;
1836                 break;
1837         }
1838
1839         return qnum;
1840 }
1841
1842 /* XXX: Remove me once we don't depend on ath9k_channel for all
1843  * this redundant data */
1844 void ath9k_update_ichannel(struct ath_softc *sc, struct ieee80211_hw *hw,
1845                            struct ath9k_channel *ichan)
1846 {
1847         struct ieee80211_channel *chan = hw->conf.channel;
1848         struct ieee80211_conf *conf = &hw->conf;
1849
1850         ichan->channel = chan->center_freq;
1851         ichan->chan = chan;
1852
1853         if (chan->band == IEEE80211_BAND_2GHZ) {
1854                 ichan->chanmode = CHANNEL_G;
1855                 ichan->channelFlags = CHANNEL_2GHZ | CHANNEL_OFDM;
1856         } else {
1857                 ichan->chanmode = CHANNEL_A;
1858                 ichan->channelFlags = CHANNEL_5GHZ | CHANNEL_OFDM;
1859         }
1860
1861         sc->tx_chan_width = ATH9K_HT_MACMODE_20;
1862
1863         if (conf_is_ht(conf)) {
1864                 if (conf_is_ht40(conf))
1865                         sc->tx_chan_width = ATH9K_HT_MACMODE_2040;
1866
1867                 ichan->chanmode = ath_get_extchanmode(sc, chan,
1868                                             conf->channel_type);
1869         }
1870 }
1871
1872 /**********************/
1873 /* mac80211 callbacks */
1874 /**********************/
1875
1876 static int ath9k_start(struct ieee80211_hw *hw)
1877 {
1878         struct ath_wiphy *aphy = hw->priv;
1879         struct ath_softc *sc = aphy->sc;
1880         struct ieee80211_channel *curchan = hw->conf.channel;
1881         struct ath9k_channel *init_channel;
1882         int r;
1883
1884         DPRINTF(sc, ATH_DBG_CONFIG, "Starting driver with "
1885                 "initial channel: %d MHz\n", curchan->center_freq);
1886
1887         mutex_lock(&sc->mutex);
1888
1889         if (ath9k_wiphy_started(sc)) {
1890                 if (sc->chan_idx == curchan->hw_value) {
1891                         /*
1892                          * Already on the operational channel, the new wiphy
1893                          * can be marked active.
1894                          */
1895                         aphy->state = ATH_WIPHY_ACTIVE;
1896                         ieee80211_wake_queues(hw);
1897                 } else {
1898                         /*
1899                          * Another wiphy is on another channel, start the new
1900                          * wiphy in paused state.
1901                          */
1902                         aphy->state = ATH_WIPHY_PAUSED;
1903                         ieee80211_stop_queues(hw);
1904                 }
1905                 mutex_unlock(&sc->mutex);
1906                 return 0;
1907         }
1908         aphy->state = ATH_WIPHY_ACTIVE;
1909
1910         /* setup initial channel */
1911
1912         sc->chan_idx = curchan->hw_value;
1913
1914         init_channel = ath_get_curchannel(sc, hw);
1915
1916         /* Reset SERDES registers */
1917         ath9k_hw_configpcipowersave(sc->sc_ah, 0);
1918
1919         /*
1920          * The basic interface to setting the hardware in a good
1921          * state is ``reset''.  On return the hardware is known to
1922          * be powered up and with interrupts disabled.  This must
1923          * be followed by initialization of the appropriate bits
1924          * and then setup of the interrupt mask.
1925          */
1926         spin_lock_bh(&sc->sc_resetlock);
1927         r = ath9k_hw_reset(sc->sc_ah, init_channel, false);
1928         if (r) {
1929                 DPRINTF(sc, ATH_DBG_FATAL,
1930                         "Unable to reset hardware; reset status %d "
1931                         "(freq %u MHz)\n", r,
1932                         curchan->center_freq);
1933                 spin_unlock_bh(&sc->sc_resetlock);
1934                 goto mutex_unlock;
1935         }
1936         spin_unlock_bh(&sc->sc_resetlock);
1937
1938         /*
1939          * This is needed only to setup initial state
1940          * but it's best done after a reset.
1941          */
1942         ath_update_txpow(sc);
1943
1944         /*
1945          * Setup the hardware after reset:
1946          * The receive engine is set going.
1947          * Frame transmit is handled entirely
1948          * in the frame output path; there's nothing to do
1949          * here except setup the interrupt mask.
1950          */
1951         if (ath_startrecv(sc) != 0) {
1952                 DPRINTF(sc, ATH_DBG_FATAL, "Unable to start recv logic\n");
1953                 r = -EIO;
1954                 goto mutex_unlock;
1955         }
1956
1957         /* Setup our intr mask. */
1958         sc->imask = ATH9K_INT_RX | ATH9K_INT_TX
1959                 | ATH9K_INT_RXEOL | ATH9K_INT_RXORN
1960                 | ATH9K_INT_FATAL | ATH9K_INT_GLOBAL;
1961
1962         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_GTT)
1963                 sc->imask |= ATH9K_INT_GTT;
1964
1965         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT)
1966                 sc->imask |= ATH9K_INT_CST;
1967
1968         ath_cache_conf_rate(sc, &hw->conf);
1969
1970         sc->sc_flags &= ~SC_OP_INVALID;
1971
1972         /* Disable BMISS interrupt when we're not associated */
1973         sc->imask &= ~(ATH9K_INT_SWBA | ATH9K_INT_BMISS);
1974         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
1975
1976         ieee80211_wake_queues(hw);
1977
1978 mutex_unlock:
1979         mutex_unlock(&sc->mutex);
1980
1981         return r;
1982 }
1983
1984 static int ath9k_tx(struct ieee80211_hw *hw,
1985                     struct sk_buff *skb)
1986 {
1987         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1988         struct ath_wiphy *aphy = hw->priv;
1989         struct ath_softc *sc = aphy->sc;
1990         struct ath_tx_control txctl;
1991         int hdrlen, padsize;
1992
1993         if (aphy->state != ATH_WIPHY_ACTIVE && aphy->state != ATH_WIPHY_SCAN) {
1994                 printk(KERN_DEBUG "ath9k: %s: TX in unexpected wiphy state "
1995                        "%d\n", wiphy_name(hw->wiphy), aphy->state);
1996                 goto exit;
1997         }
1998
1999         if (sc->hw->conf.flags & IEEE80211_CONF_PS) {
2000                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2001                 /*
2002                  * mac80211 does not set PM field for normal data frames, so we
2003                  * need to update that based on the current PS mode.
2004                  */
2005                 if (ieee80211_is_data(hdr->frame_control) &&
2006                     !ieee80211_is_nullfunc(hdr->frame_control) &&
2007                     !ieee80211_has_pm(hdr->frame_control)) {
2008                         DPRINTF(sc, ATH_DBG_PS, "Add PM=1 for a TX frame "
2009                                 "while in PS mode\n");
2010                         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_PM);
2011                 }
2012         }
2013
2014         if (unlikely(sc->sc_ah->power_mode != ATH9K_PM_AWAKE)) {
2015                 /*
2016                  * We are using PS-Poll and mac80211 can request TX while in
2017                  * power save mode. Need to wake up hardware for the TX to be
2018                  * completed and if needed, also for RX of buffered frames.
2019                  */
2020                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2021                 ath9k_ps_wakeup(sc);
2022                 ath9k_hw_setrxabort(sc->sc_ah, 0);
2023                 if (ieee80211_is_pspoll(hdr->frame_control)) {
2024                         DPRINTF(sc, ATH_DBG_PS, "Sending PS-Poll to pick a "
2025                                 "buffered frame\n");
2026                         sc->sc_flags |= SC_OP_WAIT_FOR_PSPOLL_DATA;
2027                 } else {
2028                         DPRINTF(sc, ATH_DBG_PS, "Wake up to complete TX\n");
2029                         sc->sc_flags |= SC_OP_WAIT_FOR_TX_ACK;
2030                 }
2031                 /*
2032                  * The actual restore operation will happen only after
2033                  * the sc_flags bit is cleared. We are just dropping
2034                  * the ps_usecount here.
2035                  */
2036                 ath9k_ps_restore(sc);
2037         }
2038
2039         memset(&txctl, 0, sizeof(struct ath_tx_control));
2040
2041         /*
2042          * As a temporary workaround, assign seq# here; this will likely need
2043          * to be cleaned up to work better with Beacon transmission and virtual
2044          * BSSes.
2045          */
2046         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2047                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2048                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2049                         sc->tx.seq_no += 0x10;
2050                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2051                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
2052         }
2053
2054         /* Add the padding after the header if this is not already done */
2055         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2056         if (hdrlen & 3) {
2057                 padsize = hdrlen % 4;
2058                 if (skb_headroom(skb) < padsize)
2059                         return -1;
2060                 skb_push(skb, padsize);
2061                 memmove(skb->data, skb->data + padsize, hdrlen);
2062         }
2063
2064         /* Check if a tx queue is available */
2065
2066         txctl.txq = ath_test_get_txq(sc, skb);
2067         if (!txctl.txq)
2068                 goto exit;
2069
2070         DPRINTF(sc, ATH_DBG_XMIT, "transmitting packet, skb: %p\n", skb);
2071
2072         if (ath_tx_start(hw, skb, &txctl) != 0) {
2073                 DPRINTF(sc, ATH_DBG_XMIT, "TX failed\n");
2074                 goto exit;
2075         }
2076
2077         return 0;
2078 exit:
2079         dev_kfree_skb_any(skb);
2080         return 0;
2081 }
2082
2083 static void ath9k_stop(struct ieee80211_hw *hw)
2084 {
2085         struct ath_wiphy *aphy = hw->priv;
2086         struct ath_softc *sc = aphy->sc;
2087
2088         aphy->state = ATH_WIPHY_INACTIVE;
2089
2090         if (sc->sc_flags & SC_OP_INVALID) {
2091                 DPRINTF(sc, ATH_DBG_ANY, "Device not present\n");
2092                 return;
2093         }
2094
2095         mutex_lock(&sc->mutex);
2096
2097         ieee80211_stop_queues(hw);
2098
2099         if (ath9k_wiphy_started(sc)) {
2100                 mutex_unlock(&sc->mutex);
2101                 return; /* another wiphy still in use */
2102         }
2103
2104         /* make sure h/w will not generate any interrupt
2105          * before setting the invalid flag. */
2106         ath9k_hw_set_interrupts(sc->sc_ah, 0);
2107
2108         if (!(sc->sc_flags & SC_OP_INVALID)) {
2109                 ath_drain_all_txq(sc, false);
2110                 ath_stoprecv(sc);
2111                 ath9k_hw_phy_disable(sc->sc_ah);
2112         } else
2113                 sc->rx.rxlink = NULL;
2114
2115         wiphy_rfkill_stop_polling(sc->hw->wiphy);
2116
2117         /* disable HAL and put h/w to sleep */
2118         ath9k_hw_disable(sc->sc_ah);
2119         ath9k_hw_configpcipowersave(sc->sc_ah, 1);
2120
2121         sc->sc_flags |= SC_OP_INVALID;
2122
2123         mutex_unlock(&sc->mutex);
2124
2125         DPRINTF(sc, ATH_DBG_CONFIG, "Driver halt\n");
2126 }
2127
2128 static int ath9k_add_interface(struct ieee80211_hw *hw,
2129                                struct ieee80211_if_init_conf *conf)
2130 {
2131         struct ath_wiphy *aphy = hw->priv;
2132         struct ath_softc *sc = aphy->sc;
2133         struct ath_vif *avp = (void *)conf->vif->drv_priv;
2134         enum nl80211_iftype ic_opmode = NL80211_IFTYPE_UNSPECIFIED;
2135         int ret = 0;
2136
2137         mutex_lock(&sc->mutex);
2138
2139         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK) &&
2140             sc->nvifs > 0) {
2141                 ret = -ENOBUFS;
2142                 goto out;
2143         }
2144
2145         switch (conf->type) {
2146         case NL80211_IFTYPE_STATION:
2147                 ic_opmode = NL80211_IFTYPE_STATION;
2148                 break;
2149         case NL80211_IFTYPE_ADHOC:
2150         case NL80211_IFTYPE_AP:
2151         case NL80211_IFTYPE_MESH_POINT:
2152                 if (sc->nbcnvifs >= ATH_BCBUF) {
2153                         ret = -ENOBUFS;
2154                         goto out;
2155                 }
2156                 ic_opmode = conf->type;
2157                 break;
2158         default:
2159                 DPRINTF(sc, ATH_DBG_FATAL,
2160                         "Interface type %d not yet supported\n", conf->type);
2161                 ret = -EOPNOTSUPP;
2162                 goto out;
2163         }
2164
2165         DPRINTF(sc, ATH_DBG_CONFIG, "Attach a VIF of type: %d\n", ic_opmode);
2166
2167         /* Set the VIF opmode */
2168         avp->av_opmode = ic_opmode;
2169         avp->av_bslot = -1;
2170
2171         sc->nvifs++;
2172
2173         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK)
2174                 ath9k_set_bssid_mask(hw);
2175
2176         if (sc->nvifs > 1)
2177                 goto out; /* skip global settings for secondary vif */
2178
2179         if (ic_opmode == NL80211_IFTYPE_AP) {
2180                 ath9k_hw_set_tsfadjust(sc->sc_ah, 1);
2181                 sc->sc_flags |= SC_OP_TSF_RESET;
2182         }
2183
2184         /* Set the device opmode */
2185         sc->sc_ah->opmode = ic_opmode;
2186
2187         /*
2188          * Enable MIB interrupts when there are hardware phy counters.
2189          * Note we only do this (at the moment) for station mode.
2190          */
2191         if ((conf->type == NL80211_IFTYPE_STATION) ||
2192             (conf->type == NL80211_IFTYPE_ADHOC) ||
2193             (conf->type == NL80211_IFTYPE_MESH_POINT)) {
2194                 if (ath9k_hw_phycounters(sc->sc_ah))
2195                         sc->imask |= ATH9K_INT_MIB;
2196                 sc->imask |= ATH9K_INT_TSFOOR;
2197         }
2198
2199         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
2200
2201         if (conf->type == NL80211_IFTYPE_AP    ||
2202             conf->type == NL80211_IFTYPE_ADHOC ||
2203             conf->type == NL80211_IFTYPE_MONITOR)
2204                 ath_start_ani(sc);
2205
2206 out:
2207         mutex_unlock(&sc->mutex);
2208         return ret;
2209 }
2210
2211 static void ath9k_remove_interface(struct ieee80211_hw *hw,
2212                                    struct ieee80211_if_init_conf *conf)
2213 {
2214         struct ath_wiphy *aphy = hw->priv;
2215         struct ath_softc *sc = aphy->sc;
2216         struct ath_vif *avp = (void *)conf->vif->drv_priv;
2217         int i;
2218
2219         DPRINTF(sc, ATH_DBG_CONFIG, "Detach Interface\n");
2220
2221         mutex_lock(&sc->mutex);
2222
2223         /* Stop ANI */
2224         del_timer_sync(&sc->ani.timer);
2225
2226         /* Reclaim beacon resources */
2227         if ((sc->sc_ah->opmode == NL80211_IFTYPE_AP) ||
2228             (sc->sc_ah->opmode == NL80211_IFTYPE_ADHOC) ||
2229             (sc->sc_ah->opmode == NL80211_IFTYPE_MESH_POINT)) {
2230                 ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2231                 ath_beacon_return(sc, avp);
2232         }
2233
2234         sc->sc_flags &= ~SC_OP_BEACONS;
2235
2236         for (i = 0; i < ARRAY_SIZE(sc->beacon.bslot); i++) {
2237                 if (sc->beacon.bslot[i] == conf->vif) {
2238                         printk(KERN_DEBUG "%s: vif had allocated beacon "
2239                                "slot\n", __func__);
2240                         sc->beacon.bslot[i] = NULL;
2241                         sc->beacon.bslot_aphy[i] = NULL;
2242                 }
2243         }
2244
2245         sc->nvifs--;
2246
2247         mutex_unlock(&sc->mutex);
2248 }
2249
2250 static int ath9k_config(struct ieee80211_hw *hw, u32 changed)
2251 {
2252         struct ath_wiphy *aphy = hw->priv;
2253         struct ath_softc *sc = aphy->sc;
2254         struct ieee80211_conf *conf = &hw->conf;
2255         struct ath_hw *ah = sc->sc_ah;
2256
2257         mutex_lock(&sc->mutex);
2258
2259         if (changed & IEEE80211_CONF_CHANGE_PS) {
2260                 if (conf->flags & IEEE80211_CONF_PS) {
2261                         if (!(ah->caps.hw_caps &
2262                               ATH9K_HW_CAP_AUTOSLEEP)) {
2263                                 if ((sc->imask & ATH9K_INT_TIM_TIMER) == 0) {
2264                                         sc->imask |= ATH9K_INT_TIM_TIMER;
2265                                         ath9k_hw_set_interrupts(sc->sc_ah,
2266                                                         sc->imask);
2267                                 }
2268                                 ath9k_hw_setrxabort(sc->sc_ah, 1);
2269                         }
2270                         ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_NETWORK_SLEEP);
2271                 } else {
2272                         ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
2273                         if (!(ah->caps.hw_caps &
2274                               ATH9K_HW_CAP_AUTOSLEEP)) {
2275                                 ath9k_hw_setrxabort(sc->sc_ah, 0);
2276                                 sc->sc_flags &= ~(SC_OP_WAIT_FOR_BEACON |
2277                                                   SC_OP_WAIT_FOR_CAB |
2278                                                   SC_OP_WAIT_FOR_PSPOLL_DATA |
2279                                                   SC_OP_WAIT_FOR_TX_ACK);
2280                                 if (sc->imask & ATH9K_INT_TIM_TIMER) {
2281                                         sc->imask &= ~ATH9K_INT_TIM_TIMER;
2282                                         ath9k_hw_set_interrupts(sc->sc_ah,
2283                                                         sc->imask);
2284                                 }
2285                         }
2286                 }
2287         }
2288
2289         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2290                 struct ieee80211_channel *curchan = hw->conf.channel;
2291                 int pos = curchan->hw_value;
2292
2293                 aphy->chan_idx = pos;
2294                 aphy->chan_is_ht = conf_is_ht(conf);
2295
2296                 if (aphy->state == ATH_WIPHY_SCAN ||
2297                     aphy->state == ATH_WIPHY_ACTIVE)
2298                         ath9k_wiphy_pause_all_forced(sc, aphy);
2299                 else {
2300                         /*
2301                          * Do not change operational channel based on a paused
2302                          * wiphy changes.
2303                          */
2304                         goto skip_chan_change;
2305                 }
2306
2307                 DPRINTF(sc, ATH_DBG_CONFIG, "Set channel: %d MHz\n",
2308                         curchan->center_freq);
2309
2310                 /* XXX: remove me eventualy */
2311                 ath9k_update_ichannel(sc, hw, &sc->sc_ah->channels[pos]);
2312
2313                 ath_update_chainmask(sc, conf_is_ht(conf));
2314
2315                 if (ath_set_channel(sc, hw, &sc->sc_ah->channels[pos]) < 0) {
2316                         DPRINTF(sc, ATH_DBG_FATAL, "Unable to set channel\n");
2317                         mutex_unlock(&sc->mutex);
2318                         return -EINVAL;
2319                 }
2320         }
2321
2322 skip_chan_change:
2323         if (changed & IEEE80211_CONF_CHANGE_POWER)
2324                 sc->config.txpowlimit = 2 * conf->power_level;
2325
2326         mutex_unlock(&sc->mutex);
2327
2328         return 0;
2329 }
2330
2331 #define SUPPORTED_FILTERS                       \
2332         (FIF_PROMISC_IN_BSS |                   \
2333         FIF_ALLMULTI |                          \
2334         FIF_CONTROL |                           \
2335         FIF_OTHER_BSS |                         \
2336         FIF_BCN_PRBRESP_PROMISC |               \
2337         FIF_FCSFAIL)
2338
2339 /* FIXME: sc->sc_full_reset ? */
2340 static void ath9k_configure_filter(struct ieee80211_hw *hw,
2341                                    unsigned int changed_flags,
2342                                    unsigned int *total_flags,
2343                                    int mc_count,
2344                                    struct dev_mc_list *mclist)
2345 {
2346         struct ath_wiphy *aphy = hw->priv;
2347         struct ath_softc *sc = aphy->sc;
2348         u32 rfilt;
2349
2350         changed_flags &= SUPPORTED_FILTERS;
2351         *total_flags &= SUPPORTED_FILTERS;
2352
2353         sc->rx.rxfilter = *total_flags;
2354         ath9k_ps_wakeup(sc);
2355         rfilt = ath_calcrxfilter(sc);
2356         ath9k_hw_setrxfilter(sc->sc_ah, rfilt);
2357         ath9k_ps_restore(sc);
2358
2359         DPRINTF(sc, ATH_DBG_CONFIG, "Set HW RX filter: 0x%x\n", sc->rx.rxfilter);
2360 }
2361
2362 static void ath9k_sta_notify(struct ieee80211_hw *hw,
2363                              struct ieee80211_vif *vif,
2364                              enum sta_notify_cmd cmd,
2365                              struct ieee80211_sta *sta)
2366 {
2367         struct ath_wiphy *aphy = hw->priv;
2368         struct ath_softc *sc = aphy->sc;
2369
2370         switch (cmd) {
2371         case STA_NOTIFY_ADD:
2372                 ath_node_attach(sc, sta);
2373                 break;
2374         case STA_NOTIFY_REMOVE:
2375                 ath_node_detach(sc, sta);
2376                 break;
2377         default:
2378                 break;
2379         }
2380 }
2381
2382 static int ath9k_conf_tx(struct ieee80211_hw *hw, u16 queue,
2383                          const struct ieee80211_tx_queue_params *params)
2384 {
2385         struct ath_wiphy *aphy = hw->priv;
2386         struct ath_softc *sc = aphy->sc;
2387         struct ath9k_tx_queue_info qi;
2388         int ret = 0, qnum;
2389
2390         if (queue >= WME_NUM_AC)
2391                 return 0;
2392
2393         mutex_lock(&sc->mutex);
2394
2395         memset(&qi, 0, sizeof(struct ath9k_tx_queue_info));
2396
2397         qi.tqi_aifs = params->aifs;
2398         qi.tqi_cwmin = params->cw_min;
2399         qi.tqi_cwmax = params->cw_max;
2400         qi.tqi_burstTime = params->txop;
2401         qnum = ath_get_hal_qnum(queue, sc);
2402
2403         DPRINTF(sc, ATH_DBG_CONFIG,
2404                 "Configure tx [queue/halq] [%d/%d],  "
2405                 "aifs: %d, cw_min: %d, cw_max: %d, txop: %d\n",
2406                 queue, qnum, params->aifs, params->cw_min,
2407                 params->cw_max, params->txop);
2408
2409         ret = ath_txq_update(sc, qnum, &qi);
2410         if (ret)
2411                 DPRINTF(sc, ATH_DBG_FATAL, "TXQ Update failed\n");
2412
2413         mutex_unlock(&sc->mutex);
2414
2415         return ret;
2416 }
2417
2418 static int ath9k_set_key(struct ieee80211_hw *hw,
2419                          enum set_key_cmd cmd,
2420                          struct ieee80211_vif *vif,
2421                          struct ieee80211_sta *sta,
2422                          struct ieee80211_key_conf *key)
2423 {
2424         struct ath_wiphy *aphy = hw->priv;
2425         struct ath_softc *sc = aphy->sc;
2426         int ret = 0;
2427
2428         if (modparam_nohwcrypt)
2429                 return -ENOSPC;
2430
2431         mutex_lock(&sc->mutex);
2432         ath9k_ps_wakeup(sc);
2433         DPRINTF(sc, ATH_DBG_CONFIG, "Set HW Key\n");
2434
2435         switch (cmd) {
2436         case SET_KEY:
2437                 ret = ath_key_config(sc, vif, sta, key);
2438                 if (ret >= 0) {
2439                         key->hw_key_idx = ret;
2440                         /* push IV and Michael MIC generation to stack */
2441                         key->flags |= IEEE80211_KEY_FLAG_GENERATE_IV;
2442                         if (key->alg == ALG_TKIP)
2443                                 key->flags |= IEEE80211_KEY_FLAG_GENERATE_MMIC;
2444                         if (sc->sc_ah->sw_mgmt_crypto && key->alg == ALG_CCMP)
2445                                 key->flags |= IEEE80211_KEY_FLAG_SW_MGMT;
2446                         ret = 0;
2447                 }
2448                 break;
2449         case DISABLE_KEY:
2450                 ath_key_delete(sc, key);
2451                 break;
2452         default:
2453                 ret = -EINVAL;
2454         }
2455
2456         ath9k_ps_restore(sc);
2457         mutex_unlock(&sc->mutex);
2458
2459         return ret;
2460 }
2461
2462 static void ath9k_bss_info_changed(struct ieee80211_hw *hw,
2463                                    struct ieee80211_vif *vif,
2464                                    struct ieee80211_bss_conf *bss_conf,
2465                                    u32 changed)
2466 {
2467         struct ath_wiphy *aphy = hw->priv;
2468         struct ath_softc *sc = aphy->sc;
2469         struct ath_hw *ah = sc->sc_ah;
2470         struct ath_vif *avp = (void *)vif->drv_priv;
2471         u32 rfilt = 0;
2472         int error, i;
2473
2474         mutex_lock(&sc->mutex);
2475
2476         /*
2477          * TODO: Need to decide which hw opmode to use for
2478          *       multi-interface cases
2479          * XXX: This belongs into add_interface!
2480          */
2481         if (vif->type == NL80211_IFTYPE_AP &&
2482             ah->opmode != NL80211_IFTYPE_AP) {
2483                 ah->opmode = NL80211_IFTYPE_STATION;
2484                 ath9k_hw_setopmode(ah);
2485                 memcpy(sc->curbssid, sc->sc_ah->macaddr, ETH_ALEN);
2486                 sc->curaid = 0;
2487                 ath9k_hw_write_associd(sc);
2488                 /* Request full reset to get hw opmode changed properly */
2489                 sc->sc_flags |= SC_OP_FULL_RESET;
2490         }
2491
2492         if ((changed & BSS_CHANGED_BSSID) &&
2493             !is_zero_ether_addr(bss_conf->bssid)) {
2494                 switch (vif->type) {
2495                 case NL80211_IFTYPE_STATION:
2496                 case NL80211_IFTYPE_ADHOC:
2497                 case NL80211_IFTYPE_MESH_POINT:
2498                         /* Set BSSID */
2499                         memcpy(sc->curbssid, bss_conf->bssid, ETH_ALEN);
2500                         memcpy(avp->bssid, bss_conf->bssid, ETH_ALEN);
2501                         sc->curaid = 0;
2502                         ath9k_hw_write_associd(sc);
2503
2504                         /* Set aggregation protection mode parameters */
2505                         sc->config.ath_aggr_prot = 0;
2506
2507                         DPRINTF(sc, ATH_DBG_CONFIG,
2508                                 "RX filter 0x%x bssid %pM aid 0x%x\n",
2509                                 rfilt, sc->curbssid, sc->curaid);
2510
2511                         /* need to reconfigure the beacon */
2512                         sc->sc_flags &= ~SC_OP_BEACONS ;
2513
2514                         break;
2515                 default:
2516                         break;
2517                 }
2518         }
2519
2520         if ((vif->type == NL80211_IFTYPE_ADHOC) ||
2521             (vif->type == NL80211_IFTYPE_AP) ||
2522             (vif->type == NL80211_IFTYPE_MESH_POINT)) {
2523                 if ((changed & BSS_CHANGED_BEACON) ||
2524                     (changed & BSS_CHANGED_BEACON_ENABLED &&
2525                      bss_conf->enable_beacon)) {
2526                         /*
2527                          * Allocate and setup the beacon frame.
2528                          *
2529                          * Stop any previous beacon DMA.  This may be
2530                          * necessary, for example, when an ibss merge
2531                          * causes reconfiguration; we may be called
2532                          * with beacon transmission active.
2533                          */
2534                         ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2535
2536                         error = ath_beacon_alloc(aphy, vif);
2537                         if (!error)
2538                                 ath_beacon_config(sc, vif);
2539                 }
2540         }
2541
2542         /* Check for WLAN_CAPABILITY_PRIVACY ? */
2543         if ((avp->av_opmode != NL80211_IFTYPE_STATION)) {
2544                 for (i = 0; i < IEEE80211_WEP_NKID; i++)
2545                         if (ath9k_hw_keyisvalid(sc->sc_ah, (u16)i))
2546                                 ath9k_hw_keysetmac(sc->sc_ah,
2547                                                    (u16)i,
2548                                                    sc->curbssid);
2549         }
2550
2551         /* Only legacy IBSS for now */
2552         if (vif->type == NL80211_IFTYPE_ADHOC)
2553                 ath_update_chainmask(sc, 0);
2554
2555         if (changed & BSS_CHANGED_ERP_PREAMBLE) {
2556                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed PREAMBLE %d\n",
2557                         bss_conf->use_short_preamble);
2558                 if (bss_conf->use_short_preamble)
2559                         sc->sc_flags |= SC_OP_PREAMBLE_SHORT;
2560                 else
2561                         sc->sc_flags &= ~SC_OP_PREAMBLE_SHORT;
2562         }
2563
2564         if (changed & BSS_CHANGED_ERP_CTS_PROT) {
2565                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed CTS PROT %d\n",
2566                         bss_conf->use_cts_prot);
2567                 if (bss_conf->use_cts_prot &&
2568                     hw->conf.channel->band != IEEE80211_BAND_5GHZ)
2569                         sc->sc_flags |= SC_OP_PROTECT_ENABLE;
2570                 else
2571                         sc->sc_flags &= ~SC_OP_PROTECT_ENABLE;
2572         }
2573
2574         if (changed & BSS_CHANGED_ASSOC) {
2575                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed ASSOC %d\n",
2576                         bss_conf->assoc);
2577                 ath9k_bss_assoc_info(sc, vif, bss_conf);
2578         }
2579
2580         /*
2581          * The HW TSF has to be reset when the beacon interval changes.
2582          * We set the flag here, and ath_beacon_config_ap() would take this
2583          * into account when it gets called through the subsequent
2584          * config_interface() call - with IFCC_BEACON in the changed field.
2585          */
2586
2587         if (changed & BSS_CHANGED_BEACON_INT) {
2588                 sc->sc_flags |= SC_OP_TSF_RESET;
2589                 sc->beacon_interval = bss_conf->beacon_int;
2590         }
2591
2592         mutex_unlock(&sc->mutex);
2593 }
2594
2595 static u64 ath9k_get_tsf(struct ieee80211_hw *hw)
2596 {
2597         u64 tsf;
2598         struct ath_wiphy *aphy = hw->priv;
2599         struct ath_softc *sc = aphy->sc;
2600
2601         mutex_lock(&sc->mutex);
2602         tsf = ath9k_hw_gettsf64(sc->sc_ah);
2603         mutex_unlock(&sc->mutex);
2604
2605         return tsf;
2606 }
2607
2608 static void ath9k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
2609 {
2610         struct ath_wiphy *aphy = hw->priv;
2611         struct ath_softc *sc = aphy->sc;
2612
2613         mutex_lock(&sc->mutex);
2614         ath9k_hw_settsf64(sc->sc_ah, tsf);
2615         mutex_unlock(&sc->mutex);
2616 }
2617
2618 static void ath9k_reset_tsf(struct ieee80211_hw *hw)
2619 {
2620         struct ath_wiphy *aphy = hw->priv;
2621         struct ath_softc *sc = aphy->sc;
2622
2623         mutex_lock(&sc->mutex);
2624         ath9k_hw_reset_tsf(sc->sc_ah);
2625         mutex_unlock(&sc->mutex);
2626 }
2627
2628 static int ath9k_ampdu_action(struct ieee80211_hw *hw,
2629                               enum ieee80211_ampdu_mlme_action action,
2630                               struct ieee80211_sta *sta,
2631                               u16 tid, u16 *ssn)
2632 {
2633         struct ath_wiphy *aphy = hw->priv;
2634         struct ath_softc *sc = aphy->sc;
2635         int ret = 0;
2636
2637         switch (action) {
2638         case IEEE80211_AMPDU_RX_START:
2639                 if (!(sc->sc_flags & SC_OP_RXAGGR))
2640                         ret = -ENOTSUPP;
2641                 break;
2642         case IEEE80211_AMPDU_RX_STOP:
2643                 break;
2644         case IEEE80211_AMPDU_TX_START:
2645                 ret = ath_tx_aggr_start(sc, sta, tid, ssn);
2646                 if (ret < 0)
2647                         DPRINTF(sc, ATH_DBG_FATAL,
2648                                 "Unable to start TX aggregation\n");
2649                 else
2650                         ieee80211_start_tx_ba_cb_irqsafe(hw, sta->addr, tid);
2651                 break;
2652         case IEEE80211_AMPDU_TX_STOP:
2653                 ret = ath_tx_aggr_stop(sc, sta, tid);
2654                 if (ret < 0)
2655                         DPRINTF(sc, ATH_DBG_FATAL,
2656                                 "Unable to stop TX aggregation\n");
2657
2658                 ieee80211_stop_tx_ba_cb_irqsafe(hw, sta->addr, tid);
2659                 break;
2660         case IEEE80211_AMPDU_TX_OPERATIONAL:
2661                 ath_tx_aggr_resume(sc, sta, tid);
2662                 break;
2663         default:
2664                 DPRINTF(sc, ATH_DBG_FATAL, "Unknown AMPDU action\n");
2665         }
2666
2667         return ret;
2668 }
2669
2670 static void ath9k_sw_scan_start(struct ieee80211_hw *hw)
2671 {
2672         struct ath_wiphy *aphy = hw->priv;
2673         struct ath_softc *sc = aphy->sc;
2674
2675         if (ath9k_wiphy_scanning(sc)) {
2676                 printk(KERN_DEBUG "ath9k: Two wiphys trying to scan at the "
2677                        "same time\n");
2678                 /*
2679                  * Do not allow the concurrent scanning state for now. This
2680                  * could be improved with scanning control moved into ath9k.
2681                  */
2682                 return;
2683         }
2684
2685         aphy->state = ATH_WIPHY_SCAN;
2686         ath9k_wiphy_pause_all_forced(sc, aphy);
2687
2688         spin_lock_bh(&sc->ani_lock);
2689         sc->sc_flags |= SC_OP_SCANNING;
2690         spin_unlock_bh(&sc->ani_lock);
2691 }
2692
2693 static void ath9k_sw_scan_complete(struct ieee80211_hw *hw)
2694 {
2695         struct ath_wiphy *aphy = hw->priv;
2696         struct ath_softc *sc = aphy->sc;
2697
2698         spin_lock_bh(&sc->ani_lock);
2699         aphy->state = ATH_WIPHY_ACTIVE;
2700         sc->sc_flags &= ~SC_OP_SCANNING;
2701         sc->sc_flags |= SC_OP_FULL_RESET;
2702         spin_unlock_bh(&sc->ani_lock);
2703 }
2704
2705 struct ieee80211_ops ath9k_ops = {
2706         .tx                 = ath9k_tx,
2707         .start              = ath9k_start,
2708         .stop               = ath9k_stop,
2709         .add_interface      = ath9k_add_interface,
2710         .remove_interface   = ath9k_remove_interface,
2711         .config             = ath9k_config,
2712         .configure_filter   = ath9k_configure_filter,
2713         .sta_notify         = ath9k_sta_notify,
2714         .conf_tx            = ath9k_conf_tx,
2715         .bss_info_changed   = ath9k_bss_info_changed,
2716         .set_key            = ath9k_set_key,
2717         .get_tsf            = ath9k_get_tsf,
2718         .set_tsf            = ath9k_set_tsf,
2719         .reset_tsf          = ath9k_reset_tsf,
2720         .ampdu_action       = ath9k_ampdu_action,
2721         .sw_scan_start      = ath9k_sw_scan_start,
2722         .sw_scan_complete   = ath9k_sw_scan_complete,
2723         .rfkill_poll        = ath9k_rfkill_poll_state,
2724 };
2725
2726 static struct {
2727         u32 version;
2728         const char * name;
2729 } ath_mac_bb_names[] = {
2730         { AR_SREV_VERSION_5416_PCI,     "5416" },
2731         { AR_SREV_VERSION_5416_PCIE,    "5418" },
2732         { AR_SREV_VERSION_9100,         "9100" },
2733         { AR_SREV_VERSION_9160,         "9160" },
2734         { AR_SREV_VERSION_9280,         "9280" },
2735         { AR_SREV_VERSION_9285,         "9285" }
2736 };
2737
2738 static struct {
2739         u16 version;
2740         const char * name;
2741 } ath_rf_names[] = {
2742         { 0,                            "5133" },
2743         { AR_RAD5133_SREV_MAJOR,        "5133" },
2744         { AR_RAD5122_SREV_MAJOR,        "5122" },
2745         { AR_RAD2133_SREV_MAJOR,        "2133" },
2746         { AR_RAD2122_SREV_MAJOR,        "2122" }
2747 };
2748
2749 /*
2750  * Return the MAC/BB name. "????" is returned if the MAC/BB is unknown.
2751  */
2752 const char *
2753 ath_mac_bb_name(u32 mac_bb_version)
2754 {
2755         int i;
2756
2757         for (i=0; i<ARRAY_SIZE(ath_mac_bb_names); i++) {
2758                 if (ath_mac_bb_names[i].version == mac_bb_version) {
2759                         return ath_mac_bb_names[i].name;
2760                 }
2761         }
2762
2763         return "????";
2764 }
2765
2766 /*
2767  * Return the RF name. "????" is returned if the RF is unknown.
2768  */
2769 const char *
2770 ath_rf_name(u16 rf_version)
2771 {
2772         int i;
2773
2774         for (i=0; i<ARRAY_SIZE(ath_rf_names); i++) {
2775                 if (ath_rf_names[i].version == rf_version) {
2776                         return ath_rf_names[i].name;
2777                 }
2778         }
2779
2780         return "????";
2781 }
2782
2783 static int __init ath9k_init(void)
2784 {
2785         int error;
2786
2787         /* Register rate control algorithm */
2788         error = ath_rate_control_register();
2789         if (error != 0) {
2790                 printk(KERN_ERR
2791                         "ath9k: Unable to register rate control "
2792                         "algorithm: %d\n",
2793                         error);
2794                 goto err_out;
2795         }
2796
2797         error = ath9k_debug_create_root();
2798         if (error) {
2799                 printk(KERN_ERR
2800                         "ath9k: Unable to create debugfs root: %d\n",
2801                         error);
2802                 goto err_rate_unregister;
2803         }
2804
2805         error = ath_pci_init();
2806         if (error < 0) {
2807                 printk(KERN_ERR
2808                         "ath9k: No PCI devices found, driver not installed.\n");
2809                 error = -ENODEV;
2810                 goto err_remove_root;
2811         }
2812
2813         error = ath_ahb_init();
2814         if (error < 0) {
2815                 error = -ENODEV;
2816                 goto err_pci_exit;
2817         }
2818
2819         return 0;
2820
2821  err_pci_exit:
2822         ath_pci_exit();
2823
2824  err_remove_root:
2825         ath9k_debug_remove_root();
2826  err_rate_unregister:
2827         ath_rate_control_unregister();
2828  err_out:
2829         return error;
2830 }
2831 module_init(ath9k_init);
2832
2833 static void __exit ath9k_exit(void)
2834 {
2835         ath_ahb_exit();
2836         ath_pci_exit();
2837         ath9k_debug_remove_root();
2838         ath_rate_control_unregister();
2839         printk(KERN_INFO "%s: Driver unloaded\n", dev_info);
2840 }
2841 module_exit(ath9k_exit);