ee2a83491235f860b1d0eb5ea9d9dd81cc949e00
[linux-2.6.git] / drivers / net / wireless / ath / ath9k / btcoex.c
1 /*
2  * Copyright (c) 2009 Atheros Communications Inc.
3  *
4  * Permission to use, copy, modify, and/or distribute this software for any
5  * purpose with or without fee is hereby granted, provided that the above
6  * copyright notice and this permission notice appear in all copies.
7  *
8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15  */
16
17 #include "ath9k.h"
18
19 enum ath_bt_mode {
20         ATH_BT_COEX_MODE_LEGACY,        /* legacy rx_clear mode */
21         ATH_BT_COEX_MODE_UNSLOTTED,     /* untimed/unslotted mode */
22         ATH_BT_COEX_MODE_SLOTTED,       /* slotted mode */
23         ATH_BT_COEX_MODE_DISALBED,      /* coexistence disabled */
24 };
25
26 struct ath_btcoex_config {
27         u8 bt_time_extend;
28         bool bt_txstate_extend;
29         bool bt_txframe_extend;
30         enum ath_bt_mode bt_mode; /* coexistence mode */
31         bool bt_quiet_collision;
32         bool bt_rxclear_polarity; /* invert rx_clear as WLAN_ACTIVE*/
33         u8 bt_priority_time;
34         u8 bt_first_slot_time;
35         bool bt_hold_rx_clear;
36 };
37
38 static const u16 ath_subsysid_tbl[] = {
39         AR9280_COEX2WIRE_SUBSYSID,
40         AT9285_COEX3WIRE_SA_SUBSYSID,
41         AT9285_COEX3WIRE_DA_SUBSYSID
42 };
43
44 /*
45  * Checks the subsystem id of the device to see if it
46  * supports btcoex
47  */
48 bool ath_btcoex_supported(u16 subsysid)
49 {
50         int i;
51
52         if (!subsysid)
53                 return false;
54
55         for (i = 0; i < ARRAY_SIZE(ath_subsysid_tbl); i++)
56                 if (subsysid == ath_subsysid_tbl[i])
57                         return true;
58
59         return false;
60 }
61
62 void ath9k_hw_init_btcoex_hw(struct ath_hw *ah, int qnum)
63 {
64         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
65         const struct ath_btcoex_config ath_bt_config = {
66                 .bt_time_extend = 0,
67                 .bt_txstate_extend = true,
68                 .bt_txframe_extend = true,
69                 .bt_mode = ATH_BT_COEX_MODE_SLOTTED,
70                 .bt_quiet_collision = true,
71                 .bt_rxclear_polarity = true,
72                 .bt_priority_time = 2,
73                 .bt_first_slot_time = 5,
74                 .bt_hold_rx_clear = true,
75         };
76         u32 i;
77
78         btcoex_hw->bt_coex_mode =
79                 (btcoex_hw->bt_coex_mode & AR_BT_QCU_THRESH) |
80                 SM(ath_bt_config.bt_time_extend, AR_BT_TIME_EXTEND) |
81                 SM(ath_bt_config.bt_txstate_extend, AR_BT_TXSTATE_EXTEND) |
82                 SM(ath_bt_config.bt_txframe_extend, AR_BT_TX_FRAME_EXTEND) |
83                 SM(ath_bt_config.bt_mode, AR_BT_MODE) |
84                 SM(ath_bt_config.bt_quiet_collision, AR_BT_QUIET) |
85                 SM(ath_bt_config.bt_rxclear_polarity, AR_BT_RX_CLEAR_POLARITY) |
86                 SM(ath_bt_config.bt_priority_time, AR_BT_PRIORITY_TIME) |
87                 SM(ath_bt_config.bt_first_slot_time, AR_BT_FIRST_SLOT_TIME) |
88                 SM(qnum, AR_BT_QCU_THRESH);
89
90         btcoex_hw->bt_coex_mode2 =
91                 SM(ath_bt_config.bt_hold_rx_clear, AR_BT_HOLD_RX_CLEAR) |
92                 SM(ATH_BTCOEX_BMISS_THRESH, AR_BT_BCN_MISS_THRESH) |
93                 AR_BT_DISABLE_BT_ANT;
94
95         for (i = 0; i < 32; i++)
96                 ah->hw_gen_timers.gen_timer_index[(debruijn32 << i) >> 27] = i;
97 }
98
99 void ath9k_hw_btcoex_init_2wire(struct ath_hw *ah)
100 {
101         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
102
103         /* connect bt_active to baseband */
104         REG_CLR_BIT(ah, AR_GPIO_INPUT_EN_VAL,
105                     (AR_GPIO_INPUT_EN_VAL_BT_PRIORITY_DEF |
106                      AR_GPIO_INPUT_EN_VAL_BT_FREQUENCY_DEF));
107
108         REG_SET_BIT(ah, AR_GPIO_INPUT_EN_VAL,
109                     AR_GPIO_INPUT_EN_VAL_BT_ACTIVE_BB);
110
111         /* Set input mux for bt_active to gpio pin */
112         REG_RMW_FIELD(ah, AR_GPIO_INPUT_MUX1,
113                       AR_GPIO_INPUT_MUX1_BT_ACTIVE,
114                       btcoex_hw->btactive_gpio);
115
116         /* Configure the desired gpio port for input */
117         ath9k_hw_cfg_gpio_input(ah, btcoex_hw->btactive_gpio);
118 }
119
120 void ath9k_hw_btcoex_init_3wire(struct ath_hw *ah)
121 {
122         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
123
124         /* btcoex 3-wire */
125         REG_SET_BIT(ah, AR_GPIO_INPUT_EN_VAL,
126                         (AR_GPIO_INPUT_EN_VAL_BT_PRIORITY_BB |
127                          AR_GPIO_INPUT_EN_VAL_BT_ACTIVE_BB));
128
129         /* Set input mux for bt_prority_async and
130          *                  bt_active_async to GPIO pins */
131         REG_RMW_FIELD(ah, AR_GPIO_INPUT_MUX1,
132                         AR_GPIO_INPUT_MUX1_BT_ACTIVE,
133                         btcoex_hw->btactive_gpio);
134
135         REG_RMW_FIELD(ah, AR_GPIO_INPUT_MUX1,
136                         AR_GPIO_INPUT_MUX1_BT_PRIORITY,
137                         btcoex_hw->btpriority_gpio);
138
139         /* Configure the desired GPIO ports for input */
140
141         ath9k_hw_cfg_gpio_input(ah, btcoex_hw->btactive_gpio);
142         ath9k_hw_cfg_gpio_input(ah, btcoex_hw->btpriority_gpio);
143 }
144
145 static void ath9k_hw_btcoex_enable_2wire(struct ath_hw *ah)
146 {
147         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
148
149         /* Configure the desired GPIO port for TX_FRAME output */
150         ath9k_hw_cfg_output(ah, btcoex_hw->wlanactive_gpio,
151                             AR_GPIO_OUTPUT_MUX_AS_TX_FRAME);
152 }
153
154 void ath9k_hw_btcoex_set_weight(struct ath_hw *ah,
155                                 u32 bt_weight,
156                                 u32 wlan_weight)
157 {
158         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
159
160         btcoex_hw->bt_coex_weights = SM(bt_weight, AR_BTCOEX_BT_WGHT) |
161                                      SM(wlan_weight, AR_BTCOEX_WL_WGHT);
162 }
163
164 static void ath9k_hw_btcoex_enable_3wire(struct ath_hw *ah)
165 {
166         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
167
168         /*
169          * Program coex mode and weight registers to
170          * enable coex 3-wire
171          */
172         REG_WRITE(ah, AR_BT_COEX_MODE, btcoex_hw->bt_coex_mode);
173         REG_WRITE(ah, AR_BT_COEX_WEIGHT, btcoex_hw->bt_coex_weights);
174         REG_WRITE(ah, AR_BT_COEX_MODE2, btcoex_hw->bt_coex_mode2);
175
176         REG_RMW_FIELD(ah, AR_QUIET1, AR_QUIET1_QUIET_ACK_CTS_ENABLE, 1);
177         REG_RMW_FIELD(ah, AR_PCU_MISC, AR_PCU_BT_ANT_PREVENT_RX, 0);
178
179         ath9k_hw_cfg_output(ah, btcoex_hw->wlanactive_gpio,
180                             AR_GPIO_OUTPUT_MUX_AS_RX_CLEAR_EXTERNAL);
181 }
182
183 void ath9k_hw_btcoex_enable(struct ath_hw *ah)
184 {
185         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
186
187         switch (btcoex_hw->scheme) {
188         case ATH_BTCOEX_CFG_NONE:
189                 break;
190         case ATH_BTCOEX_CFG_2WIRE:
191                 ath9k_hw_btcoex_enable_2wire(ah);
192                 break;
193         case ATH_BTCOEX_CFG_3WIRE:
194                 ath9k_hw_btcoex_enable_3wire(ah);
195                 break;
196         }
197
198         REG_RMW(ah, AR_GPIO_PDPU,
199                 (0x2 << (btcoex_hw->btactive_gpio * 2)),
200                 (0x3 << (btcoex_hw->btactive_gpio * 2)));
201
202         ah->btcoex_hw.enabled = true;
203 }
204
205 void ath9k_hw_btcoex_disable(struct ath_hw *ah)
206 {
207         struct ath_btcoex_hw *btcoex_hw = &ah->btcoex_hw;
208
209         ath9k_hw_set_gpio(ah, btcoex_hw->wlanactive_gpio, 0);
210
211         ath9k_hw_cfg_output(ah, btcoex_hw->wlanactive_gpio,
212                         AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
213
214         if (btcoex_hw->scheme == ATH_BTCOEX_CFG_3WIRE) {
215                 REG_WRITE(ah, AR_BT_COEX_MODE, AR_BT_QUIET | AR_BT_MODE);
216                 REG_WRITE(ah, AR_BT_COEX_WEIGHT, 0);
217                 REG_WRITE(ah, AR_BT_COEX_MODE2, 0);
218         }
219
220         ah->btcoex_hw.enabled = false;
221 }