drivers/net/wireless/ath/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/ethtool.h>
  52 #include <linux/uaccess.h>
  53
  54 #include <net/ieee80211_radiotap.h>
  55
  56 #include <asm/unaligned.h>
  57
  58 #include "base.h"
  59 #include "reg.h"
  60 #include "debug.h"
  61
  62 static u8 ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
  63 static int modparam_nohwcrypt;
  64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
  65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  66
  67 static int modparam_all_channels;
  68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
  69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
  70
  71
  72 /******************\
  73 * Internal defines *
  74 \******************/
  75
  76 /* Module info */
  77 MODULE_AUTHOR("Jiri Slaby");
  78 MODULE_AUTHOR("Nick Kossifidis");
  79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  81 MODULE_LICENSE("Dual BSD/GPL");
  82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  83
  84
  85 /* Known PCI ids */
  86 static const struct pci_device_id ath5k_pci_id_table[] = {
  87         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
  88         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
  89         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
  90         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
  91         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
  92         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
  93         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
  94         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
  95         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
  96         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
  98         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
  99         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
 100         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
 101         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
 102         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
 103         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
 104         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
 105         { 0 }
 106 };
 107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 108
 109 /* Known SREVs */
 110 static const struct ath5k_srev_name srev_names[] = {
 111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 147 };
 148
 149 static const struct ieee80211_rate ath5k_rates[] = {
 150         { .bitrate = 10,
 151           .hw_value = ATH5K_RATE_CODE_1M, },
 152         { .bitrate = 20,
 153           .hw_value = ATH5K_RATE_CODE_2M,
 154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 156         { .bitrate = 55,
 157           .hw_value = ATH5K_RATE_CODE_5_5M,
 158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 160         { .bitrate = 110,
 161           .hw_value = ATH5K_RATE_CODE_11M,
 162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 164         { .bitrate = 60,
 165           .hw_value = ATH5K_RATE_CODE_6M,
 166           .flags = 0 },
 167         { .bitrate = 90,
 168           .hw_value = ATH5K_RATE_CODE_9M,
 169           .flags = 0 },
 170         { .bitrate = 120,
 171           .hw_value = ATH5K_RATE_CODE_12M,
 172           .flags = 0 },
 173         { .bitrate = 180,
 174           .hw_value = ATH5K_RATE_CODE_18M,
 175           .flags = 0 },
 176         { .bitrate = 240,
 177           .hw_value = ATH5K_RATE_CODE_24M,
 178           .flags = 0 },
 179         { .bitrate = 360,
 180           .hw_value = ATH5K_RATE_CODE_36M,
 181           .flags = 0 },
 182         { .bitrate = 480,
 183           .hw_value = ATH5K_RATE_CODE_48M,
 184           .flags = 0 },
 185         { .bitrate = 540,
 186           .hw_value = ATH5K_RATE_CODE_54M,
 187           .flags = 0 },
 188         /* XR missing */
 189 };
 190
 191 /*
 192  * Prototypes - PCI stack related functions
 193  */
 194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 195                                 const struct pci_device_id *id);
 196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 197 #ifdef CONFIG_PM
 198 static int              ath5k_pci_suspend(struct pci_dev *pdev,
 199                                         pm_message_t state);
 200 static int              ath5k_pci_resume(struct pci_dev *pdev);
 201 #else
 202 #define ath5k_pci_suspend NULL
 203 #define ath5k_pci_resume NULL
 204 #endif /* CONFIG_PM */
 205
 206 static struct pci_driver ath5k_pci_driver = {
 207         .name           = KBUILD_MODNAME,
 208         .id_table       = ath5k_pci_id_table,
 209         .probe          = ath5k_pci_probe,
 210         .remove         = __devexit_p(ath5k_pci_remove),
 211         .suspend        = ath5k_pci_suspend,
 212         .resume         = ath5k_pci_resume,
 213 };
 214
 215
 216
 217 /*
 218  * Prototypes - MAC 802.11 stack related functions
 219  */
 220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
 221 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
 222                 struct ath5k_txq *txq);
 223 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
 224 static int ath5k_reset_wake(struct ath5k_softc *sc);
 225 static int ath5k_start(struct ieee80211_hw *hw);
 226 static void ath5k_stop(struct ieee80211_hw *hw);
 227 static int ath5k_add_interface(struct ieee80211_hw *hw,
 228                 struct ieee80211_if_init_conf *conf);
 229 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 230                 struct ieee80211_if_init_conf *conf);
 231 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
 232 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
 233                                    int mc_count, struct dev_addr_list *mc_list);
 234 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 235                 unsigned int changed_flags,
 236                 unsigned int *new_flags,
 237                 u64 multicast);
 238 static int ath5k_set_key(struct ieee80211_hw *hw,
 239                 enum set_key_cmd cmd,
 240                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
 241                 struct ieee80211_key_conf *key);
 242 static int ath5k_get_stats(struct ieee80211_hw *hw,
 243                 struct ieee80211_low_level_stats *stats);
 244 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
 245                 struct ieee80211_tx_queue_stats *stats);
 246 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 247 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
 248 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 249 static int ath5k_beacon_update(struct ieee80211_hw *hw,
 250                 struct ieee80211_vif *vif);
 251 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
 252                 struct ieee80211_vif *vif,
 253                 struct ieee80211_bss_conf *bss_conf,
 254                 u32 changes);
 255 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
 256 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
 257
 258 static const struct ieee80211_ops ath5k_hw_ops = {
 259         .tx             = ath5k_tx,
 260         .start          = ath5k_start,
 261         .stop           = ath5k_stop,
 262         .add_interface  = ath5k_add_interface,
 263         .remove_interface = ath5k_remove_interface,
 264         .config         = ath5k_config,
 265         .prepare_multicast = ath5k_prepare_multicast,
 266         .configure_filter = ath5k_configure_filter,
 267         .set_key        = ath5k_set_key,
 268         .get_stats      = ath5k_get_stats,
 269         .conf_tx        = NULL,
 270         .get_tx_stats   = ath5k_get_tx_stats,
 271         .get_tsf        = ath5k_get_tsf,
 272         .set_tsf        = ath5k_set_tsf,
 273         .reset_tsf      = ath5k_reset_tsf,
 274         .bss_info_changed = ath5k_bss_info_changed,
 275         .sw_scan_start  = ath5k_sw_scan_start,
 276         .sw_scan_complete = ath5k_sw_scan_complete,
 277 };
 278
 279 /*
 280  * Prototypes - Internal functions
 281  */
 282 /* Attach detach */
 283 static int      ath5k_attach(struct pci_dev *pdev,
 284                         struct ieee80211_hw *hw);
 285 static void     ath5k_detach(struct pci_dev *pdev,
 286                         struct ieee80211_hw *hw);
 287 /* Channel/mode setup */
 288 static inline short ath5k_ieee2mhz(short chan);
 289 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 290                                 struct ieee80211_channel *channels,
 291                                 unsigned int mode,
 292                                 unsigned int max);
 293 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
 294 static int      ath5k_chan_set(struct ath5k_softc *sc,
 295                                 struct ieee80211_channel *chan);
 296 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 297                                 unsigned int mode);
 298 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 299
 300 /* Descriptor setup */
 301 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 302                                 struct pci_dev *pdev);
 303 static void     ath5k_desc_free(struct ath5k_softc *sc,
 304                                 struct pci_dev *pdev);
 305 /* Buffers setup */
 306 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 307                                 struct ath5k_buf *bf);
 308 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 309                                 struct ath5k_buf *bf,
 310                                 struct ath5k_txq *txq);
 311 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 312                                 struct ath5k_buf *bf)
 313 {
 314         BUG_ON(!bf);
 315         if (!bf->skb)
 316                 return;
 317         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 318                         PCI_DMA_TODEVICE);
 319         dev_kfree_skb_any(bf->skb);
 320         bf->skb = NULL;
 321 }
 322
 323 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
 324                                 struct ath5k_buf *bf)
 325 {
 326         BUG_ON(!bf);
 327         if (!bf->skb)
 328                 return;
 329         pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
 330                         PCI_DMA_FROMDEVICE);
 331         dev_kfree_skb_any(bf->skb);
 332         bf->skb = NULL;
 333 }
 334
 335
 336 /* Queues setup */
 337 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 338                                 int qtype, int subtype);
 339 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 340 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 341 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 342                                 struct ath5k_txq *txq);
 343 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 344 static void     ath5k_txq_release(struct ath5k_softc *sc);
 345 /* Rx handling */
 346 static int      ath5k_rx_start(struct ath5k_softc *sc);
 347 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 348 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 349                                         struct ath5k_desc *ds,
 350                                         struct sk_buff *skb,
 351                                         struct ath5k_rx_status *rs);
 352 static void     ath5k_tasklet_rx(unsigned long data);
 353 /* Tx handling */
 354 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 355                                 struct ath5k_txq *txq);
 356 static void     ath5k_tasklet_tx(unsigned long data);
 357 /* Beacon handling */
 358 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 359                                         struct ath5k_buf *bf);
 360 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 361 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 362 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 363 static void     ath5k_tasklet_beacon(unsigned long data);
 364
 365 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 366 {
 367         u64 tsf = ath5k_hw_get_tsf64(ah);
 368
 369         if ((tsf & 0x7fff) < rstamp)
 370                 tsf -= 0x8000;
 371
 372         return (tsf & ~0x7fff) | rstamp;
 373 }
 374
 375 /* Interrupt handling */
 376 static int      ath5k_init(struct ath5k_softc *sc);
 377 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 378 static int      ath5k_stop_hw(struct ath5k_softc *sc);
 379 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 380 static void     ath5k_tasklet_reset(unsigned long data);
 381
 382 static void     ath5k_tasklet_calibrate(unsigned long data);
 383
 384 /*
 385  * Module init/exit functions
 386  */
 387 static int __init
 388 init_ath5k_pci(void)
 389 {
 390         int ret;
 391
 392         ath5k_debug_init();
 393
 394         ret = pci_register_driver(&ath5k_pci_driver);
 395         if (ret) {
 396                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 397                 return ret;
 398         }
 399
 400         return 0;
 401 }
 402
 403 static void __exit
 404 exit_ath5k_pci(void)
 405 {
 406         pci_unregister_driver(&ath5k_pci_driver);
 407
 408         ath5k_debug_finish();
 409 }
 410
 411 module_init(init_ath5k_pci);
 412 module_exit(exit_ath5k_pci);
 413
 414
 415 /********************\
 416 * PCI Initialization *
 417 \********************/
 418
 419 static const char *
 420 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 421 {
 422         const char *name = "xxxxx";
 423         unsigned int i;
 424
 425         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 426                 if (srev_names[i].sr_type != type)
 427                         continue;
 428
 429                 if ((val & 0xf0) == srev_names[i].sr_val)
 430                         name = srev_names[i].sr_name;
 431
 432                 if ((val & 0xff) == srev_names[i].sr_val) {
 433                         name = srev_names[i].sr_name;
 434                         break;
 435                 }
 436         }
 437
 438         return name;
 439 }
 440 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
 441 {
 442         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 443         return ath5k_hw_reg_read(ah, reg_offset);
 444 }
 445
 446 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
 447 {
 448         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 449         ath5k_hw_reg_write(ah, val, reg_offset);
 450 }
 451
 452 static const struct ath_ops ath5k_common_ops = {
 453         .read = ath5k_ioread32,
 454         .write = ath5k_iowrite32,
 455 };
 456
 457 static int __devinit
 458 ath5k_pci_probe(struct pci_dev *pdev,
 459                 const struct pci_device_id *id)
 460 {
 461         void __iomem *mem;
 462         struct ath5k_softc *sc;
 463         struct ath_common *common;
 464         struct ieee80211_hw *hw;
 465         int ret;
 466         u8 csz;
 467
 468         ret = pci_enable_device(pdev);
 469         if (ret) {
 470                 dev_err(&pdev->dev, "can't enable device\n");
 471                 goto err;
 472         }
 473
 474         /* XXX 32-bit addressing only */
 475         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 476         if (ret) {
 477                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 478                 goto err_dis;
 479         }
 480
 481         /*
 482          * Cache line size is used to size and align various
 483          * structures used to communicate with the hardware.
 484          */
 485         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 486         if (csz == 0) {
 487                 /*
 488                  * Linux 2.4.18 (at least) writes the cache line size
 489                  * register as a 16-bit wide register which is wrong.
 490                  * We must have this setup properly for rx buffer
 491                  * DMA to work so force a reasonable value here if it
 492                  * comes up zero.
 493                  */
 494                 csz = L1_CACHE_BYTES >> 2;
 495                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 496         }
 497         /*
 498          * The default setting of latency timer yields poor results,
 499          * set it to the value used by other systems.  It may be worth
 500          * tweaking this setting more.
 501          */
 502         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 503
 504         /* Enable bus mastering */
 505         pci_set_master(pdev);
 506
 507         /*
 508          * Disable the RETRY_TIMEOUT register (0x41) to keep
 509          * PCI Tx retries from interfering with C3 CPU state.
 510          */
 511         pci_write_config_byte(pdev, 0x41, 0);
 512
 513         ret = pci_request_region(pdev, 0, "ath5k");
 514         if (ret) {
 515                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 516                 goto err_dis;
 517         }
 518
 519         mem = pci_iomap(pdev, 0, 0);
 520         if (!mem) {
 521                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 522                 ret = -EIO;
 523                 goto err_reg;
 524         }
 525
 526         /*
 527          * Allocate hw (mac80211 main struct)
 528          * and hw->priv (driver private data)
 529          */
 530         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 531         if (hw == NULL) {
 532                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 533                 ret = -ENOMEM;
 534                 goto err_map;
 535         }
 536
 537         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 538
 539         /* Initialize driver private data */
 540         SET_IEEE80211_DEV(hw, &pdev->dev);
 541         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
 542                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
 543                     IEEE80211_HW_SIGNAL_DBM |
 544                     IEEE80211_HW_NOISE_DBM;
 545
 546         hw->wiphy->interface_modes =
 547                 BIT(NL80211_IFTYPE_AP) |
 548                 BIT(NL80211_IFTYPE_STATION) |
 549                 BIT(NL80211_IFTYPE_ADHOC) |
 550                 BIT(NL80211_IFTYPE_MESH_POINT);
 551
 552         hw->extra_tx_headroom = 2;
 553         hw->channel_change_time = 5000;
 554         sc = hw->priv;
 555         sc->hw = hw;
 556         sc->pdev = pdev;
 557
 558         ath5k_debug_init_device(sc);
 559
 560         /*
 561          * Mark the device as detached to avoid processing
 562          * interrupts until setup is complete.
 563          */
 564         __set_bit(ATH_STAT_INVALID, sc->status);
 565
 566         sc->iobase = mem; /* So we can unmap it on detach */
 567         sc->opmode = NL80211_IFTYPE_STATION;
 568         sc->bintval = 1000;
 569         mutex_init(&sc->lock);
 570         spin_lock_init(&sc->rxbuflock);
 571         spin_lock_init(&sc->txbuflock);
 572         spin_lock_init(&sc->block);
 573
 574         /* Set private data */
 575         pci_set_drvdata(pdev, hw);
 576
 577         /* Setup interrupt handler */
 578         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 579         if (ret) {
 580                 ATH5K_ERR(sc, "request_irq failed\n");
 581                 goto err_free;
 582         }
 583
 584         /*If we passed the test malloc a ath5k_hw struct*/
 585         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
 586         if (!sc->ah) {
 587                 ret = -ENOMEM;
 588                 ATH5K_ERR(sc, "out of memory\n");
 589                 goto err_irq;
 590         }
 591
 592         sc->ah->ah_sc = sc;
 593         sc->ah->ah_iobase = sc->iobase;
 594         common = ath5k_hw_common(sc->ah);
 595         common->ops = &ath5k_common_ops;
 596         common->ah = sc->ah;
 597         common->hw = hw;
 598         common->cachelsz = csz << 2; /* convert to bytes */
 599
 600         /* Initialize device */
 601         ret = ath5k_hw_attach(sc);
 602         if (ret) {
 603                 goto err_free_ah;
 604         }
 605
 606         /* set up multi-rate retry capabilities */
 607         if (sc->ah->ah_version == AR5K_AR5212) {
 608                 hw->max_rates = 4;
 609                 hw->max_rate_tries = 11;
 610         }
 611
 612         /* Finish private driver data initialization */
 613         ret = ath5k_attach(pdev, hw);
 614         if (ret)
 615                 goto err_ah;
 616
 617         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 618                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
 619                                         sc->ah->ah_mac_srev,
 620                                         sc->ah->ah_phy_revision);
 621
 622         if (!sc->ah->ah_single_chip) {
 623                 /* Single chip radio (!RF5111) */
 624                 if (sc->ah->ah_radio_5ghz_revision &&
 625                         !sc->ah->ah_radio_2ghz_revision) {
 626                         /* No 5GHz support -> report 2GHz radio */
 627                         if (!test_bit(AR5K_MODE_11A,
 628                                 sc->ah->ah_capabilities.cap_mode)) {
 629                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 630                                         ath5k_chip_name(AR5K_VERSION_RAD,
 631                                                 sc->ah->ah_radio_5ghz_revision),
 632                                                 sc->ah->ah_radio_5ghz_revision);
 633                         /* No 2GHz support (5110 and some
 634                          * 5Ghz only cards) -> report 5Ghz radio */
 635                         } else if (!test_bit(AR5K_MODE_11B,
 636                                 sc->ah->ah_capabilities.cap_mode)) {
 637                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 638                                         ath5k_chip_name(AR5K_VERSION_RAD,
 639                                                 sc->ah->ah_radio_5ghz_revision),
 640                                                 sc->ah->ah_radio_5ghz_revision);
 641                         /* Multiband radio */
 642                         } else {
 643                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 644                                         " (0x%x)\n",
 645                                         ath5k_chip_name(AR5K_VERSION_RAD,
 646                                                 sc->ah->ah_radio_5ghz_revision),
 647                                                 sc->ah->ah_radio_5ghz_revision);
 648                         }
 649                 }
 650                 /* Multi chip radio (RF5111 - RF2111) ->
 651                  * report both 2GHz/5GHz radios */
 652                 else if (sc->ah->ah_radio_5ghz_revision &&
 653                                 sc->ah->ah_radio_2ghz_revision){
 654                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 655                                 ath5k_chip_name(AR5K_VERSION_RAD,
 656                                         sc->ah->ah_radio_5ghz_revision),
 657                                         sc->ah->ah_radio_5ghz_revision);
 658                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 659                                 ath5k_chip_name(AR5K_VERSION_RAD,
 660                                         sc->ah->ah_radio_2ghz_revision),
 661                                         sc->ah->ah_radio_2ghz_revision);
 662                 }
 663         }
 664
 665
 666         /* ready to process interrupts */
 667         __clear_bit(ATH_STAT_INVALID, sc->status);
 668
 669         return 0;
 670 err_ah:
 671         ath5k_hw_detach(sc->ah);
 672 err_irq:
 673         free_irq(pdev->irq, sc);
 674 err_free_ah:
 675         kfree(sc->ah);
 676 err_free:
 677         ieee80211_free_hw(hw);
 678 err_map:
 679         pci_iounmap(pdev, mem);
 680 err_reg:
 681         pci_release_region(pdev, 0);
 682 err_dis:
 683         pci_disable_device(pdev);
 684 err:
 685         return ret;
 686 }
 687
 688 static void __devexit
 689 ath5k_pci_remove(struct pci_dev *pdev)
 690 {
 691         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 692         struct ath5k_softc *sc = hw->priv;
 693
 694         ath5k_debug_finish_device(sc);
 695         ath5k_detach(pdev, hw);
 696         ath5k_hw_detach(sc->ah);
 697         kfree(sc->ah);
 698         free_irq(pdev->irq, sc);
 699         pci_iounmap(pdev, sc->iobase);
 700         pci_release_region(pdev, 0);
 701         pci_disable_device(pdev);
 702         ieee80211_free_hw(hw);
 703 }
 704
 705 #ifdef CONFIG_PM
 706 static int
 707 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 708 {
 709         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 710         struct ath5k_softc *sc = hw->priv;
 711
 712         ath5k_led_off(sc);
 713
 714         pci_save_state(pdev);
 715         pci_disable_device(pdev);
 716         pci_set_power_state(pdev, PCI_D3hot);
 717
 718         return 0;
 719 }
 720
 721 static int
 722 ath5k_pci_resume(struct pci_dev *pdev)
 723 {
 724         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 725         struct ath5k_softc *sc = hw->priv;
 726         int err;
 727
 728         pci_restore_state(pdev);
 729
 730         err = pci_enable_device(pdev);
 731         if (err)
 732                 return err;
 733
 734         /*
 735          * Suspend/Resume resets the PCI configuration space, so we have to
 736          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 737          * PCI Tx retries from interfering with C3 CPU state
 738          */
 739         pci_write_config_byte(pdev, 0x41, 0);
 740
 741         ath5k_led_enable(sc);
 742         return 0;
 743 }
 744 #endif /* CONFIG_PM */
 745
 746
 747 /***********************\
 748 * Driver Initialization *
 749 \***********************/
 750
 751 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
 752 {
 753         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 754         struct ath5k_softc *sc = hw->priv;
 755         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
 756
 757         return ath_reg_notifier_apply(wiphy, request, regulatory);
 758 }
 759
 760 static int
 761 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 762 {
 763         struct ath5k_softc *sc = hw->priv;
 764         struct ath5k_hw *ah = sc->ah;
 765         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
 766         u8 mac[ETH_ALEN] = {};
 767         int ret;
 768
 769         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 770
 771         /*
 772          * Check if the MAC has multi-rate retry support.
 773          * We do this by trying to setup a fake extended
 774          * descriptor.  MAC's that don't have support will
 775          * return false w/o doing anything.  MAC's that do
 776          * support it will return true w/o doing anything.
 777          */
 778         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 779         if (ret < 0)
 780                 goto err;
 781         if (ret > 0)
 782                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 783
 784         /*
 785          * Collect the channel list.  The 802.11 layer
 786          * is resposible for filtering this list based
 787          * on settings like the phy mode and regulatory
 788          * domain restrictions.
 789          */
 790         ret = ath5k_setup_bands(hw);
 791         if (ret) {
 792                 ATH5K_ERR(sc, "can't get channels\n");
 793                 goto err;
 794         }
 795
 796         /* NB: setup here so ath5k_rate_update is happy */
 797         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 798                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 799         else
 800                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 801
 802         /*
 803          * Allocate tx+rx descriptors and populate the lists.
 804          */
 805         ret = ath5k_desc_alloc(sc, pdev);
 806         if (ret) {
 807                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 808                 goto err;
 809         }
 810
 811         /*
 812          * Allocate hardware transmit queues: one queue for
 813          * beacon frames and one data queue for each QoS
 814          * priority.  Note that hw functions handle reseting
 815          * these queues at the needed time.
 816          */
 817         ret = ath5k_beaconq_setup(ah);
 818         if (ret < 0) {
 819                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 820                 goto err_desc;
 821         }
 822         sc->bhalq = ret;
 823         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
 824         if (IS_ERR(sc->cabq)) {
 825                 ATH5K_ERR(sc, "can't setup cab queue\n");
 826                 ret = PTR_ERR(sc->cabq);
 827                 goto err_bhal;
 828         }
 829
 830         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 831         if (IS_ERR(sc->txq)) {
 832                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 833                 ret = PTR_ERR(sc->txq);
 834                 goto err_queues;
 835         }
 836
 837         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 838         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 839         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 840         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
 841         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
 842
 843         ret = ath5k_eeprom_read_mac(ah, mac);
 844         if (ret) {
 845                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
 846                         sc->pdev->device);
 847                 goto err_queues;
 848         }
 849
 850         SET_IEEE80211_PERM_ADDR(hw, mac);
 851         /* All MAC address bits matter for ACKs */
 852         memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
 853         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 854
 855         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
 856         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
 857         if (ret) {
 858                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
 859                 goto err_queues;
 860         }
 861
 862         ret = ieee80211_register_hw(hw);
 863         if (ret) {
 864                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 865                 goto err_queues;
 866         }
 867
 868         if (!ath_is_world_regd(regulatory))
 869                 regulatory_hint(hw->wiphy, regulatory->alpha2);
 870
 871         ath5k_init_leds(sc);
 872
 873         return 0;
 874 err_queues:
 875         ath5k_txq_release(sc);
 876 err_bhal:
 877         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 878 err_desc:
 879         ath5k_desc_free(sc, pdev);
 880 err:
 881         return ret;
 882 }
 883
 884 static void
 885 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 886 {
 887         struct ath5k_softc *sc = hw->priv;
 888
 889         /*
 890          * NB: the order of these is important:
 891          * o call the 802.11 layer before detaching ath5k_hw to
 892          *   insure callbacks into the driver to delete global
 893          *   key cache entries can be handled
 894          * o reclaim the tx queue data structures after calling
 895          *   the 802.11 layer as we'll get called back to reclaim
 896          *   node state and potentially want to use them
 897          * o to cleanup the tx queues the hal is called, so detach
 898          *   it last
 899          * XXX: ??? detach ath5k_hw ???
 900          * Other than that, it's straightforward...
 901          */
 902         ieee80211_unregister_hw(hw);
 903         ath5k_desc_free(sc, pdev);
 904         ath5k_txq_release(sc);
 905         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 906         ath5k_unregister_leds(sc);
 907
 908         /*
 909          * NB: can't reclaim these until after ieee80211_ifdetach
 910          * returns because we'll get called back to reclaim node
 911          * state and potentially want to use them.
 912          */
 913 }
 914
 915
 916
 917
 918 /********************\
 919 * Channel/mode setup *
 920 \********************/
 921
 922 /*
 923  * Convert IEEE channel number to MHz frequency.
 924  */
 925 static inline short
 926 ath5k_ieee2mhz(short chan)
 927 {
 928         if (chan <= 14 || chan >= 27)
 929                 return ieee80211chan2mhz(chan);
 930         else
 931                 return 2212 + chan * 20;
 932 }
 933
 934 /*
 935  * Returns true for the channel numbers used without all_channels modparam.
 936  */
 937 static bool ath5k_is_standard_channel(short chan)
 938 {
 939         return ((chan <= 14) ||
 940                 /* UNII 1,2 */
 941                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
 942                 /* midband */
 943                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
 944                 /* UNII-3 */
 945                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
 946 }
 947
 948 static unsigned int
 949 ath5k_copy_channels(struct ath5k_hw *ah,
 950                 struct ieee80211_channel *channels,
 951                 unsigned int mode,
 952                 unsigned int max)
 953 {
 954         unsigned int i, count, size, chfreq, freq, ch;
 955
 956         if (!test_bit(mode, ah->ah_modes))
 957                 return 0;
 958
 959         switch (mode) {
 960         case AR5K_MODE_11A:
 961         case AR5K_MODE_11A_TURBO:
 962                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 963                 size = 220 ;
 964                 chfreq = CHANNEL_5GHZ;
 965                 break;
 966         case AR5K_MODE_11B:
 967         case AR5K_MODE_11G:
 968         case AR5K_MODE_11G_TURBO:
 969                 size = 26;
 970                 chfreq = CHANNEL_2GHZ;
 971                 break;
 972         default:
 973                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 974                 return 0;
 975         }
 976
 977         for (i = 0, count = 0; i < size && max > 0; i++) {
 978                 ch = i + 1 ;
 979                 freq = ath5k_ieee2mhz(ch);
 980
 981                 /* Check if channel is supported by the chipset */
 982                 if (!ath5k_channel_ok(ah, freq, chfreq))
 983                         continue;
 984
 985                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
 986                         continue;
 987
 988                 /* Write channel info and increment counter */
 989                 channels[count].center_freq = freq;
 990                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 991                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 992                 switch (mode) {
 993                 case AR5K_MODE_11A:
 994                 case AR5K_MODE_11G:
 995                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 996                         break;
 997                 case AR5K_MODE_11A_TURBO:
 998                 case AR5K_MODE_11G_TURBO:
 999                         channels[count].hw_value = chfreq |
1000                                 CHANNEL_OFDM | CHANNEL_TURBO;
1001                         break;
1002                 case AR5K_MODE_11B:
1003                         channels[count].hw_value = CHANNEL_B;
1004                 }
1005
1006                 count++;
1007                 max--;
1008         }
1009
1010         return count;
1011 }
1012
1013 static void
1014 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
1015 {
1016         u8 i;
1017
1018         for (i = 0; i < AR5K_MAX_RATES; i++)
1019                 sc->rate_idx[b->band][i] = -1;
1020
1021         for (i = 0; i < b->n_bitrates; i++) {
1022                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
1023                 if (b->bitrates[i].hw_value_short)
1024                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
1025         }
1026 }
1027
1028 static int
1029 ath5k_setup_bands(struct ieee80211_hw *hw)
1030 {
1031         struct ath5k_softc *sc = hw->priv;
1032         struct ath5k_hw *ah = sc->ah;
1033         struct ieee80211_supported_band *sband;
1034         int max_c, count_c = 0;
1035         int i;
1036
1037         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1038         max_c = ARRAY_SIZE(sc->channels);
1039
1040         /* 2GHz band */
1041         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1042         sband->band = IEEE80211_BAND_2GHZ;
1043         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1044
1045         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1046                 /* G mode */
1047                 memcpy(sband->bitrates, &ath5k_rates[0],
1048                        sizeof(struct ieee80211_rate) * 12);
1049                 sband->n_bitrates = 12;
1050
1051                 sband->channels = sc->channels;
1052                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1053                                         AR5K_MODE_11G, max_c);
1054
1055                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1056                 count_c = sband->n_channels;
1057                 max_c -= count_c;
1058         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1059                 /* B mode */
1060                 memcpy(sband->bitrates, &ath5k_rates[0],
1061                        sizeof(struct ieee80211_rate) * 4);
1062                 sband->n_bitrates = 4;
1063
1064                 /* 5211 only supports B rates and uses 4bit rate codes
1065                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1066                  * fix them up here:
1067                  */
1068                 if (ah->ah_version == AR5K_AR5211) {
1069                         for (i = 0; i < 4; i++) {
1070                                 sband->bitrates[i].hw_value =
1071                                         sband->bitrates[i].hw_value & 0xF;
1072                                 sband->bitrates[i].hw_value_short =
1073                                         sband->bitrates[i].hw_value_short & 0xF;
1074                         }
1075                 }
1076
1077                 sband->channels = sc->channels;
1078                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1079                                         AR5K_MODE_11B, max_c);
1080
1081                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1082                 count_c = sband->n_channels;
1083                 max_c -= count_c;
1084         }
1085         ath5k_setup_rate_idx(sc, sband);
1086
1087         /* 5GHz band, A mode */
1088         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1089                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1090                 sband->band = IEEE80211_BAND_5GHZ;
1091                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1092
1093                 memcpy(sband->bitrates, &ath5k_rates[4],
1094                        sizeof(struct ieee80211_rate) * 8);
1095                 sband->n_bitrates = 8;
1096
1097                 sband->channels = &sc->channels[count_c];
1098                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1099                                         AR5K_MODE_11A, max_c);
1100
1101                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1102         }
1103         ath5k_setup_rate_idx(sc, sband);
1104
1105         ath5k_debug_dump_bands(sc);
1106
1107         return 0;
1108 }
1109
1110 /*
1111  * Set/change channels. We always reset the chip.
1112  * To accomplish this we must first cleanup any pending DMA,
1113  * then restart stuff after a la  ath5k_init.
1114  *
1115  * Called with sc->lock.
1116  */
1117 static int
1118 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1119 {
1120         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1121                 sc->curchan->center_freq, chan->center_freq);
1122
1123         /*
1124          * To switch channels clear any pending DMA operations;
1125          * wait long enough for the RX fifo to drain, reset the
1126          * hardware at the new frequency, and then re-enable
1127          * the relevant bits of the h/w.
1128          */
1129         return ath5k_reset(sc, chan);
1130 }
1131
1132 static void
1133 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1134 {
1135         sc->curmode = mode;
1136
1137         if (mode == AR5K_MODE_11A) {
1138                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1139         } else {
1140                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1141         }
1142 }
1143
1144 static void
1145 ath5k_mode_setup(struct ath5k_softc *sc)
1146 {
1147         struct ath5k_hw *ah = sc->ah;
1148         u32 rfilt;
1149
1150         ah->ah_op_mode = sc->opmode;
1151
1152         /* configure rx filter */
1153         rfilt = sc->filter_flags;
1154         ath5k_hw_set_rx_filter(ah, rfilt);
1155
1156         if (ath5k_hw_hasbssidmask(ah))
1157                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1158
1159         /* configure operational mode */
1160         ath5k_hw_set_opmode(ah);
1161
1162         ath5k_hw_set_mcast_filter(ah, 0, 0);
1163         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1164 }
1165
1166 static inline int
1167 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1168 {
1169         int rix;
1170
1171         /* return base rate on errors */
1172         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1173                         "hw_rix out of bounds: %x\n", hw_rix))
1174                 return 0;
1175
1176         rix = sc->rate_idx[sc->curband->band][hw_rix];
1177         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1178                 rix = 0;
1179
1180         return rix;
1181 }
1182
1183 /***************\
1184 * Buffers setup *
1185 \***************/
1186
1187 static
1188 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1189 {
1190         struct ath_common *common = ath5k_hw_common(sc->ah);
1191         struct sk_buff *skb;
1192
1193         /*
1194          * Allocate buffer with headroom_needed space for the
1195          * fake physical layer header at the start.
1196          */
1197         skb = ath_rxbuf_alloc(common,
1198                               sc->rxbufsize + common->cachelsz - 1,
1199                               GFP_ATOMIC);
1200
1201         if (!skb) {
1202                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1203                                 sc->rxbufsize + common->cachelsz - 1);
1204                 return NULL;
1205         }
1206
1207         *skb_addr = pci_map_single(sc->pdev,
1208                 skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1209         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1210                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1211                 dev_kfree_skb(skb);
1212                 return NULL;
1213         }
1214         return skb;
1215 }
1216
1217 static int
1218 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1219 {
1220         struct ath5k_hw *ah = sc->ah;
1221         struct sk_buff *skb = bf->skb;
1222         struct ath5k_desc *ds;
1223
1224         if (!skb) {
1225                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1226                 if (!skb)
1227                         return -ENOMEM;
1228                 bf->skb = skb;
1229         }
1230
1231         /*
1232          * Setup descriptors.  For receive we always terminate
1233          * the descriptor list with a self-linked entry so we'll
1234          * not get overrun under high load (as can happen with a
1235          * 5212 when ANI processing enables PHY error frames).
1236          *
1237          * To insure the last descriptor is self-linked we create
1238          * each descriptor as self-linked and add it to the end.  As
1239          * each additional descriptor is added the previous self-linked
1240          * entry is ``fixed'' naturally.  This should be safe even
1241          * if DMA is happening.  When processing RX interrupts we
1242          * never remove/process the last, self-linked, entry on the
1243          * descriptor list.  This insures the hardware always has
1244          * someplace to write a new frame.
1245          */
1246         ds = bf->desc;
1247         ds->ds_link = bf->daddr;        /* link to self */
1248         ds->ds_data = bf->skbaddr;
1249         ah->ah_setup_rx_desc(ah, ds,
1250                 skb_tailroom(skb),      /* buffer size */
1251                 0);
1252
1253         if (sc->rxlink != NULL)
1254                 *sc->rxlink = bf->daddr;
1255         sc->rxlink = &ds->ds_link;
1256         return 0;
1257 }
1258
1259 static int
1260 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1261                   struct ath5k_txq *txq)
1262 {
1263         struct ath5k_hw *ah = sc->ah;
1264         struct ath5k_desc *ds = bf->desc;
1265         struct sk_buff *skb = bf->skb;
1266         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1267         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1268         struct ieee80211_rate *rate;
1269         unsigned int mrr_rate[3], mrr_tries[3];
1270         int i, ret;
1271         u16 hw_rate;
1272         u16 cts_rate = 0;
1273         u16 duration = 0;
1274         u8 rc_flags;
1275
1276         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1277
1278         /* XXX endianness */
1279         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1280                         PCI_DMA_TODEVICE);
1281
1282         rate = ieee80211_get_tx_rate(sc->hw, info);
1283
1284         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1285                 flags |= AR5K_TXDESC_NOACK;
1286
1287         rc_flags = info->control.rates[0].flags;
1288         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1289                 rate->hw_value_short : rate->hw_value;
1290
1291         pktlen = skb->len;
1292
1293         /* FIXME: If we are in g mode and rate is a CCK rate
1294          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1295          * from tx power (value is in dB units already) */
1296         if (info->control.hw_key) {
1297                 keyidx = info->control.hw_key->hw_key_idx;
1298                 pktlen += info->control.hw_key->icv_len;
1299         }
1300         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1301                 flags |= AR5K_TXDESC_RTSENA;
1302                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1303                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1304                         sc->vif, pktlen, info));
1305         }
1306         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1307                 flags |= AR5K_TXDESC_CTSENA;
1308                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1309                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1310                         sc->vif, pktlen, info));
1311         }
1312         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1313                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1314                 (sc->power_level * 2),
1315                 hw_rate,
1316                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1317                 cts_rate, duration);
1318         if (ret)
1319                 goto err_unmap;
1320
1321         memset(mrr_rate, 0, sizeof(mrr_rate));
1322         memset(mrr_tries, 0, sizeof(mrr_tries));
1323         for (i = 0; i < 3; i++) {
1324                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1325                 if (!rate)
1326                         break;
1327
1328                 mrr_rate[i] = rate->hw_value;
1329                 mrr_tries[i] = info->control.rates[i + 1].count;
1330         }
1331
1332         ah->ah_setup_mrr_tx_desc(ah, ds,
1333                 mrr_rate[0], mrr_tries[0],
1334                 mrr_rate[1], mrr_tries[1],
1335                 mrr_rate[2], mrr_tries[2]);
1336
1337         ds->ds_link = 0;
1338         ds->ds_data = bf->skbaddr;
1339
1340         spin_lock_bh(&txq->lock);
1341         list_add_tail(&bf->list, &txq->q);
1342         sc->tx_stats[txq->qnum].len++;
1343         if (txq->link == NULL) /* is this first packet? */
1344                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1345         else /* no, so only link it */
1346                 *txq->link = bf->daddr;
1347
1348         txq->link = &ds->ds_link;
1349         ath5k_hw_start_tx_dma(ah, txq->qnum);
1350         mmiowb();
1351         spin_unlock_bh(&txq->lock);
1352
1353         return 0;
1354 err_unmap:
1355         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1356         return ret;
1357 }
1358
1359 /*******************\
1360 * Descriptors setup *
1361 \*******************/
1362
1363 static int
1364 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1365 {
1366         struct ath5k_desc *ds;
1367         struct ath5k_buf *bf;
1368         dma_addr_t da;
1369         unsigned int i;
1370         int ret;
1371
1372         /* allocate descriptors */
1373         sc->desc_len = sizeof(struct ath5k_desc) *
1374                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1375         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1376         if (sc->desc == NULL) {
1377                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1378                 ret = -ENOMEM;
1379                 goto err;
1380         }
1381         ds = sc->desc;
1382         da = sc->desc_daddr;
1383         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1384                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1385
1386         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1387                         sizeof(struct ath5k_buf), GFP_KERNEL);
1388         if (bf == NULL) {
1389                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1390                 ret = -ENOMEM;
1391                 goto err_free;
1392         }
1393         sc->bufptr = bf;
1394
1395         INIT_LIST_HEAD(&sc->rxbuf);
1396         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1397                 bf->desc = ds;
1398                 bf->daddr = da;
1399                 list_add_tail(&bf->list, &sc->rxbuf);
1400         }
1401
1402         INIT_LIST_HEAD(&sc->txbuf);
1403         sc->txbuf_len = ATH_TXBUF;
1404         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1405                         da += sizeof(*ds)) {
1406                 bf->desc = ds;
1407                 bf->daddr = da;
1408                 list_add_tail(&bf->list, &sc->txbuf);
1409         }
1410
1411         /* beacon buffer */
1412         bf->desc = ds;
1413         bf->daddr = da;
1414         sc->bbuf = bf;
1415
1416         return 0;
1417 err_free:
1418         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1419 err:
1420         sc->desc = NULL;
1421         return ret;
1422 }
1423
1424 static void
1425 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1426 {
1427         struct ath5k_buf *bf;
1428
1429         ath5k_txbuf_free(sc, sc->bbuf);
1430         list_for_each_entry(bf, &sc->txbuf, list)
1431                 ath5k_txbuf_free(sc, bf);
1432         list_for_each_entry(bf, &sc->rxbuf, list)
1433                 ath5k_rxbuf_free(sc, bf);
1434
1435         /* Free memory associated with all descriptors */
1436         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1437
1438         kfree(sc->bufptr);
1439         sc->bufptr = NULL;
1440 }
1441
1442
1443
1444
1445
1446 /**************\
1447 * Queues setup *
1448 \**************/
1449
1450 static struct ath5k_txq *
1451 ath5k_txq_setup(struct ath5k_softc *sc,
1452                 int qtype, int subtype)
1453 {
1454         struct ath5k_hw *ah = sc->ah;
1455         struct ath5k_txq *txq;
1456         struct ath5k_txq_info qi = {
1457                 .tqi_subtype = subtype,
1458                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1459                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1460                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1461         };
1462         int qnum;
1463
1464         /*
1465          * Enable interrupts only for EOL and DESC conditions.
1466          * We mark tx descriptors to receive a DESC interrupt
1467          * when a tx queue gets deep; otherwise waiting for the
1468          * EOL to reap descriptors.  Note that this is done to
1469          * reduce interrupt load and this only defers reaping
1470          * descriptors, never transmitting frames.  Aside from
1471          * reducing interrupts this also permits more concurrency.
1472          * The only potential downside is if the tx queue backs
1473          * up in which case the top half of the kernel may backup
1474          * due to a lack of tx descriptors.
1475          */
1476         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1477                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1478         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1479         if (qnum < 0) {
1480                 /*
1481                  * NB: don't print a message, this happens
1482                  * normally on parts with too few tx queues
1483                  */
1484                 return ERR_PTR(qnum);
1485         }
1486         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1487                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1488                         qnum, ARRAY_SIZE(sc->txqs));
1489                 ath5k_hw_release_tx_queue(ah, qnum);
1490                 return ERR_PTR(-EINVAL);
1491         }
1492         txq = &sc->txqs[qnum];
1493         if (!txq->setup) {
1494                 txq->qnum = qnum;
1495                 txq->link = NULL;
1496                 INIT_LIST_HEAD(&txq->q);
1497                 spin_lock_init(&txq->lock);
1498                 txq->setup = true;
1499         }
1500         return &sc->txqs[qnum];
1501 }
1502
1503 static int
1504 ath5k_beaconq_setup(struct ath5k_hw *ah)
1505 {
1506         struct ath5k_txq_info qi = {
1507                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1508                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1509                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1510                 /* NB: for dynamic turbo, don't enable any other interrupts */
1511                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1512         };
1513
1514         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1515 }
1516
1517 static int
1518 ath5k_beaconq_config(struct ath5k_softc *sc)
1519 {
1520         struct ath5k_hw *ah = sc->ah;
1521         struct ath5k_txq_info qi;
1522         int ret;
1523
1524         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1525         if (ret)
1526                 return ret;
1527         if (sc->opmode == NL80211_IFTYPE_AP ||
1528                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1529                 /*
1530                  * Always burst out beacon and CAB traffic
1531                  * (aifs = cwmin = cwmax = 0)
1532                  */
1533                 qi.tqi_aifs = 0;
1534                 qi.tqi_cw_min = 0;
1535                 qi.tqi_cw_max = 0;
1536         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1537                 /*
1538                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1539                  */
1540                 qi.tqi_aifs = 0;
1541                 qi.tqi_cw_min = 0;
1542                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1543         }
1544
1545         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1546                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1547                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1548
1549         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1550         if (ret) {
1551                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1552                         "hardware queue!\n", __func__);
1553                 return ret;
1554         }
1555
1556         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1557 }
1558
1559 static void
1560 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1561 {
1562         struct ath5k_buf *bf, *bf0;
1563
1564         /*
1565          * NB: this assumes output has been stopped and
1566          *     we do not need to block ath5k_tx_tasklet
1567          */
1568         spin_lock_bh(&txq->lock);
1569         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1570                 ath5k_debug_printtxbuf(sc, bf);
1571
1572                 ath5k_txbuf_free(sc, bf);
1573
1574                 spin_lock_bh(&sc->txbuflock);
1575                 sc->tx_stats[txq->qnum].len--;
1576                 list_move_tail(&bf->list, &sc->txbuf);
1577                 sc->txbuf_len++;
1578                 spin_unlock_bh(&sc->txbuflock);
1579         }
1580         txq->link = NULL;
1581         spin_unlock_bh(&txq->lock);
1582 }
1583
1584 /*
1585  * Drain the transmit queues and reclaim resources.
1586  */
1587 static void
1588 ath5k_txq_cleanup(struct ath5k_softc *sc)
1589 {
1590         struct ath5k_hw *ah = sc->ah;
1591         unsigned int i;
1592
1593         /* XXX return value */
1594         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1595                 /* don't touch the hardware if marked invalid */
1596                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1597                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1598                         ath5k_hw_get_txdp(ah, sc->bhalq));
1599                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1600                         if (sc->txqs[i].setup) {
1601                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1602                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1603                                         "link %p\n",
1604                                         sc->txqs[i].qnum,
1605                                         ath5k_hw_get_txdp(ah,
1606                                                         sc->txqs[i].qnum),
1607                                         sc->txqs[i].link);
1608                         }
1609         }
1610         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1611
1612         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1613                 if (sc->txqs[i].setup)
1614                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1615 }
1616
1617 static void
1618 ath5k_txq_release(struct ath5k_softc *sc)
1619 {
1620         struct ath5k_txq *txq = sc->txqs;
1621         unsigned int i;
1622
1623         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1624                 if (txq->setup) {
1625                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1626                         txq->setup = false;
1627                 }
1628 }
1629
1630
1631
1632
1633 /*************\
1634 * RX Handling *
1635 \*************/
1636
1637 /*
1638  * Enable the receive h/w following a reset.
1639  */
1640 static int
1641 ath5k_rx_start(struct ath5k_softc *sc)
1642 {
1643         struct ath5k_hw *ah = sc->ah;
1644         struct ath_common *common = ath5k_hw_common(ah);
1645         struct ath5k_buf *bf;
1646         int ret;
1647
1648         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, common->cachelsz);
1649
1650         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1651                 common->cachelsz, sc->rxbufsize);
1652
1653         spin_lock_bh(&sc->rxbuflock);
1654         sc->rxlink = NULL;
1655         list_for_each_entry(bf, &sc->rxbuf, list) {
1656                 ret = ath5k_rxbuf_setup(sc, bf);
1657                 if (ret != 0) {
1658                         spin_unlock_bh(&sc->rxbuflock);
1659                         goto err;
1660                 }
1661         }
1662         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1663         ath5k_hw_set_rxdp(ah, bf->daddr);
1664         spin_unlock_bh(&sc->rxbuflock);
1665
1666         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1667         ath5k_mode_setup(sc);           /* set filters, etc. */
1668         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1669
1670         return 0;
1671 err:
1672         return ret;
1673 }
1674
1675 /*
1676  * Disable the receive h/w in preparation for a reset.
1677  */
1678 static void
1679 ath5k_rx_stop(struct ath5k_softc *sc)
1680 {
1681         struct ath5k_hw *ah = sc->ah;
1682
1683         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1684         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1685         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1686
1687         ath5k_debug_printrxbuffs(sc, ah);
1688
1689         sc->rxlink = NULL;              /* just in case */
1690 }
1691
1692 static unsigned int
1693 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1694                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1695 {
1696         struct ieee80211_hdr *hdr = (void *)skb->data;
1697         unsigned int keyix, hlen;
1698
1699         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1700                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1701                 return RX_FLAG_DECRYPTED;
1702
1703         /* Apparently when a default key is used to decrypt the packet
1704            the hw does not set the index used to decrypt.  In such cases
1705            get the index from the packet. */
1706         hlen = ieee80211_hdrlen(hdr->frame_control);
1707         if (ieee80211_has_protected(hdr->frame_control) &&
1708             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1709             skb->len >= hlen + 4) {
1710                 keyix = skb->data[hlen + 3] >> 6;
1711
1712                 if (test_bit(keyix, sc->keymap))
1713                         return RX_FLAG_DECRYPTED;
1714         }
1715
1716         return 0;
1717 }
1718
1719
1720 static void
1721 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1722                      struct ieee80211_rx_status *rxs)
1723 {
1724         struct ath_common *common = ath5k_hw_common(sc->ah);
1725         u64 tsf, bc_tstamp;
1726         u32 hw_tu;
1727         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1728
1729         if (ieee80211_is_beacon(mgmt->frame_control) &&
1730             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1731             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1732                 /*
1733                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1734                  * have updated the local TSF. We have to work around various
1735                  * hardware bugs, though...
1736                  */
1737                 tsf = ath5k_hw_get_tsf64(sc->ah);
1738                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1739                 hw_tu = TSF_TO_TU(tsf);
1740
1741                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1742                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1743                         (unsigned long long)bc_tstamp,
1744                         (unsigned long long)rxs->mactime,
1745                         (unsigned long long)(rxs->mactime - bc_tstamp),
1746                         (unsigned long long)tsf);
1747
1748                 /*
1749                  * Sometimes the HW will give us a wrong tstamp in the rx
1750                  * status, causing the timestamp extension to go wrong.
1751                  * (This seems to happen especially with beacon frames bigger
1752                  * than 78 byte (incl. FCS))
1753                  * But we know that the receive timestamp must be later than the
1754                  * timestamp of the beacon since HW must have synced to that.
1755                  *
1756                  * NOTE: here we assume mactime to be after the frame was
1757                  * received, not like mac80211 which defines it at the start.
1758                  */
1759                 if (bc_tstamp > rxs->mactime) {
1760                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1761                                 "fixing mactime from %llx to %llx\n",
1762                                 (unsigned long long)rxs->mactime,
1763                                 (unsigned long long)tsf);
1764                         rxs->mactime = tsf;
1765                 }
1766
1767                 /*
1768                  * Local TSF might have moved higher than our beacon timers,
1769                  * in that case we have to update them to continue sending
1770                  * beacons. This also takes care of synchronizing beacon sending
1771                  * times with other stations.
1772                  */
1773                 if (hw_tu >= sc->nexttbtt)
1774                         ath5k_beacon_update_timers(sc, bc_tstamp);
1775         }
1776 }
1777
1778 static void
1779 ath5k_tasklet_rx(unsigned long data)
1780 {
1781         struct ieee80211_rx_status *rxs;
1782         struct ath5k_rx_status rs = {};
1783         struct sk_buff *skb, *next_skb;
1784         dma_addr_t next_skb_addr;
1785         struct ath5k_softc *sc = (void *)data;
1786         struct ath5k_buf *bf;
1787         struct ath5k_desc *ds;
1788         int ret;
1789         int hdrlen;
1790         int padsize;
1791         int rx_flag;
1792
1793         spin_lock(&sc->rxbuflock);
1794         if (list_empty(&sc->rxbuf)) {
1795                 ATH5K_WARN(sc, "empty rx buf pool\n");
1796                 goto unlock;
1797         }
1798         do {
1799                 rx_flag = 0;
1800
1801                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1802                 BUG_ON(bf->skb == NULL);
1803                 skb = bf->skb;
1804                 ds = bf->desc;
1805
1806                 /* bail if HW is still using self-linked descriptor */
1807                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1808                         break;
1809
1810                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1811                 if (unlikely(ret == -EINPROGRESS))
1812                         break;
1813                 else if (unlikely(ret)) {
1814                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1815                         spin_unlock(&sc->rxbuflock);
1816                         return;
1817                 }
1818
1819                 if (unlikely(rs.rs_more)) {
1820                         ATH5K_WARN(sc, "unsupported jumbo\n");
1821                         goto next;
1822                 }
1823
1824                 if (unlikely(rs.rs_status)) {
1825                         if (rs.rs_status & AR5K_RXERR_PHY)
1826                                 goto next;
1827                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1828                                 /*
1829                                  * Decrypt error.  If the error occurred
1830                                  * because there was no hardware key, then
1831                                  * let the frame through so the upper layers
1832                                  * can process it.  This is necessary for 5210
1833                                  * parts which have no way to setup a ``clear''
1834                                  * key cache entry.
1835                                  *
1836                                  * XXX do key cache faulting
1837                                  */
1838                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1839                                     !(rs.rs_status & AR5K_RXERR_CRC))
1840                                         goto accept;
1841                         }
1842                         if (rs.rs_status & AR5K_RXERR_MIC) {
1843                                 rx_flag |= RX_FLAG_MMIC_ERROR;
1844                                 goto accept;
1845                         }
1846
1847                         /* let crypto-error packets fall through in MNTR */
1848                         if ((rs.rs_status &
1849                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1850                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1851                                 goto next;
1852                 }
1853 accept:
1854                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1855
1856                 /*
1857                  * If we can't replace bf->skb with a new skb under memory
1858                  * pressure, just skip this packet
1859                  */
1860                 if (!next_skb)
1861                         goto next;
1862
1863                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1864                                 PCI_DMA_FROMDEVICE);
1865                 skb_put(skb, rs.rs_datalen);
1866
1867                 /* The MAC header is padded to have 32-bit boundary if the
1868                  * packet payload is non-zero. The general calculation for
1869                  * padsize would take into account odd header lengths:
1870                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1871                  * even-length headers are used, padding can only be 0 or 2
1872                  * bytes and we can optimize this a bit. In addition, we must
1873                  * not try to remove padding from short control frames that do
1874                  * not have payload. */
1875                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1876                 padsize = ath5k_pad_size(hdrlen);
1877                 if (padsize) {
1878                         memmove(skb->data + padsize, skb->data, hdrlen);
1879                         skb_pull(skb, padsize);
1880                 }
1881                 rxs = IEEE80211_SKB_RXCB(skb);
1882
1883                 /*
1884                  * always extend the mac timestamp, since this information is
1885                  * also needed for proper IBSS merging.
1886                  *
1887                  * XXX: it might be too late to do it here, since rs_tstamp is
1888                  * 15bit only. that means TSF extension has to be done within
1889                  * 32768usec (about 32ms). it might be necessary to move this to
1890                  * the interrupt handler, like it is done in madwifi.
1891                  *
1892                  * Unfortunately we don't know when the hardware takes the rx
1893                  * timestamp (beginning of phy frame, data frame, end of rx?).
1894                  * The only thing we know is that it is hardware specific...
1895                  * On AR5213 it seems the rx timestamp is at the end of the
1896                  * frame, but i'm not sure.
1897                  *
1898                  * NOTE: mac80211 defines mactime at the beginning of the first
1899                  * data symbol. Since we don't have any time references it's
1900                  * impossible to comply to that. This affects IBSS merge only
1901                  * right now, so it's not too bad...
1902                  */
1903                 rxs->mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1904                 rxs->flag = rx_flag | RX_FLAG_TSFT;
1905
1906                 rxs->freq = sc->curchan->center_freq;
1907                 rxs->band = sc->curband->band;
1908
1909                 rxs->noise = sc->ah->ah_noise_floor;
1910                 rxs->signal = rxs->noise + rs.rs_rssi;
1911
1912                 /* An rssi of 35 indicates you should be able use
1913                  * 54 Mbps reliably. A more elaborate scheme can be used
1914                  * here but it requires a map of SNR/throughput for each
1915                  * possible mode used */
1916                 rxs->qual = rs.rs_rssi * 100 / 35;
1917
1918                 /* rssi can be more than 35 though, anything above that
1919                  * should be considered at 100% */
1920                 if (rxs->qual > 100)
1921                         rxs->qual = 100;
1922
1923                 rxs->antenna = rs.rs_antenna;
1924                 rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1925                 rxs->flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1926
1927                 if (rxs->rate_idx >= 0 && rs.rs_rate ==
1928                     sc->curband->bitrates[rxs->rate_idx].hw_value_short)
1929                         rxs->flag |= RX_FLAG_SHORTPRE;
1930
1931                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1932
1933                 /* check beacons in IBSS mode */
1934                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
1935                         ath5k_check_ibss_tsf(sc, skb, rxs);
1936
1937                 ieee80211_rx(sc->hw, skb);
1938
1939                 bf->skb = next_skb;
1940                 bf->skbaddr = next_skb_addr;
1941 next:
1942                 list_move_tail(&bf->list, &sc->rxbuf);
1943         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1944 unlock:
1945         spin_unlock(&sc->rxbuflock);
1946 }
1947
1948
1949
1950
1951 /*************\
1952 * TX Handling *
1953 \*************/
1954
1955 static void
1956 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1957 {
1958         struct ath5k_tx_status ts = {};
1959         struct ath5k_buf *bf, *bf0;
1960         struct ath5k_desc *ds;
1961         struct sk_buff *skb;
1962         struct ieee80211_tx_info *info;
1963         int i, ret;
1964
1965         spin_lock(&txq->lock);
1966         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1967                 ds = bf->desc;
1968
1969                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1970                 if (unlikely(ret == -EINPROGRESS))
1971                         break;
1972                 else if (unlikely(ret)) {
1973                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1974                                 ret, txq->qnum);
1975                         break;
1976                 }
1977
1978                 skb = bf->skb;
1979                 info = IEEE80211_SKB_CB(skb);
1980                 bf->skb = NULL;
1981
1982                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1983                                 PCI_DMA_TODEVICE);
1984
1985                 ieee80211_tx_info_clear_status(info);
1986                 for (i = 0; i < 4; i++) {
1987                         struct ieee80211_tx_rate *r =
1988                                 &info->status.rates[i];
1989
1990                         if (ts.ts_rate[i]) {
1991                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
1992                                 r->count = ts.ts_retry[i];
1993                         } else {
1994                                 r->idx = -1;
1995                                 r->count = 0;
1996                         }
1997                 }
1998
1999                 /* count the successful attempt as well */
2000                 info->status.rates[ts.ts_final_idx].count++;
2001
2002                 if (unlikely(ts.ts_status)) {
2003                         sc->ll_stats.dot11ACKFailureCount++;
2004                         if (ts.ts_status & AR5K_TXERR_FILT)
2005                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2006                 } else {
2007                         info->flags |= IEEE80211_TX_STAT_ACK;
2008                         info->status.ack_signal = ts.ts_rssi;
2009                 }
2010
2011                 ieee80211_tx_status(sc->hw, skb);
2012                 sc->tx_stats[txq->qnum].count++;
2013
2014                 spin_lock(&sc->txbuflock);
2015                 sc->tx_stats[txq->qnum].len--;
2016                 list_move_tail(&bf->list, &sc->txbuf);
2017                 sc->txbuf_len++;
2018                 spin_unlock(&sc->txbuflock);
2019         }
2020         if (likely(list_empty(&txq->q)))
2021                 txq->link = NULL;
2022         spin_unlock(&txq->lock);
2023         if (sc->txbuf_len > ATH_TXBUF / 5)
2024                 ieee80211_wake_queues(sc->hw);
2025 }
2026
2027 static void
2028 ath5k_tasklet_tx(unsigned long data)
2029 {
2030         int i;
2031         struct ath5k_softc *sc = (void *)data;
2032
2033         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2034                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2035                         ath5k_tx_processq(sc, &sc->txqs[i]);
2036 }
2037
2038
2039 /*****************\
2040 * Beacon handling *
2041 \*****************/
2042
2043 /*
2044  * Setup the beacon frame for transmit.
2045  */
2046 static int
2047 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2048 {
2049         struct sk_buff *skb = bf->skb;
2050         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2051         struct ath5k_hw *ah = sc->ah;
2052         struct ath5k_desc *ds;
2053         int ret = 0;
2054         u8 antenna;
2055         u32 flags;
2056
2057         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2058                         PCI_DMA_TODEVICE);
2059         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2060                         "skbaddr %llx\n", skb, skb->data, skb->len,
2061                         (unsigned long long)bf->skbaddr);
2062         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2063                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2064                 return -EIO;
2065         }
2066
2067         ds = bf->desc;
2068         antenna = ah->ah_tx_ant;
2069
2070         flags = AR5K_TXDESC_NOACK;
2071         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2072                 ds->ds_link = bf->daddr;        /* self-linked */
2073                 flags |= AR5K_TXDESC_VEOL;
2074         } else
2075                 ds->ds_link = 0;
2076
2077         /*
2078          * If we use multiple antennas on AP and use
2079          * the Sectored AP scenario, switch antenna every
2080          * 4 beacons to make sure everybody hears our AP.
2081          * When a client tries to associate, hw will keep
2082          * track of the tx antenna to be used for this client
2083          * automaticaly, based on ACKed packets.
2084          *
2085          * Note: AP still listens and transmits RTS on the
2086          * default antenna which is supposed to be an omni.
2087          *
2088          * Note2: On sectored scenarios it's possible to have
2089          * multiple antennas (1omni -the default- and 14 sectors)
2090          * so if we choose to actually support this mode we need
2091          * to allow user to set how many antennas we have and tweak
2092          * the code below to send beacons on all of them.
2093          */
2094         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2095                 antenna = sc->bsent & 4 ? 2 : 1;
2096
2097
2098         /* FIXME: If we are in g mode and rate is a CCK rate
2099          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2100          * from tx power (value is in dB units already) */
2101         ds->ds_data = bf->skbaddr;
2102         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2103                         ieee80211_get_hdrlen_from_skb(skb),
2104                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2105                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2106                         1, AR5K_TXKEYIX_INVALID,
2107                         antenna, flags, 0, 0);
2108         if (ret)
2109                 goto err_unmap;
2110
2111         return 0;
2112 err_unmap:
2113         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2114         return ret;
2115 }
2116
2117 /*
2118  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2119  * frame contents are done as needed and the slot time is
2120  * also adjusted based on current state.
2121  *
2122  * This is called from software irq context (beacontq or restq
2123  * tasklets) or user context from ath5k_beacon_config.
2124  */
2125 static void
2126 ath5k_beacon_send(struct ath5k_softc *sc)
2127 {
2128         struct ath5k_buf *bf = sc->bbuf;
2129         struct ath5k_hw *ah = sc->ah;
2130         struct sk_buff *skb;
2131
2132         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2133
2134         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2135                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2136                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2137                 return;
2138         }
2139         /*
2140          * Check if the previous beacon has gone out.  If
2141          * not don't don't try to post another, skip this
2142          * period and wait for the next.  Missed beacons
2143          * indicate a problem and should not occur.  If we
2144          * miss too many consecutive beacons reset the device.
2145          */
2146         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2147                 sc->bmisscount++;
2148                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2149                         "missed %u consecutive beacons\n", sc->bmisscount);
2150                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2151                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2152                                 "stuck beacon time (%u missed)\n",
2153                                 sc->bmisscount);
2154                         tasklet_schedule(&sc->restq);
2155                 }
2156                 return;
2157         }
2158         if (unlikely(sc->bmisscount != 0)) {
2159                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2160                         "resume beacon xmit after %u misses\n",
2161                         sc->bmisscount);
2162                 sc->bmisscount = 0;
2163         }
2164
2165         /*
2166          * Stop any current dma and put the new frame on the queue.
2167          * This should never fail since we check above that no frames
2168          * are still pending on the queue.
2169          */
2170         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2171                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2172                 /* NB: hw still stops DMA, so proceed */
2173         }
2174
2175         /* refresh the beacon for AP mode */
2176         if (sc->opmode == NL80211_IFTYPE_AP)
2177                 ath5k_beacon_update(sc->hw, sc->vif);
2178
2179         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2180         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2181         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2182                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2183
2184         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2185         while (skb) {
2186                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2187                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2188         }
2189
2190         sc->bsent++;
2191 }
2192
2193
2194 /**
2195  * ath5k_beacon_update_timers - update beacon timers
2196  *
2197  * @sc: struct ath5k_softc pointer we are operating on
2198  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2199  *          beacon timer update based on the current HW TSF.
2200  *
2201  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2202  * of a received beacon or the current local hardware TSF and write it to the
2203  * beacon timer registers.
2204  *
2205  * This is called in a variety of situations, e.g. when a beacon is received,
2206  * when a TSF update has been detected, but also when an new IBSS is created or
2207  * when we otherwise know we have to update the timers, but we keep it in this
2208  * function to have it all together in one place.
2209  */
2210 static void
2211 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2212 {
2213         struct ath5k_hw *ah = sc->ah;
2214         u32 nexttbtt, intval, hw_tu, bc_tu;
2215         u64 hw_tsf;
2216
2217         intval = sc->bintval & AR5K_BEACON_PERIOD;
2218         if (WARN_ON(!intval))
2219                 return;
2220
2221         /* beacon TSF converted to TU */
2222         bc_tu = TSF_TO_TU(bc_tsf);
2223
2224         /* current TSF converted to TU */
2225         hw_tsf = ath5k_hw_get_tsf64(ah);
2226         hw_tu = TSF_TO_TU(hw_tsf);
2227
2228 #define FUDGE 3
2229         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2230         if (bc_tsf == -1) {
2231                 /*
2232                  * no beacons received, called internally.
2233                  * just need to refresh timers based on HW TSF.
2234                  */
2235                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2236         } else if (bc_tsf == 0) {
2237                 /*
2238                  * no beacon received, probably called by ath5k_reset_tsf().
2239                  * reset TSF to start with 0.
2240                  */
2241                 nexttbtt = intval;
2242                 intval |= AR5K_BEACON_RESET_TSF;
2243         } else if (bc_tsf > hw_tsf) {
2244                 /*
2245                  * beacon received, SW merge happend but HW TSF not yet updated.
2246                  * not possible to reconfigure timers yet, but next time we
2247                  * receive a beacon with the same BSSID, the hardware will
2248                  * automatically update the TSF and then we need to reconfigure
2249                  * the timers.
2250                  */
2251                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2252                         "need to wait for HW TSF sync\n");
2253                 return;
2254         } else {
2255                 /*
2256                  * most important case for beacon synchronization between STA.
2257                  *
2258                  * beacon received and HW TSF has been already updated by HW.
2259                  * update next TBTT based on the TSF of the beacon, but make
2260                  * sure it is ahead of our local TSF timer.
2261                  */
2262                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2263         }
2264 #undef FUDGE
2265
2266         sc->nexttbtt = nexttbtt;
2267
2268         intval |= AR5K_BEACON_ENA;
2269         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2270
2271         /*
2272          * debugging output last in order to preserve the time critical aspect
2273          * of this function
2274          */
2275         if (bc_tsf == -1)
2276                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2277                         "reconfigured timers based on HW TSF\n");
2278         else if (bc_tsf == 0)
2279                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2280                         "reset HW TSF and timers\n");
2281         else
2282                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2283                         "updated timers based on beacon TSF\n");
2284
2285         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2286                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2287                           (unsigned long long) bc_tsf,
2288                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2289         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2290                 intval & AR5K_BEACON_PERIOD,
2291                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2292                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2293 }
2294
2295
2296 /**
2297  * ath5k_beacon_config - Configure the beacon queues and interrupts
2298  *
2299  * @sc: struct ath5k_softc pointer we are operating on
2300  *
2301  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2302  * interrupts to detect TSF updates only.
2303  */
2304 static void
2305 ath5k_beacon_config(struct ath5k_softc *sc)
2306 {
2307         struct ath5k_hw *ah = sc->ah;
2308         unsigned long flags;
2309
2310         spin_lock_irqsave(&sc->block, flags);
2311         sc->bmisscount = 0;
2312         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2313
2314         if (sc->enable_beacon) {
2315                 /*
2316                  * In IBSS mode we use a self-linked tx descriptor and let the
2317                  * hardware send the beacons automatically. We have to load it
2318                  * only once here.
2319                  * We use the SWBA interrupt only to keep track of the beacon
2320                  * timers in order to detect automatic TSF updates.
2321                  */
2322                 ath5k_beaconq_config(sc);
2323
2324                 sc->imask |= AR5K_INT_SWBA;
2325
2326                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2327                         if (ath5k_hw_hasveol(ah))
2328                                 ath5k_beacon_send(sc);
2329                 } else
2330                         ath5k_beacon_update_timers(sc, -1);
2331         } else {
2332                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2333         }
2334
2335         ath5k_hw_set_imr(ah, sc->imask);
2336         mmiowb();
2337         spin_unlock_irqrestore(&sc->block, flags);
2338 }
2339
2340 static void ath5k_tasklet_beacon(unsigned long data)
2341 {
2342         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2343
2344         /*
2345          * Software beacon alert--time to send a beacon.
2346          *
2347          * In IBSS mode we use this interrupt just to
2348          * keep track of the next TBTT (target beacon
2349          * transmission time) in order to detect wether
2350          * automatic TSF updates happened.
2351          */
2352         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2353                 /* XXX: only if VEOL suppported */
2354                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2355                 sc->nexttbtt += sc->bintval;
2356                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2357                                 "SWBA nexttbtt: %x hw_tu: %x "
2358                                 "TSF: %llx\n",
2359                                 sc->nexttbtt,
2360                                 TSF_TO_TU(tsf),
2361                                 (unsigned long long) tsf);
2362         } else {
2363                 spin_lock(&sc->block);
2364                 ath5k_beacon_send(sc);
2365                 spin_unlock(&sc->block);
2366         }
2367 }
2368
2369
2370 /********************\
2371 * Interrupt handling *
2372 \********************/
2373
2374 static int
2375 ath5k_init(struct ath5k_softc *sc)
2376 {
2377         struct ath5k_hw *ah = sc->ah;
2378         int ret, i;
2379
2380         mutex_lock(&sc->lock);
2381
2382         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2383
2384         /*
2385          * Stop anything previously setup.  This is safe
2386          * no matter this is the first time through or not.
2387          */
2388         ath5k_stop_locked(sc);
2389
2390         /*
2391          * The basic interface to setting the hardware in a good
2392          * state is ``reset''.  On return the hardware is known to
2393          * be powered up and with interrupts disabled.  This must
2394          * be followed by initialization of the appropriate bits
2395          * and then setup of the interrupt mask.
2396          */
2397         sc->curchan = sc->hw->conf.channel;
2398         sc->curband = &sc->sbands[sc->curchan->band];
2399         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2400                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2401                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_SWI;
2402         ret = ath5k_reset(sc, NULL);
2403         if (ret)
2404                 goto done;
2405
2406         ath5k_rfkill_hw_start(ah);
2407
2408         /*
2409          * Reset the key cache since some parts do not reset the
2410          * contents on initial power up or resume from suspend.
2411          */
2412         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2413                 ath5k_hw_reset_key(ah, i);
2414
2415         /* Set ack to be sent at low bit-rates */
2416         ath5k_hw_set_ack_bitrate_high(ah, false);
2417
2418         /* Set PHY calibration inteval */
2419         ah->ah_cal_intval = ath5k_calinterval;
2420
2421         ret = 0;
2422 done:
2423         mmiowb();
2424         mutex_unlock(&sc->lock);
2425         return ret;
2426 }
2427
2428 static int
2429 ath5k_stop_locked(struct ath5k_softc *sc)
2430 {
2431         struct ath5k_hw *ah = sc->ah;
2432
2433         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2434                         test_bit(ATH_STAT_INVALID, sc->status));
2435
2436         /*
2437          * Shutdown the hardware and driver:
2438          *    stop output from above
2439          *    disable interrupts
2440          *    turn off timers
2441          *    turn off the radio
2442          *    clear transmit machinery
2443          *    clear receive machinery
2444          *    drain and release tx queues
2445          *    reclaim beacon resources
2446          *    power down hardware
2447          *
2448          * Note that some of this work is not possible if the
2449          * hardware is gone (invalid).
2450          */
2451         ieee80211_stop_queues(sc->hw);
2452
2453         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2454                 ath5k_led_off(sc);
2455                 ath5k_hw_set_imr(ah, 0);
2456                 synchronize_irq(sc->pdev->irq);
2457         }
2458         ath5k_txq_cleanup(sc);
2459         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2460                 ath5k_rx_stop(sc);
2461                 ath5k_hw_phy_disable(ah);
2462         } else
2463                 sc->rxlink = NULL;
2464
2465         return 0;
2466 }
2467
2468 /*
2469  * Stop the device, grabbing the top-level lock to protect
2470  * against concurrent entry through ath5k_init (which can happen
2471  * if another thread does a system call and the thread doing the
2472  * stop is preempted).
2473  */
2474 static int
2475 ath5k_stop_hw(struct ath5k_softc *sc)
2476 {
2477         int ret;
2478
2479         mutex_lock(&sc->lock);
2480         ret = ath5k_stop_locked(sc);
2481         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2482                 /*
2483                  * Don't set the card in full sleep mode!
2484                  *
2485                  * a) When the device is in this state it must be carefully
2486                  * woken up or references to registers in the PCI clock
2487                  * domain may freeze the bus (and system).  This varies
2488                  * by chip and is mostly an issue with newer parts
2489                  * (madwifi sources mentioned srev >= 0x78) that go to
2490                  * sleep more quickly.
2491                  *
2492                  * b) On older chips full sleep results a weird behaviour
2493                  * during wakeup. I tested various cards with srev < 0x78
2494                  * and they don't wake up after module reload, a second
2495                  * module reload is needed to bring the card up again.
2496                  *
2497                  * Until we figure out what's going on don't enable
2498                  * full chip reset on any chip (this is what Legacy HAL
2499                  * and Sam's HAL do anyway). Instead Perform a full reset
2500                  * on the device (same as initial state after attach) and
2501                  * leave it idle (keep MAC/BB on warm reset) */
2502                 ret = ath5k_hw_on_hold(sc->ah);
2503
2504                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2505                                 "putting device to sleep\n");
2506         }
2507         ath5k_txbuf_free(sc, sc->bbuf);
2508
2509         mmiowb();
2510         mutex_unlock(&sc->lock);
2511
2512         tasklet_kill(&sc->rxtq);
2513         tasklet_kill(&sc->txtq);
2514         tasklet_kill(&sc->restq);
2515         tasklet_kill(&sc->calib);
2516         tasklet_kill(&sc->beacontq);
2517
2518         ath5k_rfkill_hw_stop(sc->ah);
2519
2520         return ret;
2521 }
2522
2523 static irqreturn_t
2524 ath5k_intr(int irq, void *dev_id)
2525 {
2526         struct ath5k_softc *sc = dev_id;
2527         struct ath5k_hw *ah = sc->ah;
2528         enum ath5k_int status;
2529         unsigned int counter = 1000;
2530
2531         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2532                                 !ath5k_hw_is_intr_pending(ah)))
2533                 return IRQ_NONE;
2534
2535         do {
2536                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2537                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2538                                 status, sc->imask);
2539                 if (unlikely(status & AR5K_INT_FATAL)) {
2540                         /*
2541                          * Fatal errors are unrecoverable.
2542                          * Typically these are caused by DMA errors.
2543                          */
2544                         tasklet_schedule(&sc->restq);
2545                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2546                         tasklet_schedule(&sc->restq);
2547                 } else {
2548                         if (status & AR5K_INT_SWBA) {
2549                                 tasklet_hi_schedule(&sc->beacontq);
2550                         }
2551                         if (status & AR5K_INT_RXEOL) {
2552                                 /*
2553                                 * NB: the hardware should re-read the link when
2554                                 *     RXE bit is written, but it doesn't work at
2555                                 *     least on older hardware revs.
2556                                 */
2557                                 sc->rxlink = NULL;
2558                         }
2559                         if (status & AR5K_INT_TXURN) {
2560                                 /* bump tx trigger level */
2561                                 ath5k_hw_update_tx_triglevel(ah, true);
2562                         }
2563                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2564                                 tasklet_schedule(&sc->rxtq);
2565                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2566                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2567                                 tasklet_schedule(&sc->txtq);
2568                         if (status & AR5K_INT_BMISS) {
2569                                 /* TODO */
2570                         }
2571                         if (status & AR5K_INT_SWI) {
2572                                 tasklet_schedule(&sc->calib);
2573                         }
2574                         if (status & AR5K_INT_MIB) {
2575                                 /*
2576                                  * These stats are also used for ANI i think
2577                                  * so how about updating them more often ?
2578                                  */
2579                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2580                         }
2581                         if (status & AR5K_INT_GPIO)
2582                                 tasklet_schedule(&sc->rf_kill.toggleq);
2583
2584                 }
2585         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2586
2587         if (unlikely(!counter))
2588                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2589
2590         ath5k_hw_calibration_poll(ah);
2591
2592         return IRQ_HANDLED;
2593 }
2594
2595 static void
2596 ath5k_tasklet_reset(unsigned long data)
2597 {
2598         struct ath5k_softc *sc = (void *)data;
2599
2600         ath5k_reset_wake(sc);
2601 }
2602
2603 /*
2604  * Periodically recalibrate the PHY to account
2605  * for temperature/environment changes.
2606  */
2607 static void
2608 ath5k_tasklet_calibrate(unsigned long data)
2609 {
2610         struct ath5k_softc *sc = (void *)data;
2611         struct ath5k_hw *ah = sc->ah;
2612
2613         /* Only full calibration for now */
2614         if (ah->ah_swi_mask != AR5K_SWI_FULL_CALIBRATION)
2615                 return;
2616
2617         /* Stop queues so that calibration
2618          * doesn't interfere with tx */
2619         ieee80211_stop_queues(sc->hw);
2620
2621         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2622                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2623                 sc->curchan->hw_value);
2624
2625         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2626                 /*
2627                  * Rfgain is out of bounds, reset the chip
2628                  * to load new gain values.
2629                  */
2630                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2631                 ath5k_reset_wake(sc);
2632         }
2633         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2634                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2635                         ieee80211_frequency_to_channel(
2636                                 sc->curchan->center_freq));
2637
2638         ah->ah_swi_mask = 0;
2639
2640         /* Wake queues */
2641         ieee80211_wake_queues(sc->hw);
2642
2643 }
2644
2645
2646 /********************\
2647 * Mac80211 functions *
2648 \********************/
2649
2650 static int
2651 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2652 {
2653         struct ath5k_softc *sc = hw->priv;
2654
2655         return ath5k_tx_queue(hw, skb, sc->txq);
2656 }
2657
2658 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2659                           struct ath5k_txq *txq)
2660 {
2661         struct ath5k_softc *sc = hw->priv;
2662         struct ath5k_buf *bf;
2663         unsigned long flags;
2664         int hdrlen;
2665         int padsize;
2666
2667         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2668
2669         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2670                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2671
2672         /*
2673          * the hardware expects the header padded to 4 byte boundaries
2674          * if this is not the case we add the padding after the header
2675          */
2676         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2677         padsize = ath5k_pad_size(hdrlen);
2678         if (padsize) {
2679
2680                 if (skb_headroom(skb) < padsize) {
2681                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2682                                   " headroom to pad %d\n", hdrlen, padsize);
2683                         goto drop_packet;
2684                 }
2685                 skb_push(skb, padsize);
2686                 memmove(skb->data, skb->data+padsize, hdrlen);
2687         }
2688
2689         spin_lock_irqsave(&sc->txbuflock, flags);
2690         if (list_empty(&sc->txbuf)) {
2691                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2692                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2693                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2694                 goto drop_packet;
2695         }
2696         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2697         list_del(&bf->list);
2698         sc->txbuf_len--;
2699         if (list_empty(&sc->txbuf))
2700                 ieee80211_stop_queues(hw);
2701         spin_unlock_irqrestore(&sc->txbuflock, flags);
2702
2703         bf->skb = skb;
2704
2705         if (ath5k_txbuf_setup(sc, bf, txq)) {
2706                 bf->skb = NULL;
2707                 spin_lock_irqsave(&sc->txbuflock, flags);
2708                 list_add_tail(&bf->list, &sc->txbuf);
2709                 sc->txbuf_len++;
2710                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2711                 goto drop_packet;
2712         }
2713         return NETDEV_TX_OK;
2714
2715 drop_packet:
2716         dev_kfree_skb_any(skb);
2717         return NETDEV_TX_OK;
2718 }
2719
2720 /*
2721  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2722  * and change to the given channel.
2723  */
2724 static int
2725 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2726 {
2727         struct ath5k_hw *ah = sc->ah;
2728         int ret;
2729
2730         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2731
2732         if (chan) {
2733                 ath5k_hw_set_imr(ah, 0);
2734                 ath5k_txq_cleanup(sc);
2735                 ath5k_rx_stop(sc);
2736
2737                 sc->curchan = chan;
2738                 sc->curband = &sc->sbands[chan->band];
2739         }
2740         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2741         if (ret) {
2742                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2743                 goto err;
2744         }
2745
2746         ret = ath5k_rx_start(sc);
2747         if (ret) {
2748                 ATH5K_ERR(sc, "can't start recv logic\n");
2749                 goto err;
2750         }
2751
2752         /*
2753          * Change channels and update the h/w rate map if we're switching;
2754          * e.g. 11a to 11b/g.
2755          *
2756          * We may be doing a reset in response to an ioctl that changes the
2757          * channel so update any state that might change as a result.
2758          *
2759          * XXX needed?
2760          */
2761 /*      ath5k_chan_change(sc, c); */
2762
2763         ath5k_beacon_config(sc);
2764         /* intrs are enabled by ath5k_beacon_config */
2765
2766         return 0;
2767 err:
2768         return ret;
2769 }
2770
2771 static int
2772 ath5k_reset_wake(struct ath5k_softc *sc)
2773 {
2774         int ret;
2775
2776         ret = ath5k_reset(sc, sc->curchan);
2777         if (!ret)
2778                 ieee80211_wake_queues(sc->hw);
2779
2780         return ret;
2781 }
2782
2783 static int ath5k_start(struct ieee80211_hw *hw)
2784 {
2785         return ath5k_init(hw->priv);
2786 }
2787
2788 static void ath5k_stop(struct ieee80211_hw *hw)
2789 {
2790         ath5k_stop_hw(hw->priv);
2791 }
2792
2793 static int ath5k_add_interface(struct ieee80211_hw *hw,
2794                 struct ieee80211_if_init_conf *conf)
2795 {
2796         struct ath5k_softc *sc = hw->priv;
2797         int ret;
2798
2799         mutex_lock(&sc->lock);
2800         if (sc->vif) {
2801                 ret = 0;
2802                 goto end;
2803         }
2804
2805         sc->vif = conf->vif;
2806
2807         switch (conf->type) {
2808         case NL80211_IFTYPE_AP:
2809         case NL80211_IFTYPE_STATION:
2810         case NL80211_IFTYPE_ADHOC:
2811         case NL80211_IFTYPE_MESH_POINT:
2812         case NL80211_IFTYPE_MONITOR:
2813                 sc->opmode = conf->type;
2814                 break;
2815         default:
2816                 ret = -EOPNOTSUPP;
2817                 goto end;
2818         }
2819
2820         ath5k_hw_set_lladdr(sc->ah, conf->mac_addr);
2821         ath5k_mode_setup(sc);
2822
2823         ret = 0;
2824 end:
2825         mutex_unlock(&sc->lock);
2826         return ret;
2827 }
2828
2829 static void
2830 ath5k_remove_interface(struct ieee80211_hw *hw,
2831                         struct ieee80211_if_init_conf *conf)
2832 {
2833         struct ath5k_softc *sc = hw->priv;
2834         u8 mac[ETH_ALEN] = {};
2835
2836         mutex_lock(&sc->lock);
2837         if (sc->vif != conf->vif)
2838                 goto end;
2839
2840         ath5k_hw_set_lladdr(sc->ah, mac);
2841         sc->vif = NULL;
2842 end:
2843         mutex_unlock(&sc->lock);
2844 }
2845
2846 /*
2847  * TODO: Phy disable/diversity etc
2848  */
2849 static int
2850 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2851 {
2852         struct ath5k_softc *sc = hw->priv;
2853         struct ath5k_hw *ah = sc->ah;
2854         struct ieee80211_conf *conf = &hw->conf;
2855         int ret = 0;
2856
2857         mutex_lock(&sc->lock);
2858
2859         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2860                 ret = ath5k_chan_set(sc, conf->channel);
2861                 if (ret < 0)
2862                         goto unlock;
2863         }
2864
2865         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2866         (sc->power_level != conf->power_level)) {
2867                 sc->power_level = conf->power_level;
2868
2869                 /* Half dB steps */
2870                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2871         }
2872
2873         /* TODO:
2874          * 1) Move this on config_interface and handle each case
2875          * separately eg. when we have only one STA vif, use
2876          * AR5K_ANTMODE_SINGLE_AP
2877          *
2878          * 2) Allow the user to change antenna mode eg. when only
2879          * one antenna is present
2880          *
2881          * 3) Allow the user to set default/tx antenna when possible
2882          *
2883          * 4) Default mode should handle 90% of the cases, together
2884          * with fixed a/b and single AP modes we should be able to
2885          * handle 99%. Sectored modes are extreme cases and i still
2886          * haven't found a usage for them. If we decide to support them,
2887          * then we must allow the user to set how many tx antennas we
2888          * have available
2889          */
2890         ath5k_hw_set_antenna_mode(ah, AR5K_ANTMODE_DEFAULT);
2891
2892 unlock:
2893         mutex_unlock(&sc->lock);
2894         return ret;
2895 }
2896
2897 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
2898                                    int mc_count, struct dev_addr_list *mclist)
2899 {
2900         u32 mfilt[2], val;
2901         int i;
2902         u8 pos;
2903
2904         mfilt[0] = 0;
2905         mfilt[1] = 1;
2906
2907         for (i = 0; i < mc_count; i++) {
2908                 if (!mclist)
2909                         break;
2910                 /* calculate XOR of eight 6-bit values */
2911                 val = get_unaligned_le32(mclist->dmi_addr + 0);
2912                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2913                 val = get_unaligned_le32(mclist->dmi_addr + 3);
2914                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2915                 pos &= 0x3f;
2916                 mfilt[pos / 32] |= (1 << (pos % 32));
2917                 /* XXX: we might be able to just do this instead,
2918                 * but not sure, needs testing, if we do use this we'd
2919                 * neet to inform below to not reset the mcast */
2920                 /* ath5k_hw_set_mcast_filterindex(ah,
2921                  *      mclist->dmi_addr[5]); */
2922                 mclist = mclist->next;
2923         }
2924
2925         return ((u64)(mfilt[1]) << 32) | mfilt[0];
2926 }
2927
2928 #define SUPPORTED_FIF_FLAGS \
2929         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2930         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2931         FIF_BCN_PRBRESP_PROMISC
2932 /*
2933  * o always accept unicast, broadcast, and multicast traffic
2934  * o multicast traffic for all BSSIDs will be enabled if mac80211
2935  *   says it should be
2936  * o maintain current state of phy ofdm or phy cck error reception.
2937  *   If the hardware detects any of these type of errors then
2938  *   ath5k_hw_get_rx_filter() will pass to us the respective
2939  *   hardware filters to be able to receive these type of frames.
2940  * o probe request frames are accepted only when operating in
2941  *   hostap, adhoc, or monitor modes
2942  * o enable promiscuous mode according to the interface state
2943  * o accept beacons:
2944  *   - when operating in adhoc mode so the 802.11 layer creates
2945  *     node table entries for peers,
2946  *   - when operating in station mode for collecting rssi data when
2947  *     the station is otherwise quiet, or
2948  *   - when scanning
2949  */
2950 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2951                 unsigned int changed_flags,
2952                 unsigned int *new_flags,
2953                 u64 multicast)
2954 {
2955         struct ath5k_softc *sc = hw->priv;
2956         struct ath5k_hw *ah = sc->ah;
2957         u32 mfilt[2], rfilt;
2958
2959         mutex_lock(&sc->lock);
2960
2961         mfilt[0] = multicast;
2962         mfilt[1] = multicast >> 32;
2963
2964         /* Only deal with supported flags */
2965         changed_flags &= SUPPORTED_FIF_FLAGS;
2966         *new_flags &= SUPPORTED_FIF_FLAGS;
2967
2968         /* If HW detects any phy or radar errors, leave those filters on.
2969          * Also, always enable Unicast, Broadcasts and Multicast
2970          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2971         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2972                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2973                 AR5K_RX_FILTER_MCAST);
2974
2975         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2976                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2977                         rfilt |= AR5K_RX_FILTER_PROM;
2978                         __set_bit(ATH_STAT_PROMISC, sc->status);
2979                 } else {
2980                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2981                 }
2982         }
2983
2984         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2985         if (*new_flags & FIF_ALLMULTI) {
2986                 mfilt[0] =  ~0;
2987                 mfilt[1] =  ~0;
2988         }
2989
2990         /* This is the best we can do */
2991         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2992                 rfilt |= AR5K_RX_FILTER_PHYERR;
2993
2994         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2995         * and probes for any BSSID, this needs testing */
2996         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2997                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2998
2999         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
3000          * set we should only pass on control frames for this
3001          * station. This needs testing. I believe right now this
3002          * enables *all* control frames, which is OK.. but
3003          * but we should see if we can improve on granularity */
3004         if (*new_flags & FIF_CONTROL)
3005                 rfilt |= AR5K_RX_FILTER_CONTROL;
3006
3007         /* Additional settings per mode -- this is per ath5k */
3008
3009         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
3010
3011         switch (sc->opmode) {
3012         case NL80211_IFTYPE_MESH_POINT:
3013         case NL80211_IFTYPE_MONITOR:
3014                 rfilt |= AR5K_RX_FILTER_CONTROL |
3015                          AR5K_RX_FILTER_BEACON |
3016                          AR5K_RX_FILTER_PROBEREQ |
3017                          AR5K_RX_FILTER_PROM;
3018                 break;
3019         case NL80211_IFTYPE_AP:
3020         case NL80211_IFTYPE_ADHOC:
3021                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
3022                          AR5K_RX_FILTER_BEACON;
3023                 break;
3024         case NL80211_IFTYPE_STATION:
3025                 if (sc->assoc)
3026                         rfilt |= AR5K_RX_FILTER_BEACON;
3027         default:
3028                 break;
3029         }
3030
3031         /* Set filters */
3032         ath5k_hw_set_rx_filter(ah, rfilt);
3033
3034         /* Set multicast bits */
3035         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3036         /* Set the cached hw filter flags, this will alter actually
3037          * be set in HW */
3038         sc->filter_flags = rfilt;
3039
3040         mutex_unlock(&sc->lock);
3041 }
3042
3043 static int
3044 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3045               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
3046               struct ieee80211_key_conf *key)
3047 {
3048         struct ath5k_softc *sc = hw->priv;
3049         int ret = 0;
3050
3051         if (modparam_nohwcrypt)
3052                 return -EOPNOTSUPP;
3053
3054         if (sc->opmode == NL80211_IFTYPE_AP)
3055                 return -EOPNOTSUPP;
3056
3057         switch (key->alg) {
3058         case ALG_WEP:
3059         case ALG_TKIP:
3060                 break;
3061         case ALG_CCMP:
3062                 if (sc->ah->ah_aes_support)
3063                         break;
3064
3065                 return -EOPNOTSUPP;
3066         default:
3067                 WARN_ON(1);
3068                 return -EINVAL;
3069         }
3070
3071         mutex_lock(&sc->lock);
3072
3073         switch (cmd) {
3074         case SET_KEY:
3075                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3076                                        sta ? sta->addr : NULL);
3077                 if (ret) {
3078                         ATH5K_ERR(sc, "can't set the key\n");
3079                         goto unlock;
3080                 }
3081                 __set_bit(key->keyidx, sc->keymap);
3082                 key->hw_key_idx = key->keyidx;
3083                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3084                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3085                 break;
3086         case DISABLE_KEY:
3087                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3088                 __clear_bit(key->keyidx, sc->keymap);
3089                 break;
3090         default:
3091                 ret = -EINVAL;
3092                 goto unlock;
3093         }
3094
3095 unlock:
3096         mmiowb();
3097         mutex_unlock(&sc->lock);
3098         return ret;
3099 }
3100
3101 static int
3102 ath5k_get_stats(struct ieee80211_hw *hw,
3103                 struct ieee80211_low_level_stats *stats)
3104 {
3105         struct ath5k_softc *sc = hw->priv;
3106         struct ath5k_hw *ah = sc->ah;
3107
3108         /* Force update */
3109         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3110
3111         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3112
3113         return 0;
3114 }
3115
3116 static int
3117 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3118                 struct ieee80211_tx_queue_stats *stats)
3119 {
3120         struct ath5k_softc *sc = hw->priv;
3121
3122         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3123
3124         return 0;
3125 }
3126
3127 static u64
3128 ath5k_get_tsf(struct ieee80211_hw *hw)
3129 {
3130         struct ath5k_softc *sc = hw->priv;
3131
3132         return ath5k_hw_get_tsf64(sc->ah);
3133 }
3134
3135 static void
3136 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3137 {
3138         struct ath5k_softc *sc = hw->priv;
3139
3140         ath5k_hw_set_tsf64(sc->ah, tsf);
3141 }
3142
3143 static void
3144 ath5k_reset_tsf(struct ieee80211_hw *hw)
3145 {
3146         struct ath5k_softc *sc = hw->priv;
3147
3148         /*
3149          * in IBSS mode we need to update the beacon timers too.
3150          * this will also reset the TSF if we call it with 0
3151          */
3152         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3153                 ath5k_beacon_update_timers(sc, 0);
3154         else
3155                 ath5k_hw_reset_tsf(sc->ah);
3156 }
3157
3158 /*
3159  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3160  * this is called only once at config_bss time, for AP we do it every
3161  * SWBA interrupt so that the TIM will reflect buffered frames.
3162  *
3163  * Called with the beacon lock.
3164  */
3165 static int
3166 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3167 {