b486a2b317b5b8508efe5ea13fddec1ca6fec4da
[linux-2.6.git] / drivers / net / sfc / falcon_xmac.c
1 /****************************************************************************
2  * Driver for Solarflare Solarstorm network controllers and boards
3  * Copyright 2005-2006 Fen Systems Ltd.
4  * Copyright 2006-2008 Solarflare Communications Inc.
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation, incorporated herein by reference.
9  */
10
11 #include <linux/delay.h>
12 #include "net_driver.h"
13 #include "efx.h"
14 #include "falcon.h"
15 #include "falcon_hwdefs.h"
16 #include "falcon_io.h"
17 #include "mac.h"
18 #include "mdio_10g.h"
19 #include "phy.h"
20 #include "workarounds.h"
21
22 /**************************************************************************
23  *
24  * MAC operations
25  *
26  *************************************************************************/
27
28 /* Configure the XAUI driver that is an output from Falcon */
29 static void falcon_setup_xaui(struct efx_nic *efx)
30 {
31         efx_oword_t sdctl, txdrv;
32
33         /* Move the XAUI into low power, unless there is no PHY, in
34          * which case the XAUI will have to drive a cable. */
35         if (efx->phy_type == PHY_TYPE_NONE)
36                 return;
37
38         falcon_read(efx, &sdctl, XX_SD_CTL_REG);
39         EFX_SET_OWORD_FIELD(sdctl, XX_HIDRVD, XX_SD_CTL_DRV_DEFAULT);
40         EFX_SET_OWORD_FIELD(sdctl, XX_LODRVD, XX_SD_CTL_DRV_DEFAULT);
41         EFX_SET_OWORD_FIELD(sdctl, XX_HIDRVC, XX_SD_CTL_DRV_DEFAULT);
42         EFX_SET_OWORD_FIELD(sdctl, XX_LODRVC, XX_SD_CTL_DRV_DEFAULT);
43         EFX_SET_OWORD_FIELD(sdctl, XX_HIDRVB, XX_SD_CTL_DRV_DEFAULT);
44         EFX_SET_OWORD_FIELD(sdctl, XX_LODRVB, XX_SD_CTL_DRV_DEFAULT);
45         EFX_SET_OWORD_FIELD(sdctl, XX_HIDRVA, XX_SD_CTL_DRV_DEFAULT);
46         EFX_SET_OWORD_FIELD(sdctl, XX_LODRVA, XX_SD_CTL_DRV_DEFAULT);
47         falcon_write(efx, &sdctl, XX_SD_CTL_REG);
48
49         EFX_POPULATE_OWORD_8(txdrv,
50                              XX_DEQD, XX_TXDRV_DEQ_DEFAULT,
51                              XX_DEQC, XX_TXDRV_DEQ_DEFAULT,
52                              XX_DEQB, XX_TXDRV_DEQ_DEFAULT,
53                              XX_DEQA, XX_TXDRV_DEQ_DEFAULT,
54                              XX_DTXD, XX_TXDRV_DTX_DEFAULT,
55                              XX_DTXC, XX_TXDRV_DTX_DEFAULT,
56                              XX_DTXB, XX_TXDRV_DTX_DEFAULT,
57                              XX_DTXA, XX_TXDRV_DTX_DEFAULT);
58         falcon_write(efx, &txdrv, XX_TXDRV_CTL_REG);
59 }
60
61 int falcon_reset_xaui(struct efx_nic *efx)
62 {
63         efx_oword_t reg;
64         int count;
65
66         /* Start reset sequence */
67         EFX_POPULATE_DWORD_1(reg, XX_RST_XX_EN, 1);
68         falcon_write(efx, &reg, XX_PWR_RST_REG);
69
70         /* Wait up to 10 ms for completion, then reinitialise */
71         for (count = 0; count < 1000; count++) {
72                 falcon_read(efx, &reg, XX_PWR_RST_REG);
73                 if (EFX_OWORD_FIELD(reg, XX_RST_XX_EN) == 0 &&
74                     EFX_OWORD_FIELD(reg, XX_SD_RST_ACT) == 0) {
75                         falcon_setup_xaui(efx);
76                         return 0;
77                 }
78                 udelay(10);
79         }
80         EFX_ERR(efx, "timed out waiting for XAUI/XGXS reset\n");
81         return -ETIMEDOUT;
82 }
83
84 static void falcon_mask_status_intr(struct efx_nic *efx, bool enable)
85 {
86         efx_oword_t reg;
87
88         if ((falcon_rev(efx) != FALCON_REV_B0) || LOOPBACK_INTERNAL(efx))
89                 return;
90
91         /* We expect xgmii faults if the wireside link is up */
92         if (!EFX_WORKAROUND_5147(efx) || !efx->link_up)
93                 return;
94
95         /* We can only use this interrupt to signal the negative edge of
96          * xaui_align [we have to poll the positive edge]. */
97         if (!efx->mac_up)
98                 return;
99
100         /* Flush the ISR */
101         if (enable)
102                 falcon_read(efx, &reg, XM_MGT_INT_REG_B0);
103
104         EFX_POPULATE_OWORD_2(reg,
105                              XM_MSK_RMTFLT, !enable,
106                              XM_MSK_LCLFLT, !enable);
107         falcon_write(efx, &reg, XM_MGT_INT_MSK_REG_B0);
108 }
109
110 /* Get status of XAUI link */
111 bool falcon_xaui_link_ok(struct efx_nic *efx)
112 {
113         efx_oword_t reg;
114         bool align_done, link_ok = false;
115         int sync_status;
116
117         if (LOOPBACK_INTERNAL(efx))
118                 return true;
119
120         /* Read link status */
121         falcon_read(efx, &reg, XX_CORE_STAT_REG);
122
123         align_done = EFX_OWORD_FIELD(reg, XX_ALIGN_DONE);
124         sync_status = EFX_OWORD_FIELD(reg, XX_SYNC_STAT);
125         if (align_done && (sync_status == XX_SYNC_STAT_DECODE_SYNCED))
126                 link_ok = true;
127
128         /* Clear link status ready for next read */
129         EFX_SET_OWORD_FIELD(reg, XX_COMMA_DET, XX_COMMA_DET_RESET);
130         EFX_SET_OWORD_FIELD(reg, XX_CHARERR, XX_CHARERR_RESET);
131         EFX_SET_OWORD_FIELD(reg, XX_DISPERR, XX_DISPERR_RESET);
132         falcon_write(efx, &reg, XX_CORE_STAT_REG);
133
134         /* If the link is up, then check the phy side of the xaui link */
135         if (efx->link_up && link_ok)
136                 if (efx->phy_op->mmds & (1 << MDIO_MMD_PHYXS))
137                         link_ok = efx_mdio_phyxgxs_lane_sync(efx);
138
139         return link_ok;
140 }
141
142 static void falcon_reconfigure_xmac_core(struct efx_nic *efx)
143 {
144         unsigned int max_frame_len;
145         efx_oword_t reg;
146         bool rx_fc = !!(efx->link_fc & EFX_FC_RX);
147
148         /* Configure MAC  - cut-thru mode is hard wired on */
149         EFX_POPULATE_DWORD_3(reg,
150                              XM_RX_JUMBO_MODE, 1,
151                              XM_TX_STAT_EN, 1,
152                              XM_RX_STAT_EN, 1);
153         falcon_write(efx, &reg, XM_GLB_CFG_REG);
154
155         /* Configure TX */
156         EFX_POPULATE_DWORD_6(reg,
157                              XM_TXEN, 1,
158                              XM_TX_PRMBL, 1,
159                              XM_AUTO_PAD, 1,
160                              XM_TXCRC, 1,
161                              XM_FCNTL, 1,
162                              XM_IPG, 0x3);
163         falcon_write(efx, &reg, XM_TX_CFG_REG);
164
165         /* Configure RX */
166         EFX_POPULATE_DWORD_5(reg,
167                              XM_RXEN, 1,
168                              XM_AUTO_DEPAD, 0,
169                              XM_ACPT_ALL_MCAST, 1,
170                              XM_ACPT_ALL_UCAST, efx->promiscuous,
171                              XM_PASS_CRC_ERR, 1);
172         falcon_write(efx, &reg, XM_RX_CFG_REG);
173
174         /* Set frame length */
175         max_frame_len = EFX_MAX_FRAME_LEN(efx->net_dev->mtu);
176         EFX_POPULATE_DWORD_1(reg, XM_MAX_RX_FRM_SIZE, max_frame_len);
177         falcon_write(efx, &reg, XM_RX_PARAM_REG);
178         EFX_POPULATE_DWORD_2(reg,
179                              XM_MAX_TX_FRM_SIZE, max_frame_len,
180                              XM_TX_JUMBO_MODE, 1);
181         falcon_write(efx, &reg, XM_TX_PARAM_REG);
182
183         EFX_POPULATE_DWORD_2(reg,
184                              XM_PAUSE_TIME, 0xfffe, /* MAX PAUSE TIME */
185                              XM_DIS_FCNTL, !rx_fc);
186         falcon_write(efx, &reg, XM_FC_REG);
187
188         /* Set MAC address */
189         EFX_POPULATE_DWORD_4(reg,
190                              XM_ADR_0, efx->net_dev->dev_addr[0],
191                              XM_ADR_1, efx->net_dev->dev_addr[1],
192                              XM_ADR_2, efx->net_dev->dev_addr[2],
193                              XM_ADR_3, efx->net_dev->dev_addr[3]);
194         falcon_write(efx, &reg, XM_ADR_LO_REG);
195         EFX_POPULATE_DWORD_2(reg,
196                              XM_ADR_4, efx->net_dev->dev_addr[4],
197                              XM_ADR_5, efx->net_dev->dev_addr[5]);
198         falcon_write(efx, &reg, XM_ADR_HI_REG);
199 }
200
201 static void falcon_reconfigure_xgxs_core(struct efx_nic *efx)
202 {
203         efx_oword_t reg;
204         bool xgxs_loopback = (efx->loopback_mode == LOOPBACK_XGXS);
205         bool xaui_loopback = (efx->loopback_mode == LOOPBACK_XAUI);
206         bool xgmii_loopback = (efx->loopback_mode == LOOPBACK_XGMII);
207
208         /* XGXS block is flaky and will need to be reset if moving
209          * into our out of XGMII, XGXS or XAUI loopbacks. */
210         if (EFX_WORKAROUND_5147(efx)) {
211                 bool old_xgmii_loopback, old_xgxs_loopback, old_xaui_loopback;
212                 bool reset_xgxs;
213
214                 falcon_read(efx, &reg, XX_CORE_STAT_REG);
215                 old_xgxs_loopback = EFX_OWORD_FIELD(reg, XX_XGXS_LB_EN);
216                 old_xgmii_loopback = EFX_OWORD_FIELD(reg, XX_XGMII_LB_EN);
217
218                 falcon_read(efx, &reg, XX_SD_CTL_REG);
219                 old_xaui_loopback = EFX_OWORD_FIELD(reg, XX_LPBKA);
220
221                 /* The PHY driver may have turned XAUI off */
222                 reset_xgxs = ((xgxs_loopback != old_xgxs_loopback) ||
223                               (xaui_loopback != old_xaui_loopback) ||
224                               (xgmii_loopback != old_xgmii_loopback));
225
226                 if (reset_xgxs)
227                         falcon_reset_xaui(efx);
228         }
229
230         falcon_read(efx, &reg, XX_CORE_STAT_REG);
231         EFX_SET_OWORD_FIELD(reg, XX_FORCE_SIG,
232                             (xgxs_loopback || xaui_loopback) ?
233                             XX_FORCE_SIG_DECODE_FORCED : 0);
234         EFX_SET_OWORD_FIELD(reg, XX_XGXS_LB_EN, xgxs_loopback);
235         EFX_SET_OWORD_FIELD(reg, XX_XGMII_LB_EN, xgmii_loopback);
236         falcon_write(efx, &reg, XX_CORE_STAT_REG);
237
238         falcon_read(efx, &reg, XX_SD_CTL_REG);
239         EFX_SET_OWORD_FIELD(reg, XX_LPBKD, xaui_loopback);
240         EFX_SET_OWORD_FIELD(reg, XX_LPBKC, xaui_loopback);
241         EFX_SET_OWORD_FIELD(reg, XX_LPBKB, xaui_loopback);
242         EFX_SET_OWORD_FIELD(reg, XX_LPBKA, xaui_loopback);
243         falcon_write(efx, &reg, XX_SD_CTL_REG);
244 }
245
246
247 /* Try and bring the Falcon side of the Falcon-Phy XAUI link fails
248  * to come back up. Bash it until it comes back up */
249 static void falcon_check_xaui_link_up(struct efx_nic *efx, int tries)
250 {
251         efx->mac_up = falcon_xaui_link_ok(efx);
252
253         if ((efx->loopback_mode == LOOPBACK_NETWORK) ||
254             efx_phy_mode_disabled(efx->phy_mode))
255                 /* XAUI link is expected to be down */
256                 return;
257
258         while (!efx->mac_up && tries) {
259                 EFX_LOG(efx, "bashing xaui\n");
260                 falcon_reset_xaui(efx);
261                 udelay(200);
262
263                 efx->mac_up = falcon_xaui_link_ok(efx);
264                 --tries;
265         }
266 }
267
268 static void falcon_reconfigure_xmac(struct efx_nic *efx)
269 {
270         falcon_mask_status_intr(efx, false);
271
272         falcon_reconfigure_xgxs_core(efx);
273         falcon_reconfigure_xmac_core(efx);
274
275         falcon_reconfigure_mac_wrapper(efx);
276
277         falcon_check_xaui_link_up(efx, 5);
278         falcon_mask_status_intr(efx, true);
279 }
280
281 static void falcon_update_stats_xmac(struct efx_nic *efx)
282 {
283         struct efx_mac_stats *mac_stats = &efx->mac_stats;
284         int rc;
285
286         rc = falcon_dma_stats(efx, XgDmaDone_offset);
287         if (rc)
288                 return;
289
290         /* Update MAC stats from DMAed values */
291         FALCON_STAT(efx, XgRxOctets, rx_bytes);
292         FALCON_STAT(efx, XgRxOctetsOK, rx_good_bytes);
293         FALCON_STAT(efx, XgRxPkts, rx_packets);
294         FALCON_STAT(efx, XgRxPktsOK, rx_good);
295         FALCON_STAT(efx, XgRxBroadcastPkts, rx_broadcast);
296         FALCON_STAT(efx, XgRxMulticastPkts, rx_multicast);
297         FALCON_STAT(efx, XgRxUnicastPkts, rx_unicast);
298         FALCON_STAT(efx, XgRxUndersizePkts, rx_lt64);
299         FALCON_STAT(efx, XgRxOversizePkts, rx_gtjumbo);
300         FALCON_STAT(efx, XgRxJabberPkts, rx_bad_gtjumbo);
301         FALCON_STAT(efx, XgRxUndersizeFCSerrorPkts, rx_bad_lt64);
302         FALCON_STAT(efx, XgRxDropEvents, rx_overflow);
303         FALCON_STAT(efx, XgRxFCSerrorPkts, rx_bad);
304         FALCON_STAT(efx, XgRxAlignError, rx_align_error);
305         FALCON_STAT(efx, XgRxSymbolError, rx_symbol_error);
306         FALCON_STAT(efx, XgRxInternalMACError, rx_internal_error);
307         FALCON_STAT(efx, XgRxControlPkts, rx_control);
308         FALCON_STAT(efx, XgRxPausePkts, rx_pause);
309         FALCON_STAT(efx, XgRxPkts64Octets, rx_64);
310         FALCON_STAT(efx, XgRxPkts65to127Octets, rx_65_to_127);
311         FALCON_STAT(efx, XgRxPkts128to255Octets, rx_128_to_255);
312         FALCON_STAT(efx, XgRxPkts256to511Octets, rx_256_to_511);
313         FALCON_STAT(efx, XgRxPkts512to1023Octets, rx_512_to_1023);
314         FALCON_STAT(efx, XgRxPkts1024to15xxOctets, rx_1024_to_15xx);
315         FALCON_STAT(efx, XgRxPkts15xxtoMaxOctets, rx_15xx_to_jumbo);
316         FALCON_STAT(efx, XgRxLengthError, rx_length_error);
317         FALCON_STAT(efx, XgTxPkts, tx_packets);
318         FALCON_STAT(efx, XgTxOctets, tx_bytes);
319         FALCON_STAT(efx, XgTxMulticastPkts, tx_multicast);
320         FALCON_STAT(efx, XgTxBroadcastPkts, tx_broadcast);
321         FALCON_STAT(efx, XgTxUnicastPkts, tx_unicast);
322         FALCON_STAT(efx, XgTxControlPkts, tx_control);
323         FALCON_STAT(efx, XgTxPausePkts, tx_pause);
324         FALCON_STAT(efx, XgTxPkts64Octets, tx_64);
325         FALCON_STAT(efx, XgTxPkts65to127Octets, tx_65_to_127);
326         FALCON_STAT(efx, XgTxPkts128to255Octets, tx_128_to_255);
327         FALCON_STAT(efx, XgTxPkts256to511Octets, tx_256_to_511);
328         FALCON_STAT(efx, XgTxPkts512to1023Octets, tx_512_to_1023);
329         FALCON_STAT(efx, XgTxPkts1024to15xxOctets, tx_1024_to_15xx);
330         FALCON_STAT(efx, XgTxPkts1519toMaxOctets, tx_15xx_to_jumbo);
331         FALCON_STAT(efx, XgTxUndersizePkts, tx_lt64);
332         FALCON_STAT(efx, XgTxOversizePkts, tx_gtjumbo);
333         FALCON_STAT(efx, XgTxNonTcpUdpPkt, tx_non_tcpudp);
334         FALCON_STAT(efx, XgTxMacSrcErrPkt, tx_mac_src_error);
335         FALCON_STAT(efx, XgTxIpSrcErrPkt, tx_ip_src_error);
336
337         /* Update derived statistics */
338         mac_stats->tx_good_bytes =
339                 (mac_stats->tx_bytes - mac_stats->tx_bad_bytes -
340                  mac_stats->tx_control * 64);
341         mac_stats->rx_bad_bytes =
342                 (mac_stats->rx_bytes - mac_stats->rx_good_bytes -
343                  mac_stats->rx_control * 64);
344 }
345
346 static void falcon_xmac_irq(struct efx_nic *efx)
347 {
348         /* The XGMII link has a transient fault, which indicates either:
349          *   - there's a transient xgmii fault
350          *   - falcon's end of the xaui link may need a kick
351          *   - the wire-side link may have gone down, but the lasi/poll()
352          *     hasn't noticed yet.
353          *
354          * We only want to even bother polling XAUI if we're confident it's
355          * not (1) or (3). In both cases, the only reliable way to spot this
356          * is to wait a bit. We do this here by forcing the mac link state
357          * to down, and waiting for the mac poll to come round and check
358          */
359         efx->mac_up = false;
360 }
361
362 static void falcon_poll_xmac(struct efx_nic *efx)
363 {
364         if (!EFX_WORKAROUND_5147(efx) || !efx->link_up || efx->mac_up)
365                 return;
366
367         falcon_mask_status_intr(efx, false);
368         falcon_check_xaui_link_up(efx, 1);
369         falcon_mask_status_intr(efx, true);
370 }
371
372 struct efx_mac_operations falcon_xmac_operations = {
373         .reconfigure    = falcon_reconfigure_xmac,
374         .update_stats   = falcon_update_stats_xmac,
375         .irq            = falcon_xmac_irq,
376         .poll           = falcon_poll_xmac,
377 };