Merge remote branch 'nouveau/for-airlied' into drm-next-stage
[linux-2.6.git] / drivers / gpu / drm / nouveau / nouveau_bios.c
1 /*
2  * Copyright 2005-2006 Erik Waling
3  * Copyright 2006 Stephane Marchesin
4  * Copyright 2007-2009 Stuart Bennett
5  *
6  * Permission is hereby granted, free of charge, to any person obtaining a
7  * copy of this software and associated documentation files (the "Software"),
8  * to deal in the Software without restriction, including without limitation
9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
10  * and/or sell copies of the Software, and to permit persons to whom the
11  * Software is furnished to do so, subject to the following conditions:
12  *
13  * The above copyright notice and this permission notice shall be included in
14  * all copies or substantial portions of the Software.
15  *
16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
19  * THE AUTHORS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
20  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
21  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
22  * SOFTWARE.
23  */
24
25 #include "drmP.h"
26 #define NV_DEBUG_NOTRACE
27 #include "nouveau_drv.h"
28 #include "nouveau_hw.h"
29
30 /* these defines are made up */
31 #define NV_CIO_CRE_44_HEADA 0x0
32 #define NV_CIO_CRE_44_HEADB 0x3
33 #define FEATURE_MOBILE 0x10     /* also FEATURE_QUADRO for BMP */
34 #define LEGACY_I2C_CRT 0x80
35 #define LEGACY_I2C_PANEL 0x81
36 #define LEGACY_I2C_TV 0x82
37
38 #define EDID1_LEN 128
39
40 #define BIOSLOG(sip, fmt, arg...) NV_DEBUG(sip->dev, fmt, ##arg)
41 #define LOG_OLD_VALUE(x)
42
43 #define ROM16(x) le16_to_cpu(*(uint16_t *)&(x))
44 #define ROM32(x) le32_to_cpu(*(uint32_t *)&(x))
45
46 struct init_exec {
47         bool execute;
48         bool repeat;
49 };
50
51 static bool nv_cksum(const uint8_t *data, unsigned int length)
52 {
53         /*
54          * There's a few checksums in the BIOS, so here's a generic checking
55          * function.
56          */
57         int i;
58         uint8_t sum = 0;
59
60         for (i = 0; i < length; i++)
61                 sum += data[i];
62
63         if (sum)
64                 return true;
65
66         return false;
67 }
68
69 static int
70 score_vbios(struct drm_device *dev, const uint8_t *data, const bool writeable)
71 {
72         if (!(data[0] == 0x55 && data[1] == 0xAA)) {
73                 NV_TRACEWARN(dev, "... BIOS signature not found\n");
74                 return 0;
75         }
76
77         if (nv_cksum(data, data[2] * 512)) {
78                 NV_TRACEWARN(dev, "... BIOS checksum invalid\n");
79                 /* if a ro image is somewhat bad, it's probably all rubbish */
80                 return writeable ? 2 : 1;
81         } else
82                 NV_TRACE(dev, "... appears to be valid\n");
83
84         return 3;
85 }
86
87 static void load_vbios_prom(struct drm_device *dev, uint8_t *data)
88 {
89         struct drm_nouveau_private *dev_priv = dev->dev_private;
90         uint32_t pci_nv_20, save_pci_nv_20;
91         int pcir_ptr;
92         int i;
93
94         if (dev_priv->card_type >= NV_50)
95                 pci_nv_20 = 0x88050;
96         else
97                 pci_nv_20 = NV_PBUS_PCI_NV_20;
98
99         /* enable ROM access */
100         save_pci_nv_20 = nvReadMC(dev, pci_nv_20);
101         nvWriteMC(dev, pci_nv_20,
102                   save_pci_nv_20 & ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
103
104         /* bail if no rom signature */
105         if (nv_rd08(dev, NV_PROM_OFFSET) != 0x55 ||
106             nv_rd08(dev, NV_PROM_OFFSET + 1) != 0xaa)
107                 goto out;
108
109         /* additional check (see note below) - read PCI record header */
110         pcir_ptr = nv_rd08(dev, NV_PROM_OFFSET + 0x18) |
111                    nv_rd08(dev, NV_PROM_OFFSET + 0x19) << 8;
112         if (nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr) != 'P' ||
113             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 1) != 'C' ||
114             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 2) != 'I' ||
115             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 3) != 'R')
116                 goto out;
117
118         /* on some 6600GT/6800LE prom reads are messed up.  nvclock alleges a
119          * a good read may be obtained by waiting or re-reading (cargocult: 5x)
120          * each byte.  we'll hope pramin has something usable instead
121          */
122         for (i = 0; i < NV_PROM_SIZE; i++)
123                 data[i] = nv_rd08(dev, NV_PROM_OFFSET + i);
124
125 out:
126         /* disable ROM access */
127         nvWriteMC(dev, pci_nv_20,
128                   save_pci_nv_20 | NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
129 }
130
131 static void load_vbios_pramin(struct drm_device *dev, uint8_t *data)
132 {
133         struct drm_nouveau_private *dev_priv = dev->dev_private;
134         uint32_t old_bar0_pramin = 0;
135         int i;
136
137         if (dev_priv->card_type >= NV_50) {
138                 uint32_t vbios_vram = (nv_rd32(dev, 0x619f04) & ~0xff) << 8;
139
140                 if (!vbios_vram)
141                         vbios_vram = (nv_rd32(dev, 0x1700) << 16) + 0xf0000;
142
143                 old_bar0_pramin = nv_rd32(dev, 0x1700);
144                 nv_wr32(dev, 0x1700, vbios_vram >> 16);
145         }
146
147         /* bail if no rom signature */
148         if (nv_rd08(dev, NV_PRAMIN_OFFSET) != 0x55 ||
149             nv_rd08(dev, NV_PRAMIN_OFFSET + 1) != 0xaa)
150                 goto out;
151
152         for (i = 0; i < NV_PROM_SIZE; i++)
153                 data[i] = nv_rd08(dev, NV_PRAMIN_OFFSET + i);
154
155 out:
156         if (dev_priv->card_type >= NV_50)
157                 nv_wr32(dev, 0x1700, old_bar0_pramin);
158 }
159
160 static void load_vbios_pci(struct drm_device *dev, uint8_t *data)
161 {
162         void __iomem *rom = NULL;
163         size_t rom_len;
164         int ret;
165
166         ret = pci_enable_rom(dev->pdev);
167         if (ret)
168                 return;
169
170         rom = pci_map_rom(dev->pdev, &rom_len);
171         if (!rom)
172                 goto out;
173         memcpy_fromio(data, rom, rom_len);
174         pci_unmap_rom(dev->pdev, rom);
175
176 out:
177         pci_disable_rom(dev->pdev);
178 }
179
180 struct methods {
181         const char desc[8];
182         void (*loadbios)(struct drm_device *, uint8_t *);
183         const bool rw;
184 };
185
186 static struct methods nv04_methods[] = {
187         { "PROM", load_vbios_prom, false },
188         { "PRAMIN", load_vbios_pramin, true },
189         { "PCIROM", load_vbios_pci, true },
190 };
191
192 static struct methods nv50_methods[] = {
193         { "PRAMIN", load_vbios_pramin, true },
194         { "PROM", load_vbios_prom, false },
195         { "PCIROM", load_vbios_pci, true },
196 };
197
198 #define METHODCNT 3
199
200 static bool NVShadowVBIOS(struct drm_device *dev, uint8_t *data)
201 {
202         struct drm_nouveau_private *dev_priv = dev->dev_private;
203         struct methods *methods;
204         int i;
205         int testscore = 3;
206         int scores[METHODCNT];
207
208         if (nouveau_vbios) {
209                 methods = nv04_methods;
210                 for (i = 0; i < METHODCNT; i++)
211                         if (!strcasecmp(nouveau_vbios, methods[i].desc))
212                                 break;
213
214                 if (i < METHODCNT) {
215                         NV_INFO(dev, "Attempting to use BIOS image from %s\n",
216                                 methods[i].desc);
217
218                         methods[i].loadbios(dev, data);
219                         if (score_vbios(dev, data, methods[i].rw))
220                                 return true;
221                 }
222
223                 NV_ERROR(dev, "VBIOS source \'%s\' invalid\n", nouveau_vbios);
224         }
225
226         if (dev_priv->card_type < NV_50)
227                 methods = nv04_methods;
228         else
229                 methods = nv50_methods;
230
231         for (i = 0; i < METHODCNT; i++) {
232                 NV_TRACE(dev, "Attempting to load BIOS image from %s\n",
233                          methods[i].desc);
234                 data[0] = data[1] = 0;  /* avoid reuse of previous image */
235                 methods[i].loadbios(dev, data);
236                 scores[i] = score_vbios(dev, data, methods[i].rw);
237                 if (scores[i] == testscore)
238                         return true;
239         }
240
241         while (--testscore > 0) {
242                 for (i = 0; i < METHODCNT; i++) {
243                         if (scores[i] == testscore) {
244                                 NV_TRACE(dev, "Using BIOS image from %s\n",
245                                          methods[i].desc);
246                                 methods[i].loadbios(dev, data);
247                                 return true;
248                         }
249                 }
250         }
251
252         NV_ERROR(dev, "No valid BIOS image found\n");
253         return false;
254 }
255
256 struct init_tbl_entry {
257         char *name;
258         uint8_t id;
259         int (*handler)(struct nvbios *, uint16_t, struct init_exec *);
260 };
261
262 struct bit_entry {
263         uint8_t id[2];
264         uint16_t length;
265         uint16_t offset;
266 };
267
268 static int parse_init_table(struct nvbios *, unsigned int, struct init_exec *);
269
270 #define MACRO_INDEX_SIZE        2
271 #define MACRO_SIZE              8
272 #define CONDITION_SIZE          12
273 #define IO_FLAG_CONDITION_SIZE  9
274 #define IO_CONDITION_SIZE       5
275 #define MEM_INIT_SIZE           66
276
277 static void still_alive(void)
278 {
279 #if 0
280         sync();
281         msleep(2);
282 #endif
283 }
284
285 static uint32_t
286 munge_reg(struct nvbios *bios, uint32_t reg)
287 {
288         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
289         struct dcb_entry *dcbent = bios->display.output;
290
291         if (dev_priv->card_type < NV_50)
292                 return reg;
293
294         if (reg & 0x40000000) {
295                 BUG_ON(!dcbent);
296
297                 reg += (ffs(dcbent->or) - 1) * 0x800;
298                 if ((reg & 0x20000000) && !(dcbent->sorconf.link & 1))
299                         reg += 0x00000080;
300         }
301
302         reg &= ~0x60000000;
303         return reg;
304 }
305
306 static int
307 valid_reg(struct nvbios *bios, uint32_t reg)
308 {
309         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
310         struct drm_device *dev = bios->dev;
311
312         /* C51 has misaligned regs on purpose. Marvellous */
313         if (reg & 0x2 ||
314             (reg & 0x1 && dev_priv->vbios.chip_version != 0x51))
315                 NV_ERROR(dev, "======= misaligned reg 0x%08X =======\n", reg);
316
317         /* warn on C51 regs that haven't been verified accessible in tracing */
318         if (reg & 0x1 && dev_priv->vbios.chip_version == 0x51 &&
319             reg != 0x130d && reg != 0x1311 && reg != 0x60081d)
320                 NV_WARN(dev, "=== C51 misaligned reg 0x%08X not verified ===\n",
321                         reg);
322
323         if (reg >= (8*1024*1024)) {
324                 NV_ERROR(dev, "=== reg 0x%08x out of mapped bounds ===\n", reg);
325                 return 0;
326         }
327
328         return 1;
329 }
330
331 static bool
332 valid_idx_port(struct nvbios *bios, uint16_t port)
333 {
334         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
335         struct drm_device *dev = bios->dev;
336
337         /*
338          * If adding more ports here, the read/write functions below will need
339          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
340          * used for the port in question
341          */
342         if (dev_priv->card_type < NV_50) {
343                 if (port == NV_CIO_CRX__COLOR)
344                         return true;
345                 if (port == NV_VIO_SRX)
346                         return true;
347         } else {
348                 if (port == NV_CIO_CRX__COLOR)
349                         return true;
350         }
351
352         NV_ERROR(dev, "========== unknown indexed io port 0x%04X ==========\n",
353                  port);
354
355         return false;
356 }
357
358 static bool
359 valid_port(struct nvbios *bios, uint16_t port)
360 {
361         struct drm_device *dev = bios->dev;
362
363         /*
364          * If adding more ports here, the read/write functions below will need
365          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
366          * used for the port in question
367          */
368         if (port == NV_VIO_VSE2)
369                 return true;
370
371         NV_ERROR(dev, "========== unknown io port 0x%04X ==========\n", port);
372
373         return false;
374 }
375
376 static uint32_t
377 bios_rd32(struct nvbios *bios, uint32_t reg)
378 {
379         uint32_t data;
380
381         reg = munge_reg(bios, reg);
382         if (!valid_reg(bios, reg))
383                 return 0;
384
385         /*
386          * C51 sometimes uses regs with bit0 set in the address. For these
387          * cases there should exist a translation in a BIOS table to an IO
388          * port address which the BIOS uses for accessing the reg
389          *
390          * These only seem to appear for the power control regs to a flat panel,
391          * and the GPIO regs at 0x60081*.  In C51 mmio traces the normal regs
392          * for 0x1308 and 0x1310 are used - hence the mask below.  An S3
393          * suspend-resume mmio trace from a C51 will be required to see if this
394          * is true for the power microcode in 0x14.., or whether the direct IO
395          * port access method is needed
396          */
397         if (reg & 0x1)
398                 reg &= ~0x1;
399
400         data = nv_rd32(bios->dev, reg);
401
402         BIOSLOG(bios, " Read:  Reg: 0x%08X, Data: 0x%08X\n", reg, data);
403
404         return data;
405 }
406
407 static void
408 bios_wr32(struct nvbios *bios, uint32_t reg, uint32_t data)
409 {
410         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
411
412         reg = munge_reg(bios, reg);
413         if (!valid_reg(bios, reg))
414                 return;
415
416         /* see note in bios_rd32 */
417         if (reg & 0x1)
418                 reg &= 0xfffffffe;
419
420         LOG_OLD_VALUE(bios_rd32(bios, reg));
421         BIOSLOG(bios, " Write: Reg: 0x%08X, Data: 0x%08X\n", reg, data);
422
423         if (dev_priv->vbios.execute) {
424                 still_alive();
425                 nv_wr32(bios->dev, reg, data);
426         }
427 }
428
429 static uint8_t
430 bios_idxprt_rd(struct nvbios *bios, uint16_t port, uint8_t index)
431 {
432         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
433         struct drm_device *dev = bios->dev;
434         uint8_t data;
435
436         if (!valid_idx_port(bios, port))
437                 return 0;
438
439         if (dev_priv->card_type < NV_50) {
440                 if (port == NV_VIO_SRX)
441                         data = NVReadVgaSeq(dev, bios->state.crtchead, index);
442                 else    /* assume NV_CIO_CRX__COLOR */
443                         data = NVReadVgaCrtc(dev, bios->state.crtchead, index);
444         } else {
445                 uint32_t data32;
446
447                 data32 = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
448                 data = (data32 >> ((index & 3) << 3)) & 0xff;
449         }
450
451         BIOSLOG(bios, " Indexed IO read:  Port: 0x%04X, Index: 0x%02X, "
452                       "Head: 0x%02X, Data: 0x%02X\n",
453                 port, index, bios->state.crtchead, data);
454         return data;
455 }
456
457 static void
458 bios_idxprt_wr(struct nvbios *bios, uint16_t port, uint8_t index, uint8_t data)
459 {
460         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
461         struct drm_device *dev = bios->dev;
462
463         if (!valid_idx_port(bios, port))
464                 return;
465
466         /*
467          * The current head is maintained in the nvbios member  state.crtchead.
468          * We trap changes to CR44 and update the head variable and hence the
469          * register set written.
470          * As CR44 only exists on CRTC0, we update crtchead to head0 in advance
471          * of the write, and to head1 after the write
472          */
473         if (port == NV_CIO_CRX__COLOR && index == NV_CIO_CRE_44 &&
474             data != NV_CIO_CRE_44_HEADB)
475                 bios->state.crtchead = 0;
476
477         LOG_OLD_VALUE(bios_idxprt_rd(bios, port, index));
478         BIOSLOG(bios, " Indexed IO write: Port: 0x%04X, Index: 0x%02X, "
479                       "Head: 0x%02X, Data: 0x%02X\n",
480                 port, index, bios->state.crtchead, data);
481
482         if (bios->execute && dev_priv->card_type < NV_50) {
483                 still_alive();
484                 if (port == NV_VIO_SRX)
485                         NVWriteVgaSeq(dev, bios->state.crtchead, index, data);
486                 else    /* assume NV_CIO_CRX__COLOR */
487                         NVWriteVgaCrtc(dev, bios->state.crtchead, index, data);
488         } else
489         if (bios->execute) {
490                 uint32_t data32, shift = (index & 3) << 3;
491
492                 still_alive();
493
494                 data32  = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
495                 data32 &= ~(0xff << shift);
496                 data32 |= (data << shift);
497                 bios_wr32(bios, NV50_PDISPLAY_VGACRTC(index & ~3), data32);
498         }
499
500         if (port == NV_CIO_CRX__COLOR &&
501             index == NV_CIO_CRE_44 && data == NV_CIO_CRE_44_HEADB)
502                 bios->state.crtchead = 1;
503 }
504
505 static uint8_t
506 bios_port_rd(struct nvbios *bios, uint16_t port)
507 {
508         uint8_t data, head = bios->state.crtchead;
509
510         if (!valid_port(bios, port))
511                 return 0;
512
513         data = NVReadPRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port);
514
515         BIOSLOG(bios, " IO read:  Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
516                 port, head, data);
517
518         return data;
519 }
520
521 static void
522 bios_port_wr(struct nvbios *bios, uint16_t port, uint8_t data)
523 {
524         int head = bios->state.crtchead;
525
526         if (!valid_port(bios, port))
527                 return;
528
529         LOG_OLD_VALUE(bios_port_rd(bios, port));
530         BIOSLOG(bios, " IO write: Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
531                 port, head, data);
532
533         if (!bios->execute)
534                 return;
535
536         still_alive();
537         NVWritePRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port, data);
538 }
539
540 static bool
541 io_flag_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
542 {
543         /*
544          * The IO flag condition entry has 2 bytes for the CRTC port; 1 byte
545          * for the CRTC index; 1 byte for the mask to apply to the value
546          * retrieved from the CRTC; 1 byte for the shift right to apply to the
547          * masked CRTC value; 2 bytes for the offset to the flag array, to
548          * which the shifted value is added; 1 byte for the mask applied to the
549          * value read from the flag array; and 1 byte for the value to compare
550          * against the masked byte from the flag table.
551          */
552
553         uint16_t condptr = bios->io_flag_condition_tbl_ptr + cond * IO_FLAG_CONDITION_SIZE;
554         uint16_t crtcport = ROM16(bios->data[condptr]);
555         uint8_t crtcindex = bios->data[condptr + 2];
556         uint8_t mask = bios->data[condptr + 3];
557         uint8_t shift = bios->data[condptr + 4];
558         uint16_t flagarray = ROM16(bios->data[condptr + 5]);
559         uint8_t flagarraymask = bios->data[condptr + 7];
560         uint8_t cmpval = bios->data[condptr + 8];
561         uint8_t data;
562
563         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
564                       "Shift: 0x%02X, FlagArray: 0x%04X, FAMask: 0x%02X, "
565                       "Cmpval: 0x%02X\n",
566                 offset, crtcport, crtcindex, mask, shift, flagarray, flagarraymask, cmpval);
567
568         data = bios_idxprt_rd(bios, crtcport, crtcindex);
569
570         data = bios->data[flagarray + ((data & mask) >> shift)];
571         data &= flagarraymask;
572
573         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
574                 offset, data, cmpval);
575
576         return (data == cmpval);
577 }
578
579 static bool
580 bios_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
581 {
582         /*
583          * The condition table entry has 4 bytes for the address of the
584          * register to check, 4 bytes for a mask to apply to the register and
585          * 4 for a test comparison value
586          */
587
588         uint16_t condptr = bios->condition_tbl_ptr + cond * CONDITION_SIZE;
589         uint32_t reg = ROM32(bios->data[condptr]);
590         uint32_t mask = ROM32(bios->data[condptr + 4]);
591         uint32_t cmpval = ROM32(bios->data[condptr + 8]);
592         uint32_t data;
593
594         BIOSLOG(bios, "0x%04X: Cond: 0x%02X, Reg: 0x%08X, Mask: 0x%08X\n",
595                 offset, cond, reg, mask);
596
597         data = bios_rd32(bios, reg) & mask;
598
599         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
600                 offset, data, cmpval);
601
602         return (data == cmpval);
603 }
604
605 static bool
606 io_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
607 {
608         /*
609          * The IO condition entry has 2 bytes for the IO port address; 1 byte
610          * for the index to write to io_port; 1 byte for the mask to apply to
611          * the byte read from io_port+1; and 1 byte for the value to compare
612          * against the masked byte.
613          */
614
615         uint16_t condptr = bios->io_condition_tbl_ptr + cond * IO_CONDITION_SIZE;
616         uint16_t io_port = ROM16(bios->data[condptr]);
617         uint8_t port_index = bios->data[condptr + 2];
618         uint8_t mask = bios->data[condptr + 3];
619         uint8_t cmpval = bios->data[condptr + 4];
620
621         uint8_t data = bios_idxprt_rd(bios, io_port, port_index) & mask;
622
623         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
624                 offset, data, cmpval);
625
626         return (data == cmpval);
627 }
628
629 static int
630 nv50_pll_set(struct drm_device *dev, uint32_t reg, uint32_t clk)
631 {
632         struct drm_nouveau_private *dev_priv = dev->dev_private;
633         uint32_t reg0 = nv_rd32(dev, reg + 0);
634         uint32_t reg1 = nv_rd32(dev, reg + 4);
635         struct nouveau_pll_vals pll;
636         struct pll_lims pll_limits;
637         int ret;
638
639         ret = get_pll_limits(dev, reg, &pll_limits);
640         if (ret)
641                 return ret;
642
643         clk = nouveau_calc_pll_mnp(dev, &pll_limits, clk, &pll);
644         if (!clk)
645                 return -ERANGE;
646
647         reg0 = (reg0 & 0xfff8ffff) | (pll.log2P << 16);
648         reg1 = (reg1 & 0xffff0000) | (pll.N1 << 8) | pll.M1;
649
650         if (dev_priv->vbios.execute) {
651                 still_alive();
652                 nv_wr32(dev, reg + 4, reg1);
653                 nv_wr32(dev, reg + 0, reg0);
654         }
655
656         return 0;
657 }
658
659 static int
660 setPLL(struct nvbios *bios, uint32_t reg, uint32_t clk)
661 {
662         struct drm_device *dev = bios->dev;
663         struct drm_nouveau_private *dev_priv = dev->dev_private;
664         /* clk in kHz */
665         struct pll_lims pll_lim;
666         struct nouveau_pll_vals pllvals;
667         int ret;
668
669         if (dev_priv->card_type >= NV_50)
670                 return nv50_pll_set(dev, reg, clk);
671
672         /* high regs (such as in the mac g5 table) are not -= 4 */
673         ret = get_pll_limits(dev, reg > 0x405c ? reg : reg - 4, &pll_lim);
674         if (ret)
675                 return ret;
676
677         clk = nouveau_calc_pll_mnp(dev, &pll_lim, clk, &pllvals);
678         if (!clk)
679                 return -ERANGE;
680
681         if (bios->execute) {
682                 still_alive();
683                 nouveau_hw_setpll(dev, reg, &pllvals);
684         }
685
686         return 0;
687 }
688
689 static int dcb_entry_idx_from_crtchead(struct drm_device *dev)
690 {
691         struct drm_nouveau_private *dev_priv = dev->dev_private;
692         struct nvbios *bios = &dev_priv->vbios;
693
694         /*
695          * For the results of this function to be correct, CR44 must have been
696          * set (using bios_idxprt_wr to set crtchead), CR58 set for CR57 = 0,
697          * and the DCB table parsed, before the script calling the function is
698          * run.  run_digital_op_script is example of how to do such setup
699          */
700
701         uint8_t dcb_entry = NVReadVgaCrtc5758(dev, bios->state.crtchead, 0);
702
703         if (dcb_entry > bios->dcb.entries) {
704                 NV_ERROR(dev, "CR58 doesn't have a valid DCB entry currently "
705                                 "(%02X)\n", dcb_entry);
706                 dcb_entry = 0x7f;       /* unused / invalid marker */
707         }
708
709         return dcb_entry;
710 }
711
712 static struct nouveau_i2c_chan *
713 init_i2c_device_find(struct drm_device *dev, int i2c_index)
714 {
715         struct drm_nouveau_private *dev_priv = dev->dev_private;
716         struct dcb_table *dcb = &dev_priv->vbios.dcb;
717
718         if (i2c_index == 0xff) {
719                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
720                 int idx = dcb_entry_idx_from_crtchead(dev), shift = 0;
721                 int default_indices = dcb->i2c_default_indices;
722
723                 if (idx != 0x7f && dcb->entry[idx].i2c_upper_default)
724                         shift = 4;
725
726                 i2c_index = (default_indices >> shift) & 0xf;
727         }
728         if (i2c_index == 0x80)  /* g80+ */
729                 i2c_index = dcb->i2c_default_indices & 0xf;
730
731         return nouveau_i2c_find(dev, i2c_index);
732 }
733
734 static uint32_t
735 get_tmds_index_reg(struct drm_device *dev, uint8_t mlv)
736 {
737         /*
738          * For mlv < 0x80, it is an index into a table of TMDS base addresses.
739          * For mlv == 0x80 use the "or" value of the dcb_entry indexed by
740          * CR58 for CR57 = 0 to index a table of offsets to the basic
741          * 0x6808b0 address.
742          * For mlv == 0x81 use the "or" value of the dcb_entry indexed by
743          * CR58 for CR57 = 0 to index a table of offsets to the basic
744          * 0x6808b0 address, and then flip the offset by 8.
745          */
746
747         struct drm_nouveau_private *dev_priv = dev->dev_private;
748         struct nvbios *bios = &dev_priv->vbios;
749         const int pramdac_offset[13] = {
750                 0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000 };
751         const uint32_t pramdac_table[4] = {
752                 0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8 };
753
754         if (mlv >= 0x80) {
755                 int dcb_entry, dacoffset;
756
757                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
758                 dcb_entry = dcb_entry_idx_from_crtchead(dev);
759                 if (dcb_entry == 0x7f)
760                         return 0;
761                 dacoffset = pramdac_offset[bios->dcb.entry[dcb_entry].or];
762                 if (mlv == 0x81)
763                         dacoffset ^= 8;
764                 return 0x6808b0 + dacoffset;
765         } else {
766                 if (mlv >= ARRAY_SIZE(pramdac_table)) {
767                         NV_ERROR(dev, "Magic Lookup Value too big (%02X)\n",
768                                                                         mlv);
769                         return 0;
770                 }
771                 return pramdac_table[mlv];
772         }
773 }
774
775 static int
776 init_io_restrict_prog(struct nvbios *bios, uint16_t offset,
777                       struct init_exec *iexec)
778 {
779         /*
780          * INIT_IO_RESTRICT_PROG   opcode: 0x32 ('2')
781          *
782          * offset      (8  bit): opcode
783          * offset + 1  (16 bit): CRTC port
784          * offset + 3  (8  bit): CRTC index
785          * offset + 4  (8  bit): mask
786          * offset + 5  (8  bit): shift
787          * offset + 6  (8  bit): count
788          * offset + 7  (32 bit): register
789          * offset + 11 (32 bit): configuration 1
790          * ...
791          *
792          * Starting at offset + 11 there are "count" 32 bit values.
793          * To find out which value to use read index "CRTC index" on "CRTC
794          * port", AND this value with "mask" and then bit shift right "shift"
795          * bits.  Read the appropriate value using this index and write to
796          * "register"
797          */
798
799         uint16_t crtcport = ROM16(bios->data[offset + 1]);
800         uint8_t crtcindex = bios->data[offset + 3];
801         uint8_t mask = bios->data[offset + 4];
802         uint8_t shift = bios->data[offset + 5];
803         uint8_t count = bios->data[offset + 6];
804         uint32_t reg = ROM32(bios->data[offset + 7]);
805         uint8_t config;
806         uint32_t configval;
807         int len = 11 + count * 4;
808
809         if (!iexec->execute)
810                 return len;
811
812         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
813                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
814                 offset, crtcport, crtcindex, mask, shift, count, reg);
815
816         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
817         if (config > count) {
818                 NV_ERROR(bios->dev,
819                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
820                          offset, config, count);
821                 return 0;
822         }
823
824         configval = ROM32(bios->data[offset + 11 + config * 4]);
825
826         BIOSLOG(bios, "0x%04X: Writing config %02X\n", offset, config);
827
828         bios_wr32(bios, reg, configval);
829
830         return len;
831 }
832
833 static int
834 init_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
835 {
836         /*
837          * INIT_REPEAT   opcode: 0x33 ('3')
838          *
839          * offset      (8 bit): opcode
840          * offset + 1  (8 bit): count
841          *
842          * Execute script following this opcode up to INIT_REPEAT_END
843          * "count" times
844          */
845
846         uint8_t count = bios->data[offset + 1];
847         uint8_t i;
848
849         /* no iexec->execute check by design */
850
851         BIOSLOG(bios, "0x%04X: Repeating following segment %d times\n",
852                 offset, count);
853
854         iexec->repeat = true;
855
856         /*
857          * count - 1, as the script block will execute once when we leave this
858          * opcode -- this is compatible with bios behaviour as:
859          * a) the block is always executed at least once, even if count == 0
860          * b) the bios interpreter skips to the op following INIT_END_REPEAT,
861          * while we don't
862          */
863         for (i = 0; i < count - 1; i++)
864                 parse_init_table(bios, offset + 2, iexec);
865
866         iexec->repeat = false;
867
868         return 2;
869 }
870
871 static int
872 init_io_restrict_pll(struct nvbios *bios, uint16_t offset,
873                      struct init_exec *iexec)
874 {
875         /*
876          * INIT_IO_RESTRICT_PLL   opcode: 0x34 ('4')
877          *
878          * offset      (8  bit): opcode
879          * offset + 1  (16 bit): CRTC port
880          * offset + 3  (8  bit): CRTC index
881          * offset + 4  (8  bit): mask
882          * offset + 5  (8  bit): shift
883          * offset + 6  (8  bit): IO flag condition index
884          * offset + 7  (8  bit): count
885          * offset + 8  (32 bit): register
886          * offset + 12 (16 bit): frequency 1
887          * ...
888          *
889          * Starting at offset + 12 there are "count" 16 bit frequencies (10kHz).
890          * Set PLL register "register" to coefficients for frequency n,
891          * selected by reading index "CRTC index" of "CRTC port" ANDed with
892          * "mask" and shifted right by "shift".
893          *
894          * If "IO flag condition index" > 0, and condition met, double
895          * frequency before setting it.
896          */
897
898         uint16_t crtcport = ROM16(bios->data[offset + 1]);
899         uint8_t crtcindex = bios->data[offset + 3];
900         uint8_t mask = bios->data[offset + 4];
901         uint8_t shift = bios->data[offset + 5];
902         int8_t io_flag_condition_idx = bios->data[offset + 6];
903         uint8_t count = bios->data[offset + 7];
904         uint32_t reg = ROM32(bios->data[offset + 8]);
905         uint8_t config;
906         uint16_t freq;
907         int len = 12 + count * 2;
908
909         if (!iexec->execute)
910                 return len;
911
912         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
913                       "Shift: 0x%02X, IO Flag Condition: 0x%02X, "
914                       "Count: 0x%02X, Reg: 0x%08X\n",
915                 offset, crtcport, crtcindex, mask, shift,
916                 io_flag_condition_idx, count, reg);
917
918         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
919         if (config > count) {
920                 NV_ERROR(bios->dev,
921                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
922                          offset, config, count);
923                 return 0;
924         }
925
926         freq = ROM16(bios->data[offset + 12 + config * 2]);
927
928         if (io_flag_condition_idx > 0) {
929                 if (io_flag_condition_met(bios, offset, io_flag_condition_idx)) {
930                         BIOSLOG(bios, "0x%04X: Condition fulfilled -- "
931                                       "frequency doubled\n", offset);
932                         freq *= 2;
933                 } else
934                         BIOSLOG(bios, "0x%04X: Condition not fulfilled -- "
935                                       "frequency unchanged\n", offset);
936         }
937
938         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %d0kHz\n",
939                 offset, reg, config, freq);
940
941         setPLL(bios, reg, freq * 10);
942
943         return len;
944 }
945
946 static int
947 init_end_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
948 {
949         /*
950          * INIT_END_REPEAT   opcode: 0x36 ('6')
951          *
952          * offset      (8 bit): opcode
953          *
954          * Marks the end of the block for INIT_REPEAT to repeat
955          */
956
957         /* no iexec->execute check by design */
958
959         /*
960          * iexec->repeat flag necessary to go past INIT_END_REPEAT opcode when
961          * we're not in repeat mode
962          */
963         if (iexec->repeat)
964                 return 0;
965
966         return 1;
967 }
968
969 static int
970 init_copy(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
971 {
972         /*
973          * INIT_COPY   opcode: 0x37 ('7')
974          *
975          * offset      (8  bit): opcode
976          * offset + 1  (32 bit): register
977          * offset + 5  (8  bit): shift
978          * offset + 6  (8  bit): srcmask
979          * offset + 7  (16 bit): CRTC port
980          * offset + 9  (8 bit): CRTC index
981          * offset + 10  (8 bit): mask
982          *
983          * Read index "CRTC index" on "CRTC port", AND with "mask", OR with
984          * (REGVAL("register") >> "shift" & "srcmask") and write-back to CRTC
985          * port
986          */
987
988         uint32_t reg = ROM32(bios->data[offset + 1]);
989         uint8_t shift = bios->data[offset + 5];
990         uint8_t srcmask = bios->data[offset + 6];
991         uint16_t crtcport = ROM16(bios->data[offset + 7]);
992         uint8_t crtcindex = bios->data[offset + 9];
993         uint8_t mask = bios->data[offset + 10];
994         uint32_t data;
995         uint8_t crtcdata;
996
997         if (!iexec->execute)
998                 return 11;
999
1000         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%02X, "
1001                       "Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X\n",
1002                 offset, reg, shift, srcmask, crtcport, crtcindex, mask);
1003
1004         data = bios_rd32(bios, reg);
1005
1006         if (shift < 0x80)
1007                 data >>= shift;
1008         else
1009                 data <<= (0x100 - shift);
1010
1011         data &= srcmask;
1012
1013         crtcdata  = bios_idxprt_rd(bios, crtcport, crtcindex) & mask;
1014         crtcdata |= (uint8_t)data;
1015         bios_idxprt_wr(bios, crtcport, crtcindex, crtcdata);
1016
1017         return 11;
1018 }
1019
1020 static int
1021 init_not(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1022 {
1023         /*
1024          * INIT_NOT   opcode: 0x38 ('8')
1025          *
1026          * offset      (8  bit): opcode
1027          *
1028          * Invert the current execute / no-execute condition (i.e. "else")
1029          */
1030         if (iexec->execute)
1031                 BIOSLOG(bios, "0x%04X: ------ Skipping following commands  ------\n", offset);
1032         else
1033                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", offset);
1034
1035         iexec->execute = !iexec->execute;
1036         return 1;
1037 }
1038
1039 static int
1040 init_io_flag_condition(struct nvbios *bios, uint16_t offset,
1041                        struct init_exec *iexec)
1042 {
1043         /*
1044          * INIT_IO_FLAG_CONDITION   opcode: 0x39 ('9')
1045          *
1046          * offset      (8 bit): opcode
1047          * offset + 1  (8 bit): condition number
1048          *
1049          * Check condition "condition number" in the IO flag condition table.
1050          * If condition not met skip subsequent opcodes until condition is
1051          * inverted (INIT_NOT), or we hit INIT_RESUME
1052          */
1053
1054         uint8_t cond = bios->data[offset + 1];
1055
1056         if (!iexec->execute)
1057                 return 2;
1058
1059         if (io_flag_condition_met(bios, offset, cond))
1060                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
1061         else {
1062                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
1063                 iexec->execute = false;
1064         }
1065
1066         return 2;
1067 }
1068
1069 static int
1070 init_idx_addr_latched(struct nvbios *bios, uint16_t offset,
1071                       struct init_exec *iexec)
1072 {
1073         /*
1074          * INIT_INDEX_ADDRESS_LATCHED   opcode: 0x49 ('I')
1075          *
1076          * offset      (8  bit): opcode
1077          * offset + 1  (32 bit): control register
1078          * offset + 5  (32 bit): data register
1079          * offset + 9  (32 bit): mask
1080          * offset + 13 (32 bit): data
1081          * offset + 17 (8  bit): count
1082          * offset + 18 (8  bit): address 1
1083          * offset + 19 (8  bit): data 1
1084          * ...
1085          *
1086          * For each of "count" address and data pairs, write "data n" to
1087          * "data register", read the current value of "control register",
1088          * and write it back once ANDed with "mask", ORed with "data",
1089          * and ORed with "address n"
1090          */
1091
1092         uint32_t controlreg = ROM32(bios->data[offset + 1]);
1093         uint32_t datareg = ROM32(bios->data[offset + 5]);
1094         uint32_t mask = ROM32(bios->data[offset + 9]);
1095         uint32_t data = ROM32(bios->data[offset + 13]);
1096         uint8_t count = bios->data[offset + 17];
1097         int len = 18 + count * 2;
1098         uint32_t value;
1099         int i;
1100
1101         if (!iexec->execute)
1102                 return len;
1103
1104         BIOSLOG(bios, "0x%04X: ControlReg: 0x%08X, DataReg: 0x%08X, "
1105                       "Mask: 0x%08X, Data: 0x%08X, Count: 0x%02X\n",
1106                 offset, controlreg, datareg, mask, data, count);
1107
1108         for (i = 0; i < count; i++) {
1109                 uint8_t instaddress = bios->data[offset + 18 + i * 2];
1110                 uint8_t instdata = bios->data[offset + 19 + i * 2];
1111
1112                 BIOSLOG(bios, "0x%04X: Address: 0x%02X, Data: 0x%02X\n",
1113                         offset, instaddress, instdata);
1114
1115                 bios_wr32(bios, datareg, instdata);
1116                 value  = bios_rd32(bios, controlreg) & mask;
1117                 value |= data;
1118                 value |= instaddress;
1119                 bios_wr32(bios, controlreg, value);
1120         }
1121
1122         return len;
1123 }
1124
1125 static int
1126 init_io_restrict_pll2(struct nvbios *bios, uint16_t offset,
1127                       struct init_exec *iexec)
1128 {
1129         /*
1130          * INIT_IO_RESTRICT_PLL2   opcode: 0x4A ('J')
1131          *
1132          * offset      (8  bit): opcode
1133          * offset + 1  (16 bit): CRTC port
1134          * offset + 3  (8  bit): CRTC index
1135          * offset + 4  (8  bit): mask
1136          * offset + 5  (8  bit): shift
1137          * offset + 6  (8  bit): count
1138          * offset + 7  (32 bit): register
1139          * offset + 11 (32 bit): frequency 1
1140          * ...
1141          *
1142          * Starting at offset + 11 there are "count" 32 bit frequencies (kHz).
1143          * Set PLL register "register" to coefficients for frequency n,
1144          * selected by reading index "CRTC index" of "CRTC port" ANDed with
1145          * "mask" and shifted right by "shift".
1146          */
1147
1148         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1149         uint8_t crtcindex = bios->data[offset + 3];
1150         uint8_t mask = bios->data[offset + 4];
1151         uint8_t shift = bios->data[offset + 5];
1152         uint8_t count = bios->data[offset + 6];
1153         uint32_t reg = ROM32(bios->data[offset + 7]);
1154         int len = 11 + count * 4;
1155         uint8_t config;
1156         uint32_t freq;
1157
1158         if (!iexec->execute)
1159                 return len;
1160
1161         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
1162                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
1163                 offset, crtcport, crtcindex, mask, shift, count, reg);
1164
1165         if (!reg)
1166                 return len;
1167
1168         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
1169         if (config > count) {
1170                 NV_ERROR(bios->dev,
1171                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
1172                          offset, config, count);
1173                 return 0;
1174         }
1175
1176         freq = ROM32(bios->data[offset + 11 + config * 4]);
1177
1178         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %dkHz\n",
1179                 offset, reg, config, freq);
1180
1181         setPLL(bios, reg, freq);
1182
1183         return len;
1184 }
1185
1186 static int
1187 init_pll2(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1188 {
1189         /*
1190          * INIT_PLL2   opcode: 0x4B ('K')
1191          *
1192          * offset      (8  bit): opcode
1193          * offset + 1  (32 bit): register
1194          * offset + 5  (32 bit): freq
1195          *
1196          * Set PLL register "register" to coefficients for frequency "freq"
1197          */
1198
1199         uint32_t reg = ROM32(bios->data[offset + 1]);
1200         uint32_t freq = ROM32(bios->data[offset + 5]);
1201
1202         if (!iexec->execute)
1203                 return 9;
1204
1205         BIOSLOG(bios, "0x%04X: Reg: 0x%04X, Freq: %dkHz\n",
1206                 offset, reg, freq);
1207
1208         setPLL(bios, reg, freq);
1209         return 9;
1210 }
1211
1212 static int
1213 init_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1214 {
1215         /*
1216          * INIT_I2C_BYTE   opcode: 0x4C ('L')
1217          *
1218          * offset      (8 bit): opcode
1219          * offset + 1  (8 bit): DCB I2C table entry index
1220          * offset + 2  (8 bit): I2C slave address
1221          * offset + 3  (8 bit): count
1222          * offset + 4  (8 bit): I2C register 1
1223          * offset + 5  (8 bit): mask 1
1224          * offset + 6  (8 bit): data 1
1225          * ...
1226          *
1227          * For each of "count" registers given by "I2C register n" on the device
1228          * addressed by "I2C slave address" on the I2C bus given by
1229          * "DCB I2C table entry index", read the register, AND the result with
1230          * "mask n" and OR it with "data n" before writing it back to the device
1231          */
1232
1233         uint8_t i2c_index = bios->data[offset + 1];
1234         uint8_t i2c_address = bios->data[offset + 2];
1235         uint8_t count = bios->data[offset + 3];
1236         int len = 4 + count * 3;
1237         struct nouveau_i2c_chan *chan;
1238         struct i2c_msg msg;
1239         int i;
1240
1241         if (!iexec->execute)
1242                 return len;
1243
1244         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1245                       "Count: 0x%02X\n",
1246                 offset, i2c_index, i2c_address, count);
1247
1248         chan = init_i2c_device_find(bios->dev, i2c_index);
1249         if (!chan)
1250                 return 0;
1251
1252         for (i = 0; i < count; i++) {
1253                 uint8_t i2c_reg = bios->data[offset + 4 + i * 3];
1254                 uint8_t mask = bios->data[offset + 5 + i * 3];
1255                 uint8_t data = bios->data[offset + 6 + i * 3];
1256                 uint8_t value;
1257
1258                 msg.addr = i2c_address;
1259                 msg.flags = I2C_M_RD;
1260                 msg.len = 1;
1261                 msg.buf = &value;
1262                 if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1263                         return 0;
1264
1265                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
1266                               "Mask: 0x%02X, Data: 0x%02X\n",
1267                         offset, i2c_reg, value, mask, data);
1268
1269                 value = (value & mask) | data;
1270
1271                 if (bios->execute) {
1272                         msg.addr = i2c_address;
1273                         msg.flags = 0;
1274                         msg.len = 1;
1275                         msg.buf = &value;
1276                         if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1277                                 return 0;
1278                 }
1279         }
1280
1281         return len;
1282 }
1283
1284 static int
1285 init_zm_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1286 {
1287         /*
1288          * INIT_ZM_I2C_BYTE   opcode: 0x4D ('M')
1289          *
1290          * offset      (8 bit): opcode
1291          * offset + 1  (8 bit): DCB I2C table entry index
1292          * offset + 2  (8 bit): I2C slave address
1293          * offset + 3  (8 bit): count
1294          * offset + 4  (8 bit): I2C register 1
1295          * offset + 5  (8 bit): data 1
1296          * ...
1297          *
1298          * For each of "count" registers given by "I2C register n" on the device
1299          * addressed by "I2C slave address" on the I2C bus given by
1300          * "DCB I2C table entry index", set the register to "data n"
1301          */
1302
1303         uint8_t i2c_index = bios->data[offset + 1];
1304         uint8_t i2c_address = bios->data[offset + 2];
1305         uint8_t count = bios->data[offset + 3];
1306         int len = 4 + count * 2;
1307         struct nouveau_i2c_chan *chan;
1308         struct i2c_msg msg;
1309         int i;
1310
1311         if (!iexec->execute)
1312                 return len;
1313
1314         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1315                       "Count: 0x%02X\n",
1316                 offset, i2c_index, i2c_address, count);
1317
1318         chan = init_i2c_device_find(bios->dev, i2c_index);
1319         if (!chan)
1320                 return 0;
1321
1322         for (i = 0; i < count; i++) {
1323                 uint8_t i2c_reg = bios->data[offset + 4 + i * 2];
1324                 uint8_t data = bios->data[offset + 5 + i * 2];
1325
1326                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Data: 0x%02X\n",
1327                         offset, i2c_reg, data);
1328
1329                 if (bios->execute) {
1330                         msg.addr = i2c_address;
1331                         msg.flags = 0;
1332                         msg.len = 1;
1333                         msg.buf = &data;
1334                         if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1335                                 return 0;
1336                 }
1337         }
1338
1339         return len;
1340 }
1341
1342 static int
1343 init_zm_i2c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1344 {
1345         /*
1346          * INIT_ZM_I2C   opcode: 0x4E ('N')
1347          *
1348          * offset      (8 bit): opcode
1349          * offset + 1  (8 bit): DCB I2C table entry index
1350          * offset + 2  (8 bit): I2C slave address
1351          * offset + 3  (8 bit): count
1352          * offset + 4  (8 bit): data 1
1353          * ...
1354          *
1355          * Send "count" bytes ("data n") to the device addressed by "I2C slave
1356          * address" on the I2C bus given by "DCB I2C table entry index"
1357          */
1358
1359         uint8_t i2c_index = bios->data[offset + 1];
1360         uint8_t i2c_address = bios->data[offset + 2];
1361         uint8_t count = bios->data[offset + 3];
1362         int len = 4 + count;
1363         struct nouveau_i2c_chan *chan;
1364         struct i2c_msg msg;
1365         uint8_t data[256];
1366         int i;
1367
1368         if (!iexec->execute)
1369                 return len;
1370
1371         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1372                       "Count: 0x%02X\n",
1373                 offset, i2c_index, i2c_address, count);
1374
1375         chan = init_i2c_device_find(bios->dev, i2c_index);
1376         if (!chan)
1377                 return 0;
1378
1379         for (i = 0; i < count; i++) {
1380                 data[i] = bios->data[offset + 4 + i];
1381
1382                 BIOSLOG(bios, "0x%04X: Data: 0x%02X\n", offset, data[i]);
1383         }
1384
1385         if (bios->execute) {
1386                 msg.addr = i2c_address;
1387                 msg.flags = 0;
1388                 msg.len = count;
1389                 msg.buf = data;
1390                 if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1391                         return 0;
1392         }
1393
1394         return len;
1395 }
1396
1397 static int
1398 init_tmds(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1399 {
1400         /*
1401          * INIT_TMDS   opcode: 0x4F ('O')       (non-canon name)
1402          *
1403          * offset      (8 bit): opcode
1404          * offset + 1  (8 bit): magic lookup value
1405          * offset + 2  (8 bit): TMDS address
1406          * offset + 3  (8 bit): mask
1407          * offset + 4  (8 bit): data
1408          *
1409          * Read the data reg for TMDS address "TMDS address", AND it with mask
1410          * and OR it with data, then write it back
1411          * "magic lookup value" determines which TMDS base address register is
1412          * used -- see get_tmds_index_reg()
1413          */
1414
1415         uint8_t mlv = bios->data[offset + 1];
1416         uint32_t tmdsaddr = bios->data[offset + 2];
1417         uint8_t mask = bios->data[offset + 3];
1418         uint8_t data = bios->data[offset + 4];
1419         uint32_t reg, value;
1420
1421         if (!iexec->execute)
1422                 return 5;
1423
1424         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, TMDSAddr: 0x%02X, "
1425                       "Mask: 0x%02X, Data: 0x%02X\n",
1426                 offset, mlv, tmdsaddr, mask, data);
1427
1428         reg = get_tmds_index_reg(bios->dev, mlv);
1429         if (!reg)
1430                 return 0;
1431
1432         bios_wr32(bios, reg,
1433                   tmdsaddr | NV_PRAMDAC_FP_TMDS_CONTROL_WRITE_DISABLE);
1434         value = (bios_rd32(bios, reg + 4) & mask) | data;
1435         bios_wr32(bios, reg + 4, value);
1436         bios_wr32(bios, reg, tmdsaddr);
1437
1438         return 5;
1439 }
1440
1441 static int
1442 init_zm_tmds_group(struct nvbios *bios, uint16_t offset,
1443                    struct init_exec *iexec)
1444 {
1445         /*
1446          * INIT_ZM_TMDS_GROUP   opcode: 0x50 ('P')      (non-canon name)
1447          *
1448          * offset      (8 bit): opcode
1449          * offset + 1  (8 bit): magic lookup value
1450          * offset + 2  (8 bit): count
1451          * offset + 3  (8 bit): addr 1
1452          * offset + 4  (8 bit): data 1
1453          * ...
1454          *
1455          * For each of "count" TMDS address and data pairs write "data n" to
1456          * "addr n".  "magic lookup value" determines which TMDS base address
1457          * register is used -- see get_tmds_index_reg()
1458          */
1459
1460         uint8_t mlv = bios->data[offset + 1];
1461         uint8_t count = bios->data[offset + 2];
1462         int len = 3 + count * 2;
1463         uint32_t reg;
1464         int i;
1465
1466         if (!iexec->execute)
1467                 return len;
1468
1469         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, Count: 0x%02X\n",
1470                 offset, mlv, count);
1471
1472         reg = get_tmds_index_reg(bios->dev, mlv);
1473         if (!reg)
1474                 return 0;
1475
1476         for (i = 0; i < count; i++) {
1477                 uint8_t tmdsaddr = bios->data[offset + 3 + i * 2];
1478                 uint8_t tmdsdata = bios->data[offset + 4 + i * 2];
1479
1480                 bios_wr32(bios, reg + 4, tmdsdata);
1481                 bios_wr32(bios, reg, tmdsaddr);
1482         }
1483
1484         return len;
1485 }
1486
1487 static int
1488 init_cr_idx_adr_latch(struct nvbios *bios, uint16_t offset,
1489                       struct init_exec *iexec)
1490 {
1491         /*
1492          * INIT_CR_INDEX_ADDRESS_LATCHED   opcode: 0x51 ('Q')
1493          *
1494          * offset      (8 bit): opcode
1495          * offset + 1  (8 bit): CRTC index1
1496          * offset + 2  (8 bit): CRTC index2
1497          * offset + 3  (8 bit): baseaddr
1498          * offset + 4  (8 bit): count
1499          * offset + 5  (8 bit): data 1
1500          * ...
1501          *
1502          * For each of "count" address and data pairs, write "baseaddr + n" to
1503          * "CRTC index1" and "data n" to "CRTC index2"
1504          * Once complete, restore initial value read from "CRTC index1"
1505          */
1506         uint8_t crtcindex1 = bios->data[offset + 1];
1507         uint8_t crtcindex2 = bios->data[offset + 2];
1508         uint8_t baseaddr = bios->data[offset + 3];
1509         uint8_t count = bios->data[offset + 4];
1510         int len = 5 + count;
1511         uint8_t oldaddr, data;
1512         int i;
1513
1514         if (!iexec->execute)
1515                 return len;
1516
1517         BIOSLOG(bios, "0x%04X: Index1: 0x%02X, Index2: 0x%02X, "
1518                       "BaseAddr: 0x%02X, Count: 0x%02X\n",
1519                 offset, crtcindex1, crtcindex2, baseaddr, count);
1520
1521         oldaddr = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex1);
1522
1523         for (i = 0; i < count; i++) {
1524                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1,
1525                                      baseaddr + i);
1526                 data = bios->data[offset + 5 + i];
1527                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex2, data);
1528         }
1529
1530         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1, oldaddr);
1531
1532         return len;
1533 }
1534
1535 static int
1536 init_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1537 {
1538         /*
1539          * INIT_CR   opcode: 0x52 ('R')
1540          *
1541          * offset      (8  bit): opcode
1542          * offset + 1  (8  bit): CRTC index
1543          * offset + 2  (8  bit): mask
1544          * offset + 3  (8  bit): data
1545          *
1546          * Assign the value of at "CRTC index" ANDed with mask and ORed with
1547          * data back to "CRTC index"
1548          */
1549
1550         uint8_t crtcindex = bios->data[offset + 1];
1551         uint8_t mask = bios->data[offset + 2];
1552         uint8_t data = bios->data[offset + 3];
1553         uint8_t value;
1554
1555         if (!iexec->execute)
1556                 return 4;
1557
1558         BIOSLOG(bios, "0x%04X: Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
1559                 offset, crtcindex, mask, data);
1560
1561         value  = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex) & mask;
1562         value |= data;
1563         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, value);
1564
1565         return 4;
1566 }
1567
1568 static int
1569 init_zm_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1570 {
1571         /*
1572          * INIT_ZM_CR   opcode: 0x53 ('S')
1573          *
1574          * offset      (8 bit): opcode
1575          * offset + 1  (8 bit): CRTC index
1576          * offset + 2  (8 bit): value
1577          *
1578          * Assign "value" to CRTC register with index "CRTC index".
1579          */
1580
1581         uint8_t crtcindex = ROM32(bios->data[offset + 1]);
1582         uint8_t data = bios->data[offset + 2];
1583
1584         if (!iexec->execute)
1585                 return 3;
1586
1587         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, data);
1588
1589         return 3;
1590 }
1591
1592 static int
1593 init_zm_cr_group(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1594 {
1595         /*
1596          * INIT_ZM_CR_GROUP   opcode: 0x54 ('T')
1597          *
1598          * offset      (8 bit): opcode
1599          * offset + 1  (8 bit): count
1600          * offset + 2  (8 bit): CRTC index 1
1601          * offset + 3  (8 bit): value 1
1602          * ...
1603          *
1604          * For "count", assign "value n" to CRTC register with index
1605          * "CRTC index n".
1606          */
1607
1608         uint8_t count = bios->data[offset + 1];
1609         int len = 2 + count * 2;
1610         int i;
1611
1612         if (!iexec->execute)
1613                 return len;
1614
1615         for (i = 0; i < count; i++)
1616                 init_zm_cr(bios, offset + 2 + 2 * i - 1, iexec);
1617
1618         return len;
1619 }
1620
1621 static int
1622 init_condition_time(struct nvbios *bios, uint16_t offset,
1623                     struct init_exec *iexec)
1624 {
1625         /*
1626          * INIT_CONDITION_TIME   opcode: 0x56 ('V')
1627          *
1628          * offset      (8 bit): opcode
1629          * offset + 1  (8 bit): condition number
1630          * offset + 2  (8 bit): retries / 50
1631          *
1632          * Check condition "condition number" in the condition table.
1633          * Bios code then sleeps for 2ms if the condition is not met, and
1634          * repeats up to "retries" times, but on one C51 this has proved
1635          * insufficient.  In mmiotraces the driver sleeps for 20ms, so we do
1636          * this, and bail after "retries" times, or 2s, whichever is less.
1637          * If still not met after retries, clear execution flag for this table.
1638          */
1639
1640         uint8_t cond = bios->data[offset + 1];
1641         uint16_t retries = bios->data[offset + 2] * 50;
1642         unsigned cnt;
1643
1644         if (!iexec->execute)
1645                 return 3;
1646
1647         if (retries > 100)
1648                 retries = 100;
1649
1650         BIOSLOG(bios, "0x%04X: Condition: 0x%02X, Retries: 0x%02X\n",
1651                 offset, cond, retries);
1652
1653         if (!bios->execute) /* avoid 2s delays when "faking" execution */
1654                 retries = 1;
1655
1656         for (cnt = 0; cnt < retries; cnt++) {
1657                 if (bios_condition_met(bios, offset, cond)) {
1658                         BIOSLOG(bios, "0x%04X: Condition met, continuing\n",
1659                                                                 offset);
1660                         break;
1661                 } else {
1662                         BIOSLOG(bios, "0x%04X: "
1663                                 "Condition not met, sleeping for 20ms\n",
1664                                                                 offset);
1665                         msleep(20);
1666                 }
1667         }
1668
1669         if (!bios_condition_met(bios, offset, cond)) {
1670                 NV_WARN(bios->dev,
1671                         "0x%04X: Condition still not met after %dms, "
1672                         "skipping following opcodes\n", offset, 20 * retries);
1673                 iexec->execute = false;
1674         }
1675
1676         return 3;
1677 }
1678
1679 static int
1680 init_zm_reg_sequence(struct nvbios *bios, uint16_t offset,
1681                      struct init_exec *iexec)
1682 {
1683         /*
1684          * INIT_ZM_REG_SEQUENCE   opcode: 0x58 ('X')
1685          *
1686          * offset      (8  bit): opcode
1687          * offset + 1  (32 bit): base register
1688          * offset + 5  (8  bit): count
1689          * offset + 6  (32 bit): value 1
1690          * ...
1691          *
1692          * Starting at offset + 6 there are "count" 32 bit values.
1693          * For "count" iterations set "base register" + 4 * current_iteration
1694          * to "value current_iteration"
1695          */
1696
1697         uint32_t basereg = ROM32(bios->data[offset + 1]);
1698         uint32_t count = bios->data[offset + 5];
1699         int len = 6 + count * 4;
1700         int i;
1701
1702         if (!iexec->execute)
1703                 return len;
1704
1705         BIOSLOG(bios, "0x%04X: BaseReg: 0x%08X, Count: 0x%02X\n",
1706                 offset, basereg, count);
1707
1708         for (i = 0; i < count; i++) {
1709                 uint32_t reg = basereg + i * 4;
1710                 uint32_t data = ROM32(bios->data[offset + 6 + i * 4]);
1711
1712                 bios_wr32(bios, reg, data);
1713         }
1714
1715         return len;
1716 }
1717
1718 static int
1719 init_sub_direct(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1720 {
1721         /*
1722          * INIT_SUB_DIRECT   opcode: 0x5B ('[')
1723          *
1724          * offset      (8  bit): opcode
1725          * offset + 1  (16 bit): subroutine offset (in bios)
1726          *
1727          * Calls a subroutine that will execute commands until INIT_DONE
1728          * is found.
1729          */
1730
1731         uint16_t sub_offset = ROM16(bios->data[offset + 1]);
1732
1733         if (!iexec->execute)
1734                 return 3;
1735
1736         BIOSLOG(bios, "0x%04X: Executing subroutine at 0x%04X\n",
1737                 offset, sub_offset);
1738
1739         parse_init_table(bios, sub_offset, iexec);
1740
1741         BIOSLOG(bios, "0x%04X: End of 0x%04X subroutine\n", offset, sub_offset);
1742
1743         return 3;
1744 }
1745
1746 static int
1747 init_copy_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1748 {
1749         /*
1750          * INIT_COPY_NV_REG   opcode: 0x5F ('_')
1751          *
1752          * offset      (8  bit): opcode
1753          * offset + 1  (32 bit): src reg
1754          * offset + 5  (8  bit): shift
1755          * offset + 6  (32 bit): src mask
1756          * offset + 10 (32 bit): xor
1757          * offset + 14 (32 bit): dst reg
1758          * offset + 18 (32 bit): dst mask
1759          *
1760          * Shift REGVAL("src reg") right by (signed) "shift", AND result with
1761          * "src mask", then XOR with "xor". Write this OR'd with
1762          * (REGVAL("dst reg") AND'd with "dst mask") to "dst reg"
1763          */
1764
1765         uint32_t srcreg = *((uint32_t *)(&bios->data[offset + 1]));
1766         uint8_t shift = bios->data[offset + 5];
1767         uint32_t srcmask = *((uint32_t *)(&bios->data[offset + 6]));
1768         uint32_t xor = *((uint32_t *)(&bios->data[offset + 10]));
1769         uint32_t dstreg = *((uint32_t *)(&bios->data[offset + 14]));
1770         uint32_t dstmask = *((uint32_t *)(&bios->data[offset + 18]));
1771         uint32_t srcvalue, dstvalue;
1772
1773         if (!iexec->execute)
1774                 return 22;
1775
1776         BIOSLOG(bios, "0x%04X: SrcReg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%08X, "
1777                       "Xor: 0x%08X, DstReg: 0x%08X, DstMask: 0x%08X\n",
1778                 offset, srcreg, shift, srcmask, xor, dstreg, dstmask);
1779
1780         srcvalue = bios_rd32(bios, srcreg);
1781
1782         if (shift < 0x80)
1783                 srcvalue >>= shift;
1784         else
1785                 srcvalue <<= (0x100 - shift);
1786
1787         srcvalue = (srcvalue & srcmask) ^ xor;
1788
1789         dstvalue = bios_rd32(bios, dstreg) & dstmask;
1790
1791         bios_wr32(bios, dstreg, dstvalue | srcvalue);
1792
1793         return 22;
1794 }
1795
1796 static int
1797 init_zm_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1798 {
1799         /*
1800          * INIT_ZM_INDEX_IO   opcode: 0x62 ('b')
1801          *
1802          * offset      (8  bit): opcode
1803          * offset + 1  (16 bit): CRTC port
1804          * offset + 3  (8  bit): CRTC index
1805          * offset + 4  (8  bit): data
1806          *
1807          * Write "data" to index "CRTC index" of "CRTC port"
1808          */
1809         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1810         uint8_t crtcindex = bios->data[offset + 3];
1811         uint8_t data = bios->data[offset + 4];
1812
1813         if (!iexec->execute)
1814                 return 5;
1815
1816         bios_idxprt_wr(bios, crtcport, crtcindex, data);
1817
1818         return 5;
1819 }
1820
1821 static int
1822 init_compute_mem(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1823 {
1824         /*
1825          * INIT_COMPUTE_MEM   opcode: 0x63 ('c')
1826          *
1827          * offset      (8 bit): opcode
1828          *
1829          * This opcode is meant to set NV_PFB_CFG0 (0x100200) appropriately so
1830          * that the hardware can correctly calculate how much VRAM it has
1831          * (and subsequently report that value in NV_PFB_CSTATUS (0x10020C))
1832          *
1833          * The implementation of this opcode in general consists of two parts:
1834          * 1) determination of the memory bus width
1835          * 2) determination of how many of the card's RAM pads have ICs attached
1836          *
1837          * 1) is done by a cunning combination of writes to offsets 0x1c and
1838          * 0x3c in the framebuffer, and seeing whether the written values are
1839          * read back correctly. This then affects bits 4-7 of NV_PFB_CFG0
1840          *
1841          * 2) is done by a cunning combination of writes to an offset slightly
1842          * less than the maximum memory reported by NV_PFB_CSTATUS, then seeing
1843          * if the test pattern can be read back. This then affects bits 12-15 of
1844          * NV_PFB_CFG0
1845          *
1846          * In this context a "cunning combination" may include multiple reads
1847          * and writes to varying locations, often alternating the test pattern
1848          * and 0, doubtless to make sure buffers are filled, residual charges
1849          * on tracks are removed etc.
1850          *
1851          * Unfortunately, the "cunning combination"s mentioned above, and the
1852          * changes to the bits in NV_PFB_CFG0 differ with nearly every bios
1853          * trace I have.
1854          *
1855          * Therefore, we cheat and assume the value of NV_PFB_CFG0 with which
1856          * we started was correct, and use that instead
1857          */
1858
1859         /* no iexec->execute check by design */
1860
1861         /*
1862          * This appears to be a NOP on G8x chipsets, both io logs of the VBIOS
1863          * and kmmio traces of the binary driver POSTing the card show nothing
1864          * being done for this opcode.  why is it still listed in the table?!
1865          */
1866
1867         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
1868
1869         if (dev_priv->card_type >= NV_40)
1870                 return 1;
1871
1872         /*
1873          * On every card I've seen, this step gets done for us earlier in
1874          * the init scripts
1875         uint8_t crdata = bios_idxprt_rd(dev, NV_VIO_SRX, 0x01);
1876         bios_idxprt_wr(dev, NV_VIO_SRX, 0x01, crdata | 0x20);
1877          */
1878
1879         /*
1880          * This also has probably been done in the scripts, but an mmio trace of
1881          * s3 resume shows nvidia doing it anyway (unlike the NV_VIO_SRX write)
1882          */
1883         bios_wr32(bios, NV_PFB_REFCTRL, NV_PFB_REFCTRL_VALID_1);
1884
1885         /* write back the saved configuration value */
1886         bios_wr32(bios, NV_PFB_CFG0, bios->state.saved_nv_pfb_cfg0);
1887
1888         return 1;
1889 }
1890
1891 static int
1892 init_reset(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1893 {
1894         /*
1895          * INIT_RESET   opcode: 0x65 ('e')
1896          *
1897          * offset      (8  bit): opcode
1898          * offset + 1  (32 bit): register
1899          * offset + 5  (32 bit): value1
1900          * offset + 9  (32 bit): value2
1901          *
1902          * Assign "value1" to "register", then assign "value2" to "register"
1903          */
1904
1905         uint32_t reg = ROM32(bios->data[offset + 1]);
1906         uint32_t value1 = ROM32(bios->data[offset + 5]);
1907         uint32_t value2 = ROM32(bios->data[offset + 9]);
1908         uint32_t pci_nv_19, pci_nv_20;
1909
1910         /* no iexec->execute check by design */
1911
1912         pci_nv_19 = bios_rd32(bios, NV_PBUS_PCI_NV_19);
1913         bios_wr32(bios, NV_PBUS_PCI_NV_19, 0);
1914         bios_wr32(bios, reg, value1);
1915
1916         udelay(10);
1917
1918         bios_wr32(bios, reg, value2);
1919         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19);
1920
1921         pci_nv_20 = bios_rd32(bios, NV_PBUS_PCI_NV_20);
1922         pci_nv_20 &= ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED;     /* 0xfffffffe */
1923         bios_wr32(bios, NV_PBUS_PCI_NV_20, pci_nv_20);
1924
1925         return 13;
1926 }
1927
1928 static int
1929 init_configure_mem(struct nvbios *bios, uint16_t offset,
1930                    struct init_exec *iexec)
1931 {
1932         /*
1933          * INIT_CONFIGURE_MEM   opcode: 0x66 ('f')
1934          *
1935          * offset      (8 bit): opcode
1936          *
1937          * Equivalent to INIT_DONE on bios version 3 or greater.
1938          * For early bios versions, sets up the memory registers, using values
1939          * taken from the memory init table
1940          */
1941
1942         /* no iexec->execute check by design */
1943
1944         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
1945         uint16_t seqtbloffs = bios->legacy.sdr_seq_tbl_ptr, meminitdata = meminitoffs + 6;
1946         uint32_t reg, data;
1947
1948         if (bios->major_version > 2)
1949                 return 0;
1950
1951         bios_idxprt_wr(bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX, bios_idxprt_rd(
1952                        bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX) | 0x20);
1953
1954         if (bios->data[meminitoffs] & 1)
1955                 seqtbloffs = bios->legacy.ddr_seq_tbl_ptr;
1956
1957         for (reg = ROM32(bios->data[seqtbloffs]);
1958              reg != 0xffffffff;
1959              reg = ROM32(bios->data[seqtbloffs += 4])) {
1960
1961                 switch (reg) {
1962                 case NV_PFB_PRE:
1963                         data = NV_PFB_PRE_CMD_PRECHARGE;
1964                         break;
1965                 case NV_PFB_PAD:
1966                         data = NV_PFB_PAD_CKE_NORMAL;
1967                         break;
1968                 case NV_PFB_REF:
1969                         data = NV_PFB_REF_CMD_REFRESH;
1970                         break;
1971                 default:
1972                         data = ROM32(bios->data[meminitdata]);
1973                         meminitdata += 4;
1974                         if (data == 0xffffffff)
1975                                 continue;
1976                 }
1977
1978                 bios_wr32(bios, reg, data);
1979         }
1980
1981         return 1;
1982 }
1983
1984 static int
1985 init_configure_clk(struct nvbios *bios, uint16_t offset,
1986                    struct init_exec *iexec)
1987 {
1988         /*
1989          * INIT_CONFIGURE_CLK   opcode: 0x67 ('g')
1990          *
1991          * offset      (8 bit): opcode
1992          *
1993          * Equivalent to INIT_DONE on bios version 3 or greater.
1994          * For early bios versions, sets up the NVClk and MClk PLLs, using
1995          * values taken from the memory init table
1996          */
1997
1998         /* no iexec->execute check by design */
1999
2000         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2001         int clock;
2002
2003         if (bios->major_version > 2)
2004                 return 0;
2005
2006         clock = ROM16(bios->data[meminitoffs + 4]) * 10;
2007         setPLL(bios, NV_PRAMDAC_NVPLL_COEFF, clock);
2008
2009         clock = ROM16(bios->data[meminitoffs + 2]) * 10;
2010         if (bios->data[meminitoffs] & 1) /* DDR */
2011                 clock *= 2;
2012         setPLL(bios, NV_PRAMDAC_MPLL_COEFF, clock);
2013
2014         return 1;
2015 }
2016
2017 static int
2018 init_configure_preinit(struct nvbios *bios, uint16_t offset,
2019                        struct init_exec *iexec)
2020 {
2021         /*
2022          * INIT_CONFIGURE_PREINIT   opcode: 0x68 ('h')
2023          *
2024          * offset      (8 bit): opcode
2025          *
2026          * Equivalent to INIT_DONE on bios version 3 or greater.
2027          * For early bios versions, does early init, loading ram and crystal
2028          * configuration from straps into CR3C
2029          */
2030
2031         /* no iexec->execute check by design */
2032
2033         uint32_t straps = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
2034         uint8_t cr3c = ((straps << 2) & 0xf0) | (straps & (1 << 6));
2035
2036         if (bios->major_version > 2)
2037                 return 0;
2038
2039         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR,
2040                              NV_CIO_CRE_SCRATCH4__INDEX, cr3c);
2041
2042         return 1;
2043 }
2044
2045 static int
2046 init_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2047 {
2048         /*
2049          * INIT_IO   opcode: 0x69 ('i')
2050          *
2051          * offset      (8  bit): opcode
2052          * offset + 1  (16 bit): CRTC port
2053          * offset + 3  (8  bit): mask
2054          * offset + 4  (8  bit): data
2055          *
2056          * Assign ((IOVAL("crtc port") & "mask") | "data") to "crtc port"
2057          */
2058
2059         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2060         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2061         uint8_t mask = bios->data[offset + 3];
2062         uint8_t data = bios->data[offset + 4];
2063
2064         if (!iexec->execute)
2065                 return 5;
2066
2067         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Mask: 0x%02X, Data: 0x%02X\n",
2068                 offset, crtcport, mask, data);
2069
2070         /*
2071          * I have no idea what this does, but NVIDIA do this magic sequence
2072          * in the places where this INIT_IO happens..
2073          */
2074         if (dev_priv->card_type >= NV_50 && crtcport == 0x3c3 && data == 1) {
2075                 int i;
2076
2077                 bios_wr32(bios, 0x614100, (bios_rd32(
2078                           bios, 0x614100) & 0x0fffffff) | 0x00800000);
2079
2080                 bios_wr32(bios, 0x00e18c, bios_rd32(
2081                           bios, 0x00e18c) | 0x00020000);
2082
2083                 bios_wr32(bios, 0x614900, (bios_rd32(
2084                           bios, 0x614900) & 0x0fffffff) | 0x00800000);
2085
2086                 bios_wr32(bios, 0x000200, bios_rd32(
2087                           bios, 0x000200) & ~0x40000000);
2088
2089                 mdelay(10);
2090
2091                 bios_wr32(bios, 0x00e18c, bios_rd32(
2092                           bios, 0x00e18c) & ~0x00020000);
2093
2094                 bios_wr32(bios, 0x000200, bios_rd32(
2095                           bios, 0x000200) | 0x40000000);
2096
2097                 bios_wr32(bios, 0x614100, 0x00800018);
2098                 bios_wr32(bios, 0x614900, 0x00800018);
2099
2100                 mdelay(10);
2101
2102                 bios_wr32(bios, 0x614100, 0x10000018);
2103                 bios_wr32(bios, 0x614900, 0x10000018);
2104
2105                 for (i = 0; i < 3; i++)
2106                         bios_wr32(bios, 0x614280 + (i*0x800), bios_rd32(
2107                                   bios, 0x614280 + (i*0x800)) & 0xf0f0f0f0);
2108
2109                 for (i = 0; i < 2; i++)
2110                         bios_wr32(bios, 0x614300 + (i*0x800), bios_rd32(
2111                                   bios, 0x614300 + (i*0x800)) & 0xfffff0f0);
2112
2113                 for (i = 0; i < 3; i++)
2114                         bios_wr32(bios, 0x614380 + (i*0x800), bios_rd32(
2115                                   bios, 0x614380 + (i*0x800)) & 0xfffff0f0);
2116
2117                 for (i = 0; i < 2; i++)
2118                         bios_wr32(bios, 0x614200 + (i*0x800), bios_rd32(
2119                                   bios, 0x614200 + (i*0x800)) & 0xfffffff0);
2120
2121                 for (i = 0; i < 2; i++)
2122                         bios_wr32(bios, 0x614108 + (i*0x800), bios_rd32(
2123                                   bios, 0x614108 + (i*0x800)) & 0x0fffffff);
2124                 return 5;
2125         }
2126
2127         bios_port_wr(bios, crtcport, (bios_port_rd(bios, crtcport) & mask) |
2128                                                                         data);
2129         return 5;
2130 }
2131
2132 static int
2133 init_sub(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2134 {
2135         /*
2136          * INIT_SUB   opcode: 0x6B ('k')
2137          *
2138          * offset      (8 bit): opcode
2139          * offset + 1  (8 bit): script number
2140          *
2141          * Execute script number "script number", as a subroutine
2142          */
2143
2144         uint8_t sub = bios->data[offset + 1];
2145
2146         if (!iexec->execute)
2147                 return 2;
2148
2149         BIOSLOG(bios, "0x%04X: Calling script %d\n", offset, sub);
2150
2151         parse_init_table(bios,
2152                          ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]),
2153                          iexec);
2154
2155         BIOSLOG(bios, "0x%04X: End of script %d\n", offset, sub);
2156
2157         return 2;
2158 }
2159
2160 static int
2161 init_ram_condition(struct nvbios *bios, uint16_t offset,
2162                    struct init_exec *iexec)
2163 {
2164         /*
2165          * INIT_RAM_CONDITION   opcode: 0x6D ('m')
2166          *
2167          * offset      (8 bit): opcode
2168          * offset + 1  (8 bit): mask
2169          * offset + 2  (8 bit): cmpval
2170          *
2171          * Test if (NV_PFB_BOOT_0 & "mask") equals "cmpval".
2172          * If condition not met skip subsequent opcodes until condition is
2173          * inverted (INIT_NOT), or we hit INIT_RESUME
2174          */
2175
2176         uint8_t mask = bios->data[offset + 1];
2177         uint8_t cmpval = bios->data[offset + 2];
2178         uint8_t data;
2179
2180         if (!iexec->execute)
2181                 return 3;
2182
2183         data = bios_rd32(bios, NV_PFB_BOOT_0) & mask;
2184
2185         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
2186                 offset, data, cmpval);
2187
2188         if (data == cmpval)
2189                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2190         else {
2191                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2192                 iexec->execute = false;
2193         }
2194
2195         return 3;
2196 }
2197
2198 static int
2199 init_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2200 {
2201         /*
2202          * INIT_NV_REG   opcode: 0x6E ('n')
2203          *
2204          * offset      (8  bit): opcode
2205          * offset + 1  (32 bit): register
2206          * offset + 5  (32 bit): mask
2207          * offset + 9  (32 bit): data
2208          *
2209          * Assign ((REGVAL("register") & "mask") | "data") to "register"
2210          */
2211
2212         uint32_t reg = ROM32(bios->data[offset + 1]);
2213         uint32_t mask = ROM32(bios->data[offset + 5]);
2214         uint32_t data = ROM32(bios->data[offset + 9]);
2215
2216         if (!iexec->execute)
2217                 return 13;
2218
2219         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Mask: 0x%08X, Data: 0x%08X\n",
2220                 offset, reg, mask, data);
2221
2222         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | data);
2223
2224         return 13;
2225 }
2226
2227 static int
2228 init_macro(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2229 {
2230         /*
2231          * INIT_MACRO   opcode: 0x6F ('o')
2232          *
2233          * offset      (8 bit): opcode
2234          * offset + 1  (8 bit): macro number
2235          *
2236          * Look up macro index "macro number" in the macro index table.
2237          * The macro index table entry has 1 byte for the index in the macro
2238          * table, and 1 byte for the number of times to repeat the macro.
2239          * The macro table entry has 4 bytes for the register address and
2240          * 4 bytes for the value to write to that register
2241          */
2242
2243         uint8_t macro_index_tbl_idx = bios->data[offset + 1];
2244         uint16_t tmp = bios->macro_index_tbl_ptr + (macro_index_tbl_idx * MACRO_INDEX_SIZE);
2245         uint8_t macro_tbl_idx = bios->data[tmp];
2246         uint8_t count = bios->data[tmp + 1];
2247         uint32_t reg, data;
2248         int i;
2249
2250         if (!iexec->execute)
2251                 return 2;
2252
2253         BIOSLOG(bios, "0x%04X: Macro: 0x%02X, MacroTableIndex: 0x%02X, "
2254                       "Count: 0x%02X\n",
2255                 offset, macro_index_tbl_idx, macro_tbl_idx, count);
2256
2257         for (i = 0; i < count; i++) {
2258                 uint16_t macroentryptr = bios->macro_tbl_ptr + (macro_tbl_idx + i) * MACRO_SIZE;
2259
2260                 reg = ROM32(bios->data[macroentryptr]);
2261                 data = ROM32(bios->data[macroentryptr + 4]);
2262
2263                 bios_wr32(bios, reg, data);
2264         }
2265
2266         return 2;
2267 }
2268
2269 static int
2270 init_done(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2271 {
2272         /*
2273          * INIT_DONE   opcode: 0x71 ('q')
2274          *
2275          * offset      (8  bit): opcode
2276          *
2277          * End the current script
2278          */
2279
2280         /* mild retval abuse to stop parsing this table */
2281         return 0;
2282 }
2283
2284 static int
2285 init_resume(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2286 {
2287         /*
2288          * INIT_RESUME   opcode: 0x72 ('r')
2289          *
2290          * offset      (8  bit): opcode
2291          *
2292          * End the current execute / no-execute condition
2293          */
2294
2295         if (iexec->execute)
2296                 return 1;
2297
2298         iexec->execute = true;
2299         BIOSLOG(bios, "0x%04X: ---- Executing following commands ----\n", offset);
2300
2301         return 1;
2302 }
2303
2304 static int
2305 init_time(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2306 {
2307         /*
2308          * INIT_TIME   opcode: 0x74 ('t')
2309          *
2310          * offset      (8  bit): opcode
2311          * offset + 1  (16 bit): time
2312          *
2313          * Sleep for "time" microseconds.
2314          */
2315
2316         unsigned time = ROM16(bios->data[offset + 1]);
2317
2318         if (!iexec->execute)
2319                 return 3;
2320
2321         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X microseconds\n",
2322                 offset, time);
2323
2324         if (time < 1000)
2325                 udelay(time);
2326         else
2327                 msleep((time + 900) / 1000);
2328
2329         return 3;
2330 }
2331
2332 static int
2333 init_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2334 {
2335         /*
2336          * INIT_CONDITION   opcode: 0x75 ('u')
2337          *
2338          * offset      (8 bit): opcode
2339          * offset + 1  (8 bit): condition number
2340          *
2341          * Check condition "condition number" in the condition table.
2342          * If condition not met skip subsequent opcodes until condition is
2343          * inverted (INIT_NOT), or we hit INIT_RESUME
2344          */
2345
2346         uint8_t cond = bios->data[offset + 1];
2347
2348         if (!iexec->execute)
2349                 return 2;
2350
2351         BIOSLOG(bios, "0x%04X: Condition: 0x%02X\n", offset, cond);
2352
2353         if (bios_condition_met(bios, offset, cond))
2354                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2355         else {
2356                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2357                 iexec->execute = false;
2358         }
2359
2360         return 2;
2361 }
2362
2363 static int
2364 init_io_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2365 {
2366         /*
2367          * INIT_IO_CONDITION  opcode: 0x76
2368          *
2369          * offset      (8 bit): opcode
2370          * offset + 1  (8 bit): condition number
2371          *
2372          * Check condition "condition number" in the io condition table.
2373          * If condition not met skip subsequent opcodes until condition is
2374          * inverted (INIT_NOT), or we hit INIT_RESUME
2375          */
2376
2377         uint8_t cond = bios->data[offset + 1];
2378
2379         if (!iexec->execute)
2380                 return 2;
2381
2382         BIOSLOG(bios, "0x%04X: IO condition: 0x%02X\n", offset, cond);
2383
2384         if (io_condition_met(bios, offset, cond))
2385                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2386         else {
2387                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2388                 iexec->execute = false;
2389         }
2390
2391         return 2;
2392 }
2393
2394 static int
2395 init_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2396 {
2397         /*
2398          * INIT_INDEX_IO   opcode: 0x78 ('x')
2399          *
2400          * offset      (8  bit): opcode
2401          * offset + 1  (16 bit): CRTC port
2402          * offset + 3  (8  bit): CRTC index
2403          * offset + 4  (8  bit): mask
2404          * offset + 5  (8  bit): data
2405          *
2406          * Read value at index "CRTC index" on "CRTC port", AND with "mask",
2407          * OR with "data", write-back
2408          */
2409
2410         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2411         uint8_t crtcindex = bios->data[offset + 3];
2412         uint8_t mask = bios->data[offset + 4];
2413         uint8_t data = bios->data[offset + 5];
2414         uint8_t value;
2415
2416         if (!iexec->execute)
2417                 return 6;
2418
2419         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
2420                       "Data: 0x%02X\n",
2421                 offset, crtcport, crtcindex, mask, data);
2422
2423         value = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) | data;
2424         bios_idxprt_wr(bios, crtcport, crtcindex, value);
2425
2426         return 6;
2427 }
2428
2429 static int
2430 init_pll(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2431 {
2432         /*
2433          * INIT_PLL   opcode: 0x79 ('y')
2434          *
2435          * offset      (8  bit): opcode
2436          * offset + 1  (32 bit): register
2437          * offset + 5  (16 bit): freq
2438          *
2439          * Set PLL register "register" to coefficients for frequency (10kHz)
2440          * "freq"
2441          */
2442
2443         uint32_t reg = ROM32(bios->data[offset + 1]);
2444         uint16_t freq = ROM16(bios->data[offset + 5]);
2445
2446         if (!iexec->execute)
2447                 return 7;
2448
2449         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Freq: %d0kHz\n", offset, reg, freq);
2450
2451         setPLL(bios, reg, freq * 10);
2452
2453         return 7;
2454 }
2455
2456 static int
2457 init_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2458 {
2459         /*
2460          * INIT_ZM_REG   opcode: 0x7A ('z')
2461          *
2462          * offset      (8  bit): opcode
2463          * offset + 1  (32 bit): register
2464          * offset + 5  (32 bit): value
2465          *
2466          * Assign "value" to "register"
2467          */
2468
2469         uint32_t reg = ROM32(bios->data[offset + 1]);
2470         uint32_t value = ROM32(bios->data[offset + 5]);
2471
2472         if (!iexec->execute)
2473                 return 9;
2474
2475         if (reg == 0x000200)
2476                 value |= 1;
2477
2478         bios_wr32(bios, reg, value);
2479
2480         return 9;
2481 }
2482
2483 static int
2484 init_ram_restrict_pll(struct nvbios *bios, uint16_t offset,
2485                       struct init_exec *iexec)
2486 {
2487         /*
2488          * INIT_RAM_RESTRICT_PLL   opcode: 0x87 ('')
2489          *
2490          * offset      (8 bit): opcode
2491          * offset + 1  (8 bit): PLL type
2492          * offset + 2 (32 bit): frequency 0
2493          *
2494          * Uses the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
2495          * ram_restrict_table_ptr.  The value read from there is used to select
2496          * a frequency from the table starting at 'frequency 0' to be
2497          * programmed into the PLL corresponding to 'type'.
2498          *
2499          * The PLL limits table on cards using this opcode has a mapping of
2500          * 'type' to the relevant registers.
2501          */
2502
2503         struct drm_device *dev = bios->dev;
2504         uint32_t strap = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) & 0x0000003c) >> 2;
2505         uint8_t index = bios->data[bios->ram_restrict_tbl_ptr + strap];
2506         uint8_t type = bios->data[offset + 1];
2507         uint32_t freq = ROM32(bios->data[offset + 2 + (index * 4)]);
2508         uint8_t *pll_limits = &bios->data[bios->pll_limit_tbl_ptr], *entry;
2509         int len = 2 + bios->ram_restrict_group_count * 4;
2510         int i;
2511
2512         if (!iexec->execute)
2513                 return len;
2514
2515         if (!bios->pll_limit_tbl_ptr || (pll_limits[0] & 0xf0) != 0x30) {
2516                 NV_ERROR(dev, "PLL limits table not version 3.x\n");
2517                 return len; /* deliberate, allow default clocks to remain */
2518         }
2519
2520         entry = pll_limits + pll_limits[1];
2521         for (i = 0; i < pll_limits[3]; i++, entry += pll_limits[2]) {
2522                 if (entry[0] == type) {
2523                         uint32_t reg = ROM32(entry[3]);
2524
2525                         BIOSLOG(bios, "0x%04X: "
2526                                       "Type %02x Reg 0x%08x Freq %dKHz\n",
2527                                 offset, type, reg, freq);
2528
2529                         setPLL(bios, reg, freq);
2530                         return len;
2531                 }
2532         }
2533
2534         NV_ERROR(dev, "PLL type 0x%02x not found in PLL limits table", type);
2535         return len;
2536 }
2537
2538 static int
2539 init_8c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2540 {
2541         /*
2542          * INIT_8C   opcode: 0x8C ('')
2543          *
2544          * NOP so far....
2545          *
2546          */
2547
2548         return 1;
2549 }
2550
2551 static int
2552 init_8d(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2553 {
2554         /*
2555          * INIT_8D   opcode: 0x8D ('')
2556          *
2557          * NOP so far....
2558          *
2559          */
2560
2561         return 1;
2562 }
2563
2564 static int
2565 init_gpio(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2566 {
2567         /*
2568          * INIT_GPIO   opcode: 0x8E ('')
2569          *
2570          * offset      (8 bit): opcode
2571          *
2572          * Loop over all entries in the DCB GPIO table, and initialise
2573          * each GPIO according to various values listed in each entry
2574          */
2575
2576         const uint32_t nv50_gpio_reg[4] = { 0xe104, 0xe108, 0xe280, 0xe284 };
2577         const uint32_t nv50_gpio_ctl[2] = { 0xe100, 0xe28c };
2578         const uint8_t *gpio_table = &bios->data[bios->dcb.gpio_table_ptr];
2579         const uint8_t *gpio_entry;
2580         int i;
2581
2582         if (!iexec->execute)
2583                 return 1;
2584
2585         if (bios->dcb.version != 0x40) {
2586                 NV_ERROR(bios->dev, "DCB table not version 4.0\n");
2587                 return 0;
2588         }
2589
2590         if (!bios->dcb.gpio_table_ptr) {
2591                 NV_WARN(bios->dev, "Invalid pointer to INIT_8E table\n");
2592                 return 0;
2593         }
2594
2595         gpio_entry = gpio_table + gpio_table[1];
2596         for (i = 0; i < gpio_table[2]; i++, gpio_entry += gpio_table[3]) {
2597                 uint32_t entry = ROM32(gpio_entry[0]), r, s, v;
2598                 int line = (entry & 0x0000001f);
2599
2600                 BIOSLOG(bios, "0x%04X: Entry: 0x%08X\n", offset, entry);
2601
2602                 if ((entry & 0x0000ff00) == 0x0000ff00)
2603                         continue;
2604
2605                 r = nv50_gpio_reg[line >> 3];
2606                 s = (line & 0x07) << 2;
2607                 v = bios_rd32(bios, r) & ~(0x00000003 << s);
2608                 if (entry & 0x01000000)
2609                         v |= (((entry & 0x60000000) >> 29) ^ 2) << s;
2610                 else
2611                         v |= (((entry & 0x18000000) >> 27) ^ 2) << s;
2612                 bios_wr32(bios, r, v);
2613
2614                 r = nv50_gpio_ctl[line >> 4];
2615                 s = (line & 0x0f);
2616                 v = bios_rd32(bios, r) & ~(0x00010001 << s);
2617                 switch ((entry & 0x06000000) >> 25) {
2618                 case 1:
2619                         v |= (0x00000001 << s);
2620                         break;
2621                 case 2:
2622                         v |= (0x00010000 << s);
2623                         break;
2624                 default:
2625                         break;
2626                 }
2627                 bios_wr32(bios, r, v);
2628         }
2629
2630         return 1;
2631 }
2632
2633 static int
2634 init_ram_restrict_zm_reg_group(struct nvbios *bios, uint16_t offset,
2635                                struct init_exec *iexec)
2636 {
2637         /*
2638          * INIT_RAM_RESTRICT_ZM_REG_GROUP   opcode: 0x8F ('')
2639          *
2640          * offset      (8  bit): opcode
2641          * offset + 1  (32 bit): reg
2642          * offset + 5  (8  bit): regincrement
2643          * offset + 6  (8  bit): count
2644          * offset + 7  (32 bit): value 1,1
2645          * ...
2646          *
2647          * Use the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
2648          * ram_restrict_table_ptr. The value read from here is 'n', and
2649          * "value 1,n" gets written to "reg". This repeats "count" times and on
2650          * each iteration 'm', "reg" increases by "regincrement" and
2651          * "value m,n" is used. The extent of n is limited by a number read
2652          * from the 'M' BIT table, herein called "blocklen"
2653          */
2654
2655         uint32_t reg = ROM32(bios->data[offset + 1]);
2656         uint8_t regincrement = bios->data[offset + 5];
2657         uint8_t count = bios->data[offset + 6];
2658         uint32_t strap_ramcfg, data;
2659         /* previously set by 'M' BIT table */
2660         uint16_t blocklen = bios->ram_restrict_group_count * 4;
2661         int len = 7 + count * blocklen;
2662         uint8_t index;
2663         int i;
2664
2665
2666         if (!iexec->execute)
2667                 return len;
2668
2669         if (!blocklen) {
2670                 NV_ERROR(bios->dev,
2671                          "0x%04X: Zero block length - has the M table "
2672                          "been parsed?\n", offset);
2673                 return 0;
2674         }
2675
2676         strap_ramcfg = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 2) & 0xf;
2677         index = bios->data[bios->ram_restrict_tbl_ptr + strap_ramcfg];
2678
2679         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, RegIncrement: 0x%02X, "
2680                       "Count: 0x%02X, StrapRamCfg: 0x%02X, Index: 0x%02X\n",
2681                 offset, reg, regincrement, count, strap_ramcfg, index);
2682
2683         for (i = 0; i < count; i++) {
2684                 data = ROM32(bios->data[offset + 7 + index * 4 + blocklen * i]);
2685
2686                 bios_wr32(bios, reg, data);
2687
2688                 reg += regincrement;
2689         }
2690
2691         return len;
2692 }
2693
2694 static int
2695 init_copy_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2696 {
2697         /*
2698          * INIT_COPY_ZM_REG   opcode: 0x90 ('')
2699          *
2700          * offset      (8  bit): opcode
2701          * offset + 1  (32 bit): src reg
2702          * offset + 5  (32 bit): dst reg
2703          *
2704          * Put contents of "src reg" into "dst reg"
2705          */
2706
2707         uint32_t srcreg = ROM32(bios->data[offset + 1]);
2708         uint32_t dstreg = ROM32(bios->data[offset + 5]);
2709
2710         if (!iexec->execute)
2711                 return 9;
2712
2713         bios_wr32(bios, dstreg, bios_rd32(bios, srcreg));
2714
2715         return 9;
2716 }
2717
2718 static int
2719 init_zm_reg_group_addr_latched(struct nvbios *bios, uint16_t offset,
2720                                struct init_exec *iexec)
2721 {
2722         /*
2723          * INIT_ZM_REG_GROUP_ADDRESS_LATCHED   opcode: 0x91 ('')
2724          *
2725          * offset      (8  bit): opcode
2726          * offset + 1  (32 bit): dst reg
2727          * offset + 5  (8  bit): count
2728          * offset + 6  (32 bit): data 1
2729          * ...
2730          *
2731          * For each of "count" values write "data n" to "dst reg"
2732          */
2733
2734         uint32_t reg = ROM32(bios->data[offset + 1]);
2735         uint8_t count = bios->data[offset + 5];
2736         int len = 6 + count * 4;
2737         int i;
2738
2739         if (!iexec->execute)
2740                 return len;
2741
2742         for (i = 0; i < count; i++) {
2743                 uint32_t data = ROM32(bios->data[offset + 6 + 4 * i]);
2744                 bios_wr32(bios, reg, data);
2745         }
2746
2747         return len;
2748 }
2749
2750 static int
2751 init_reserved(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2752 {
2753         /*
2754          * INIT_RESERVED   opcode: 0x92 ('')
2755          *
2756          * offset      (8 bit): opcode
2757          *
2758          * Seemingly does nothing
2759          */
2760
2761         return 1;
2762 }
2763
2764 static int
2765 init_96(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2766 {
2767         /*
2768          * INIT_96   opcode: 0x96 ('')
2769          *
2770          * offset      (8  bit): opcode
2771          * offset + 1  (32 bit): sreg
2772          * offset + 5  (8  bit): sshift
2773          * offset + 6  (8  bit): smask
2774          * offset + 7  (8  bit): index
2775          * offset + 8  (32 bit): reg
2776          * offset + 12 (32 bit): mask
2777          * offset + 16 (8  bit): shift
2778          *
2779          */
2780
2781         uint16_t xlatptr = bios->init96_tbl_ptr + (bios->data[offset + 7] * 2);
2782         uint32_t reg = ROM32(bios->data[offset + 8]);
2783         uint32_t mask = ROM32(bios->data[offset + 12]);
2784         uint32_t val;
2785
2786         val = bios_rd32(bios, ROM32(bios->data[offset + 1]));
2787         if (bios->data[offset + 5] < 0x80)
2788                 val >>= bios->data[offset + 5];
2789         else
2790                 val <<= (0x100 - bios->data[offset + 5]);
2791         val &= bios->data[offset + 6];
2792
2793         val   = bios->data[ROM16(bios->data[xlatptr]) + val];
2794         val <<= bios->data[offset + 16];
2795
2796         if (!iexec->execute)
2797                 return 17;
2798
2799         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | val);
2800         return 17;
2801 }
2802
2803 static int
2804 init_97(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2805 {
2806         /*
2807          * INIT_97   opcode: 0x97 ('')
2808          *
2809          * offset      (8  bit): opcode
2810          * offset + 1  (32 bit): register
2811          * offset + 5  (32 bit): mask
2812          * offset + 9  (32 bit): value
2813          *
2814          * Adds "value" to "register" preserving the fields specified
2815          * by "mask"
2816          */
2817
2818         uint32_t reg = ROM32(bios->data[offset + 1]);
2819         uint32_t mask = ROM32(bios->data[offset + 5]);
2820         uint32_t add = ROM32(bios->data[offset + 9]);
2821         uint32_t val;
2822
2823         val = bios_rd32(bios, reg);
2824         val = (val & mask) | ((val + add) & ~mask);
2825
2826         if (!iexec->execute)
2827                 return 13;
2828
2829         bios_wr32(bios, reg, val);
2830         return 13;
2831 }
2832
2833 static int
2834 init_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2835 {
2836         /*
2837          * INIT_AUXCH   opcode: 0x98 ('')
2838          *
2839          * offset      (8  bit): opcode
2840          * offset + 1  (32 bit): address
2841          * offset + 5  (8  bit): count
2842          * offset + 6  (8  bit): mask 0
2843          * offset + 7  (8  bit): data 0
2844          *  ...
2845          *
2846          */
2847
2848         struct drm_device *dev = bios->dev;
2849         struct nouveau_i2c_chan *auxch;
2850         uint32_t addr = ROM32(bios->data[offset + 1]);
2851         uint8_t count = bios->data[offset + 5];
2852         int len = 6 + count * 2;
2853         int ret, i;
2854
2855         if (!bios->display.output) {
2856                 NV_ERROR(dev, "INIT_AUXCH: no active output\n");
2857                 return 0;
2858         }
2859
2860         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
2861         if (!auxch) {
2862                 NV_ERROR(dev, "INIT_AUXCH: couldn't get auxch %d\n",
2863                          bios->display.output->i2c_index);
2864                 return 0;
2865         }
2866
2867         if (!iexec->execute)
2868                 return len;
2869
2870         offset += 6;
2871         for (i = 0; i < count; i++, offset += 2) {
2872                 uint8_t data;
2873
2874                 ret = nouveau_dp_auxch(auxch, 9, addr, &data, 1);
2875                 if (ret) {
2876                         NV_ERROR(dev, "INIT_AUXCH: rd auxch fail %d\n", ret);
2877                         return 0;
2878                 }
2879
2880                 data &= bios->data[offset + 0];
2881                 data |= bios->data[offset + 1];
2882
2883                 ret = nouveau_dp_auxch(auxch, 8, addr, &data, 1);
2884                 if (ret) {
2885                         NV_ERROR(dev, "INIT_AUXCH: wr auxch fail %d\n", ret);
2886                         return 0;
2887                 }
2888         }
2889
2890         return len;
2891 }
2892
2893 static int
2894 init_zm_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2895 {
2896         /*
2897          * INIT_ZM_AUXCH   opcode: 0x99 ('')
2898          *
2899          * offset      (8  bit): opcode
2900          * offset + 1  (32 bit): address
2901          * offset + 5  (8  bit): count
2902          * offset + 6  (8  bit): data 0
2903          *  ...
2904          *
2905          */
2906
2907         struct drm_device *dev = bios->dev;
2908         struct nouveau_i2c_chan *auxch;
2909         uint32_t addr = ROM32(bios->data[offset + 1]);
2910         uint8_t count = bios->data[offset + 5];
2911         int len = 6 + count;
2912         int ret, i;
2913
2914         if (!bios->display.output) {
2915                 NV_ERROR(dev, "INIT_ZM_AUXCH: no active output\n");
2916                 return 0;
2917         }
2918
2919         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
2920         if (!auxch) {
2921                 NV_ERROR(dev, "INIT_ZM_AUXCH: couldn't get auxch %d\n",
2922                          bios->display.output->i2c_index);
2923                 return 0;
2924         }
2925
2926         if (!iexec->execute)
2927                 return len;
2928
2929         offset += 6;
2930         for (i = 0; i < count; i++, offset++) {
2931                 ret = nouveau_dp_auxch(auxch, 8, addr, &bios->data[offset], 1);
2932                 if (ret) {
2933                         NV_ERROR(dev, "INIT_ZM_AUXCH: wr auxch fail %d\n", ret);
2934                         return 0;
2935                 }
2936         }
2937
2938         return len;
2939 }
2940
2941 static struct init_tbl_entry itbl_entry[] = {
2942         /* command name                       , id  , length  , offset  , mult    , command handler                 */
2943         /* INIT_PROG (0x31, 15, 10, 4) removed due to no example of use */
2944         { "INIT_IO_RESTRICT_PROG"             , 0x32, init_io_restrict_prog           },
2945         { "INIT_REPEAT"                       , 0x33, init_repeat                     },
2946         { "INIT_IO_RESTRICT_PLL"              , 0x34, init_io_restrict_pll            },
2947         { "INIT_END_REPEAT"                   , 0x36, init_end_repeat                 },
2948         { "INIT_COPY"                         , 0x37, init_copy                       },
2949         { "INIT_NOT"                          , 0x38, init_not                        },
2950         { "INIT_IO_FLAG_CONDITION"            , 0x39, init_io_flag_condition          },
2951         { "INIT_INDEX_ADDRESS_LATCHED"        , 0x49, init_idx_addr_latched           },
2952         { "INIT_IO_RESTRICT_PLL2"             , 0x4A, init_io_restrict_pll2           },
2953         { "INIT_PLL2"                         , 0x4B, init_pll2                       },
2954         { "INIT_I2C_BYTE"                     , 0x4C, init_i2c_byte                   },
2955         { "INIT_ZM_I2C_BYTE"                  , 0x4D, init_zm_i2c_byte                },
2956         { "INIT_ZM_I2C"                       , 0x4E, init_zm_i2c                     },
2957         { "INIT_TMDS"                         , 0x4F, init_tmds                       },
2958         { "INIT_ZM_TMDS_GROUP"                , 0x50, init_zm_tmds_group              },
2959         { "INIT_CR_INDEX_ADDRESS_LATCHED"     , 0x51, init_cr_idx_adr_latch           },
2960         { "INIT_CR"                           , 0x52, init_cr                         },
2961         { "INIT_ZM_CR"                        , 0x53, init_zm_cr                      },
2962         { "INIT_ZM_CR_GROUP"                  , 0x54, init_zm_cr_group                },
2963         { "INIT_CONDITION_TIME"               , 0x56, init_condition_time             },
2964         { "INIT_ZM_REG_SEQUENCE"              , 0x58, init_zm_reg_sequence            },
2965         /* INIT_INDIRECT_REG (0x5A, 7, 0, 0) removed due to no example of use */
2966         { "INIT_SUB_DIRECT"                   , 0x5B, init_sub_direct                 },
2967         { "INIT_COPY_NV_REG"                  , 0x5F, init_copy_nv_reg                },
2968         { "INIT_ZM_INDEX_IO"                  , 0x62, init_zm_index_io                },
2969         { "INIT_COMPUTE_MEM"                  , 0x63, init_compute_mem                },
2970         { "INIT_RESET"                        , 0x65, init_reset                      },
2971         { "INIT_CONFIGURE_MEM"                , 0x66, init_configure_mem              },
2972         { "INIT_CONFIGURE_CLK"                , 0x67, init_configure_clk              },
2973         { "INIT_CONFIGURE_PREINIT"            , 0x68, init_configure_preinit          },
2974         { "INIT_IO"                           , 0x69, init_io                         },
2975         { "INIT_SUB"                          , 0x6B, init_sub                        },
2976         { "INIT_RAM_CONDITION"                , 0x6D, init_ram_condition              },
2977         { "INIT_NV_REG"                       , 0x6E, init_nv_reg                     },
2978         { "INIT_MACRO"                        , 0x6F, init_macro                      },
2979         { "INIT_DONE"                         , 0x71, init_done                       },
2980         { "INIT_RESUME"                       , 0x72, init_resume                     },
2981         /* INIT_RAM_CONDITION2 (0x73, 9, 0, 0) removed due to no example of use */
2982         { "INIT_TIME"                         , 0x74, init_time                       },
2983         { "INIT_CONDITION"                    , 0x75, init_condition                  },
2984         { "INIT_IO_CONDITION"                 , 0x76, init_io_condition               },
2985         { "INIT_INDEX_IO"                     , 0x78, init_index_io                   },
2986         { "INIT_PLL"                          , 0x79, init_pll                        },
2987         { "INIT_ZM_REG"                       , 0x7A, init_zm_reg                     },
2988         { "INIT_RAM_RESTRICT_PLL"             , 0x87, init_ram_restrict_pll           },
2989         { "INIT_8C"                           , 0x8C, init_8c                         },
2990         { "INIT_8D"                           , 0x8D, init_8d                         },
2991         { "INIT_GPIO"                         , 0x8E, init_gpio                       },
2992         { "INIT_RAM_RESTRICT_ZM_REG_GROUP"    , 0x8F, init_ram_restrict_zm_reg_group  },
2993         { "INIT_COPY_ZM_REG"                  , 0x90, init_copy_zm_reg                },
2994         { "INIT_ZM_REG_GROUP_ADDRESS_LATCHED" , 0x91, init_zm_reg_group_addr_latched  },
2995         { "INIT_RESERVED"                     , 0x92, init_reserved                   },
2996         { "INIT_96"                           , 0x96, init_96                         },
2997         { "INIT_97"                           , 0x97, init_97                         },
2998         { "INIT_AUXCH"                        , 0x98, init_auxch                      },
2999         { "INIT_ZM_AUXCH"                     , 0x99, init_zm_auxch                   },
3000         { NULL                                , 0   , NULL                            }
3001 };
3002
3003 #define MAX_TABLE_OPS 1000
3004
3005 static int
3006 parse_init_table(struct nvbios *bios, unsigned int offset,
3007                  struct init_exec *iexec)
3008 {
3009         /*
3010          * Parses all commands in an init table.
3011          *
3012          * We start out executing all commands found in the init table. Some
3013          * opcodes may change the status of iexec->execute to SKIP, which will
3014          * cause the following opcodes to perform no operation until the value
3015          * is changed back to EXECUTE.
3016          */
3017
3018         int count = 0, i, res;
3019         uint8_t id;
3020
3021         /*
3022          * Loop until INIT_DONE causes us to break out of the loop
3023          * (or until offset > bios length just in case... )
3024          * (and no more than MAX_TABLE_OPS iterations, just in case... )
3025          */
3026         while ((offset < bios->length) && (count++ < MAX_TABLE_OPS)) {
3027                 id = bios->data[offset];
3028
3029                 /* Find matching id in itbl_entry */
3030                 for (i = 0; itbl_entry[i].name && (itbl_entry[i].id != id); i++)
3031                         ;
3032
3033                 if (itbl_entry[i].name) {
3034                         BIOSLOG(bios, "0x%04X: [ (0x%02X) - %s ]\n",
3035                                 offset, itbl_entry[i].id, itbl_entry[i].name);
3036
3037                         /* execute eventual command handler */
3038                         res = (*itbl_entry[i].handler)(bios, offset, iexec);
3039                         if (!res)
3040                                 break;
3041                         /*
3042                          * Add the offset of the current command including all data
3043                          * of that command. The offset will then be pointing on the
3044                          * next op code.
3045                          */
3046                         offset += res;
3047                 } else {
3048                         NV_ERROR(bios->dev,
3049                                  "0x%04X: Init table command not found: "
3050                                  "0x%02X\n", offset, id);
3051                         return -ENOENT;
3052                 }
3053         }
3054
3055         if (offset >= bios->length)
3056                 NV_WARN(bios->dev,
3057                         "Offset 0x%04X greater than known bios image length.  "
3058                         "Corrupt image?\n", offset);
3059         if (count >= MAX_TABLE_OPS)
3060                 NV_WARN(bios->dev,
3061                         "More than %d opcodes to a table is unlikely, "
3062                         "is the bios image corrupt?\n", MAX_TABLE_OPS);
3063
3064         return 0;
3065 }
3066
3067 static void
3068 parse_init_tables(struct nvbios *bios)
3069 {
3070         /* Loops and calls parse_init_table() for each present table. */
3071
3072         int i = 0;
3073         uint16_t table;
3074         struct init_exec iexec = {true, false};
3075
3076         if (bios->old_style_init) {
3077                 if (bios->init_script_tbls_ptr)
3078                         parse_init_table(bios, bios->init_script_tbls_ptr, &iexec);
3079                 if (bios->extra_init_script_tbl_ptr)
3080                         parse_init_table(bios, bios->extra_init_script_tbl_ptr, &iexec);
3081
3082                 return;
3083         }
3084
3085         while ((table = ROM16(bios->data[bios->init_script_tbls_ptr + i]))) {
3086                 NV_INFO(bios->dev,
3087                         "Parsing VBIOS init table %d at offset 0x%04X\n",
3088                         i / 2, table);
3089                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", table);
3090
3091                 parse_init_table(bios, table, &iexec);
3092                 i += 2;
3093         }
3094 }
3095
3096 static uint16_t clkcmptable(struct nvbios *bios, uint16_t clktable, int pxclk)
3097 {
3098         int compare_record_len, i = 0;
3099         uint16_t compareclk, scriptptr = 0;
3100
3101         if (bios->major_version < 5) /* pre BIT */
3102                 compare_record_len = 3;
3103         else
3104                 compare_record_len = 4;
3105
3106         do {
3107                 compareclk = ROM16(bios->data[clktable + compare_record_len * i]);
3108                 if (pxclk >= compareclk * 10) {
3109                         if (bios->major_version < 5) {
3110                                 uint8_t tmdssub = bios->data[clktable + 2 + compare_record_len * i];
3111                                 scriptptr = ROM16(bios->data[bios->init_script_tbls_ptr + tmdssub * 2]);
3112                         } else
3113                                 scriptptr = ROM16(bios->data[clktable + 2 + compare_record_len * i]);
3114                         break;
3115                 }
3116                 i++;
3117         } while (compareclk);
3118
3119         return scriptptr;
3120 }
3121
3122 static void
3123 run_digital_op_script(struct drm_device *dev, uint16_t scriptptr,
3124                       struct dcb_entry *dcbent, int head, bool dl)
3125 {
3126         struct drm_nouveau_private *dev_priv = dev->dev_private;
3127         struct nvbios *bios = &dev_priv->vbios;
3128         struct init_exec iexec = {true, false};
3129
3130         NV_TRACE(dev, "0x%04X: Parsing digital output script table\n",
3131                  scriptptr);
3132         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_44,
3133                        head ? NV_CIO_CRE_44_HEADB : NV_CIO_CRE_44_HEADA);
3134         /* note: if dcb entries have been merged, index may be misleading */
3135         NVWriteVgaCrtc5758(dev, head, 0, dcbent->index);
3136         parse_init_table(bios, scriptptr, &iexec);
3137
3138         nv04_dfp_bind_head(dev, dcbent, head, dl);
3139 }
3140
3141 static int call_lvds_manufacturer_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script)
3142 {
3143         struct drm_nouveau_private *dev_priv = dev->dev_private;
3144         struct nvbios *bios = &dev_priv->vbios;
3145         uint8_t sub = bios->data[bios->fp.xlated_entry + script] + (bios->fp.link_c_increment && dcbent->or & OUTPUT_C ? 1 : 0);
3146         uint16_t scriptofs = ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]);
3147
3148         if (!bios->fp.xlated_entry || !sub || !scriptofs)
3149                 return -EINVAL;
3150
3151         run_digital_op_script(dev, scriptofs, dcbent, head, bios->fp.dual_link);
3152
3153         if (script == LVDS_PANEL_OFF) {
3154                 /* off-on delay in ms */
3155                 msleep(ROM16(bios->data[bios->fp.xlated_entry + 7]));
3156         }
3157 #ifdef __powerpc__
3158         /* Powerbook specific quirks */
3159         if ((dev->pci_device & 0xffff) == 0x0179 ||
3160             (dev->pci_device & 0xffff) == 0x0189 ||
3161             (dev->pci_device & 0xffff) == 0x0329) {
3162                 if (script == LVDS_RESET) {
3163                         nv_write_tmds(dev, dcbent->or, 0, 0x02, 0x72);
3164
3165                 } else if (script == LVDS_PANEL_ON) {
3166                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL,
3167                                   bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL)
3168                                   | (1 << 31));
3169                         bios_wr32(bios, NV_PCRTC_GPIO_EXT,
3170                                   bios_rd32(bios, NV_PCRTC_GPIO_EXT) | 1);
3171
3172                 } else if (script == LVDS_PANEL_OFF) {