x86: apic unification - merge down enable_NMI_through_LVT0
[linux-2.6.git] / arch / x86 / kernel / io_apic_64.c
1 /*
2  *      Intel IO-APIC support for multi-Pentium hosts.
3  *
4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
5  *
6  *      Many thanks to Stig Venaas for trying out countless experimental
7  *      patches and reporting/debugging problems patiently!
8  *
9  *      (c) 1999, Multiple IO-APIC support, developed by
10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
13  *      and Ingo Molnar <mingo@redhat.com>
14  *
15  *      Fixes
16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
17  *                                      thanks to Eric Gilmore
18  *                                      and Rolf G. Tews
19  *                                      for testing these extensively
20  *      Paul Diefenbaugh        :       Added full ACPI support
21  */
22
23 #include <linux/mm.h>
24 #include <linux/interrupt.h>
25 #include <linux/init.h>
26 #include <linux/delay.h>
27 #include <linux/sched.h>
28 #include <linux/pci.h>
29 #include <linux/mc146818rtc.h>
30 #include <linux/acpi.h>
31 #include <linux/sysdev.h>
32 #include <linux/msi.h>
33 #include <linux/htirq.h>
34 #include <linux/dmar.h>
35 #include <linux/jiffies.h>
36 #ifdef CONFIG_ACPI
37 #include <acpi/acpi_bus.h>
38 #endif
39 #include <linux/bootmem.h>
40
41 #include <asm/idle.h>
42 #include <asm/io.h>
43 #include <asm/smp.h>
44 #include <asm/desc.h>
45 #include <asm/proto.h>
46 #include <asm/acpi.h>
47 #include <asm/dma.h>
48 #include <asm/i8259.h>
49 #include <asm/nmi.h>
50 #include <asm/msidef.h>
51 #include <asm/hypertransport.h>
52
53 #include <mach_ipi.h>
54 #include <mach_apic.h>
55
56 #define __apicdebuginit(type) static type __init
57
58 struct irq_cfg {
59         cpumask_t domain;
60         cpumask_t old_domain;
61         unsigned move_cleanup_count;
62         u8 vector;
63         u8 move_in_progress : 1;
64 };
65
66 /* irq_cfg is indexed by the sum of all RTEs in all I/O APICs. */
67 static struct irq_cfg irq_cfg[NR_IRQS] __read_mostly = {
68         [0]  = { .domain = CPU_MASK_ALL, .vector = IRQ0_VECTOR,  },
69         [1]  = { .domain = CPU_MASK_ALL, .vector = IRQ1_VECTOR,  },
70         [2]  = { .domain = CPU_MASK_ALL, .vector = IRQ2_VECTOR,  },
71         [3]  = { .domain = CPU_MASK_ALL, .vector = IRQ3_VECTOR,  },
72         [4]  = { .domain = CPU_MASK_ALL, .vector = IRQ4_VECTOR,  },
73         [5]  = { .domain = CPU_MASK_ALL, .vector = IRQ5_VECTOR,  },
74         [6]  = { .domain = CPU_MASK_ALL, .vector = IRQ6_VECTOR,  },
75         [7]  = { .domain = CPU_MASK_ALL, .vector = IRQ7_VECTOR,  },
76         [8]  = { .domain = CPU_MASK_ALL, .vector = IRQ8_VECTOR,  },
77         [9]  = { .domain = CPU_MASK_ALL, .vector = IRQ9_VECTOR,  },
78         [10] = { .domain = CPU_MASK_ALL, .vector = IRQ10_VECTOR, },
79         [11] = { .domain = CPU_MASK_ALL, .vector = IRQ11_VECTOR, },
80         [12] = { .domain = CPU_MASK_ALL, .vector = IRQ12_VECTOR, },
81         [13] = { .domain = CPU_MASK_ALL, .vector = IRQ13_VECTOR, },
82         [14] = { .domain = CPU_MASK_ALL, .vector = IRQ14_VECTOR, },
83         [15] = { .domain = CPU_MASK_ALL, .vector = IRQ15_VECTOR, },
84 };
85
86 static int assign_irq_vector(int irq, cpumask_t mask);
87
88 int first_system_vector = 0xfe;
89
90 char system_vectors[NR_VECTORS] = { [0 ... NR_VECTORS-1] = SYS_VECTOR_FREE};
91
92 int sis_apic_bug; /* not actually supported, dummy for compile */
93
94 static int no_timer_check;
95
96 static int disable_timer_pin_1 __initdata;
97
98 int timer_through_8259 __initdata;
99
100 /* Where if anywhere is the i8259 connect in external int mode */
101 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
102
103 static DEFINE_SPINLOCK(ioapic_lock);
104 DEFINE_SPINLOCK(vector_lock);
105
106 /*
107  * # of IRQ routing registers
108  */
109 int nr_ioapic_registers[MAX_IO_APICS];
110
111 /* I/O APIC entries */
112 struct mp_config_ioapic mp_ioapics[MAX_IO_APICS];
113 int nr_ioapics;
114
115 /* MP IRQ source entries */
116 struct mp_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
117
118 /* # of MP IRQ source entries */
119 int mp_irq_entries;
120
121 DECLARE_BITMAP(mp_bus_not_pci, MAX_MP_BUSSES);
122
123 /*
124  * Rough estimation of how many shared IRQs there are, can
125  * be changed anytime.
126  */
127 #define MAX_PLUS_SHARED_IRQS NR_IRQS
128 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
129
130 /*
131  * This is performance-critical, we want to do it O(1)
132  *
133  * the indexing order of this array favors 1:1 mappings
134  * between pins and IRQs.
135  */
136
137 static struct irq_pin_list {
138         short apic, pin, next;
139 } irq_2_pin[PIN_MAP_SIZE];
140
141 struct io_apic {
142         unsigned int index;
143         unsigned int unused[3];
144         unsigned int data;
145 };
146
147 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
148 {
149         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
150                 + (mp_ioapics[idx].mp_apicaddr & ~PAGE_MASK);
151 }
152
153 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
154 {
155         struct io_apic __iomem *io_apic = io_apic_base(apic);
156         writel(reg, &io_apic->index);
157         return readl(&io_apic->data);
158 }
159
160 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
161 {
162         struct io_apic __iomem *io_apic = io_apic_base(apic);
163         writel(reg, &io_apic->index);
164         writel(value, &io_apic->data);
165 }
166
167 /*
168  * Re-write a value: to be used for read-modify-write
169  * cycles where the read already set up the index register.
170  */
171 static inline void io_apic_modify(unsigned int apic, unsigned int value)
172 {
173         struct io_apic __iomem *io_apic = io_apic_base(apic);
174         writel(value, &io_apic->data);
175 }
176
177 static bool io_apic_level_ack_pending(unsigned int irq)
178 {
179         struct irq_pin_list *entry;
180         unsigned long flags;
181
182         spin_lock_irqsave(&ioapic_lock, flags);
183         entry = irq_2_pin + irq;
184         for (;;) {
185                 unsigned int reg;
186                 int pin;
187
188                 pin = entry->pin;
189                 if (pin == -1)
190                         break;
191                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
192                 /* Is the remote IRR bit set? */
193                 if (reg & IO_APIC_REDIR_REMOTE_IRR) {
194                         spin_unlock_irqrestore(&ioapic_lock, flags);
195                         return true;
196                 }
197                 if (!entry->next)
198                         break;
199                 entry = irq_2_pin + entry->next;
200         }
201         spin_unlock_irqrestore(&ioapic_lock, flags);
202
203         return false;
204 }
205
206 /*
207  * Synchronize the IO-APIC and the CPU by doing
208  * a dummy read from the IO-APIC
209  */
210 static inline void io_apic_sync(unsigned int apic)
211 {
212         struct io_apic __iomem *io_apic = io_apic_base(apic);
213         readl(&io_apic->data);
214 }
215
216 #define __DO_ACTION(R, ACTION, FINAL)                                   \
217                                                                         \
218 {                                                                       \
219         int pin;                                                        \
220         struct irq_pin_list *entry = irq_2_pin + irq;                   \
221                                                                         \
222         BUG_ON(irq >= NR_IRQS);                                         \
223         for (;;) {                                                      \
224                 unsigned int reg;                                       \
225                 pin = entry->pin;                                       \
226                 if (pin == -1)                                          \
227                         break;                                          \
228                 reg = io_apic_read(entry->apic, 0x10 + R + pin*2);      \
229                 reg ACTION;                                             \
230                 io_apic_modify(entry->apic, reg);                       \
231                 FINAL;                                                  \
232                 if (!entry->next)                                       \
233                         break;                                          \
234                 entry = irq_2_pin + entry->next;                        \
235         }                                                               \
236 }
237
238 union entry_union {
239         struct { u32 w1, w2; };
240         struct IO_APIC_route_entry entry;
241 };
242
243 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
244 {
245         union entry_union eu;
246         unsigned long flags;
247         spin_lock_irqsave(&ioapic_lock, flags);
248         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
249         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
250         spin_unlock_irqrestore(&ioapic_lock, flags);
251         return eu.entry;
252 }
253
254 /*
255  * When we write a new IO APIC routing entry, we need to write the high
256  * word first! If the mask bit in the low word is clear, we will enable
257  * the interrupt, and we need to make sure the entry is fully populated
258  * before that happens.
259  */
260 static void
261 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
262 {
263         union entry_union eu;
264         eu.entry = e;
265         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
266         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
267 }
268
269 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
270 {
271         unsigned long flags;
272         spin_lock_irqsave(&ioapic_lock, flags);
273         __ioapic_write_entry(apic, pin, e);
274         spin_unlock_irqrestore(&ioapic_lock, flags);
275 }
276
277 /*
278  * When we mask an IO APIC routing entry, we need to write the low
279  * word first, in order to set the mask bit before we change the
280  * high bits!
281  */
282 static void ioapic_mask_entry(int apic, int pin)
283 {
284         unsigned long flags;
285         union entry_union eu = { .entry.mask = 1 };
286
287         spin_lock_irqsave(&ioapic_lock, flags);
288         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
289         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
290         spin_unlock_irqrestore(&ioapic_lock, flags);
291 }
292
293 #ifdef CONFIG_SMP
294 static void __target_IO_APIC_irq(unsigned int irq, unsigned int dest, u8 vector)
295 {
296         int apic, pin;
297         struct irq_pin_list *entry = irq_2_pin + irq;
298
299         BUG_ON(irq >= NR_IRQS);
300         for (;;) {
301                 unsigned int reg;
302                 apic = entry->apic;
303                 pin = entry->pin;
304                 if (pin == -1)
305                         break;
306                 io_apic_write(apic, 0x11 + pin*2, dest);
307                 reg = io_apic_read(apic, 0x10 + pin*2);
308                 reg &= ~IO_APIC_REDIR_VECTOR_MASK;
309                 reg |= vector;
310                 io_apic_modify(apic, reg);
311                 if (!entry->next)
312                         break;
313                 entry = irq_2_pin + entry->next;
314         }
315 }
316
317 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t mask)
318 {
319         struct irq_cfg *cfg = irq_cfg + irq;
320         unsigned long flags;
321         unsigned int dest;
322         cpumask_t tmp;
323
324         cpus_and(tmp, mask, cpu_online_map);
325         if (cpus_empty(tmp))
326                 return;
327
328         if (assign_irq_vector(irq, mask))
329                 return;
330
331         cpus_and(tmp, cfg->domain, mask);
332         dest = cpu_mask_to_apicid(tmp);
333
334         /*
335          * Only the high 8 bits are valid.
336          */
337         dest = SET_APIC_LOGICAL_ID(dest);
338
339         spin_lock_irqsave(&ioapic_lock, flags);
340         __target_IO_APIC_irq(irq, dest, cfg->vector);
341         irq_desc[irq].affinity = mask;
342         spin_unlock_irqrestore(&ioapic_lock, flags);
343 }
344 #endif
345
346 /*
347  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
348  * shared ISA-space IRQs, so we have to support them. We are super
349  * fast in the common case, and fast for shared ISA-space IRQs.
350  */
351 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
352 {
353         static int first_free_entry = NR_IRQS;
354         struct irq_pin_list *entry = irq_2_pin + irq;
355
356         BUG_ON(irq >= NR_IRQS);
357         while (entry->next)
358                 entry = irq_2_pin + entry->next;
359
360         if (entry->pin != -1) {
361                 entry->next = first_free_entry;
362                 entry = irq_2_pin + entry->next;
363                 if (++first_free_entry >= PIN_MAP_SIZE)
364                         panic("io_apic.c: ran out of irq_2_pin entries!");
365         }
366         entry->apic = apic;
367         entry->pin = pin;
368 }
369
370 /*
371  * Reroute an IRQ to a different pin.
372  */
373 static void __init replace_pin_at_irq(unsigned int irq,
374                                       int oldapic, int oldpin,
375                                       int newapic, int newpin)
376 {
377         struct irq_pin_list *entry = irq_2_pin + irq;
378
379         while (1) {
380                 if (entry->apic == oldapic && entry->pin == oldpin) {
381                         entry->apic = newapic;
382                         entry->pin = newpin;
383                 }
384                 if (!entry->next)
385                         break;
386                 entry = irq_2_pin + entry->next;
387         }
388 }
389
390
391 #define DO_ACTION(name,R,ACTION, FINAL)                                 \
392                                                                         \
393         static void name##_IO_APIC_irq (unsigned int irq)               \
394         __DO_ACTION(R, ACTION, FINAL)
395
396 /* mask = 1 */
397 DO_ACTION(__mask,       0, |= IO_APIC_REDIR_MASKED, io_apic_sync(entry->apic))
398
399 /* mask = 0 */
400 DO_ACTION(__unmask,     0, &= ~IO_APIC_REDIR_MASKED, )
401
402 static void mask_IO_APIC_irq (unsigned int irq)
403 {
404         unsigned long flags;
405
406         spin_lock_irqsave(&ioapic_lock, flags);
407         __mask_IO_APIC_irq(irq);
408         spin_unlock_irqrestore(&ioapic_lock, flags);
409 }
410
411 static void unmask_IO_APIC_irq (unsigned int irq)
412 {
413         unsigned long flags;
414
415         spin_lock_irqsave(&ioapic_lock, flags);
416         __unmask_IO_APIC_irq(irq);
417         spin_unlock_irqrestore(&ioapic_lock, flags);
418 }
419
420 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
421 {
422         struct IO_APIC_route_entry entry;
423
424         /* Check delivery_mode to be sure we're not clearing an SMI pin */
425         entry = ioapic_read_entry(apic, pin);
426         if (entry.delivery_mode == dest_SMI)
427                 return;
428         /*
429          * Disable it in the IO-APIC irq-routing table:
430          */
431         ioapic_mask_entry(apic, pin);
432 }
433
434 static void clear_IO_APIC (void)
435 {
436         int apic, pin;
437
438         for (apic = 0; apic < nr_ioapics; apic++)
439                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
440                         clear_IO_APIC_pin(apic, pin);
441 }
442
443 int skip_ioapic_setup;
444 int ioapic_force;
445
446 static int __init parse_noapic(char *str)
447 {
448         disable_ioapic_setup();
449         return 0;
450 }
451 early_param("noapic", parse_noapic);
452
453 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
454 static int __init disable_timer_pin_setup(char *arg)
455 {
456         disable_timer_pin_1 = 1;
457         return 1;
458 }
459 __setup("disable_timer_pin_1", disable_timer_pin_setup);
460
461
462 /*
463  * Find the IRQ entry number of a certain pin.
464  */
465 static int find_irq_entry(int apic, int pin, int type)
466 {
467         int i;
468
469         for (i = 0; i < mp_irq_entries; i++)
470                 if (mp_irqs[i].mp_irqtype == type &&
471                     (mp_irqs[i].mp_dstapic == mp_ioapics[apic].mp_apicid ||
472                      mp_irqs[i].mp_dstapic == MP_APIC_ALL) &&
473                     mp_irqs[i].mp_dstirq == pin)
474                         return i;
475
476         return -1;
477 }
478
479 /*
480  * Find the pin to which IRQ[irq] (ISA) is connected
481  */
482 static int __init find_isa_irq_pin(int irq, int type)
483 {
484         int i;
485
486         for (i = 0; i < mp_irq_entries; i++) {
487                 int lbus = mp_irqs[i].mp_srcbus;
488
489                 if (test_bit(lbus, mp_bus_not_pci) &&
490                     (mp_irqs[i].mp_irqtype == type) &&
491                     (mp_irqs[i].mp_srcbusirq == irq))
492
493                         return mp_irqs[i].mp_dstirq;
494         }
495         return -1;
496 }
497
498 static int __init find_isa_irq_apic(int irq, int type)
499 {
500         int i;
501
502         for (i = 0; i < mp_irq_entries; i++) {
503                 int lbus = mp_irqs[i].mp_srcbus;
504
505                 if (test_bit(lbus, mp_bus_not_pci) &&
506                     (mp_irqs[i].mp_irqtype == type) &&
507                     (mp_irqs[i].mp_srcbusirq == irq))
508                         break;
509         }
510         if (i < mp_irq_entries) {
511                 int apic;
512                 for(apic = 0; apic < nr_ioapics; apic++) {
513                         if (mp_ioapics[apic].mp_apicid == mp_irqs[i].mp_dstapic)
514                                 return apic;
515                 }
516         }
517
518         return -1;
519 }
520
521 /*
522  * Find a specific PCI IRQ entry.
523  * Not an __init, possibly needed by modules
524  */
525 static int pin_2_irq(int idx, int apic, int pin);
526
527 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
528 {
529         int apic, i, best_guess = -1;
530
531         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
532                 bus, slot, pin);
533         if (test_bit(bus, mp_bus_not_pci)) {
534                 apic_printk(APIC_VERBOSE, "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
535                 return -1;
536         }
537         for (i = 0; i < mp_irq_entries; i++) {
538                 int lbus = mp_irqs[i].mp_srcbus;
539
540                 for (apic = 0; apic < nr_ioapics; apic++)
541                         if (mp_ioapics[apic].mp_apicid == mp_irqs[i].mp_dstapic ||
542                             mp_irqs[i].mp_dstapic == MP_APIC_ALL)
543                                 break;
544
545                 if (!test_bit(lbus, mp_bus_not_pci) &&
546                     !mp_irqs[i].mp_irqtype &&
547                     (bus == lbus) &&
548                     (slot == ((mp_irqs[i].mp_srcbusirq >> 2) & 0x1f))) {
549                         int irq = pin_2_irq(i,apic,mp_irqs[i].mp_dstirq);
550
551                         if (!(apic || IO_APIC_IRQ(irq)))
552                                 continue;
553
554                         if (pin == (mp_irqs[i].mp_srcbusirq & 3))
555                                 return irq;
556                         /*
557                          * Use the first all-but-pin matching entry as a
558                          * best-guess fuzzy result for broken mptables.
559                          */
560                         if (best_guess < 0)
561                                 best_guess = irq;
562                 }
563         }
564         BUG_ON(best_guess >= NR_IRQS);
565         return best_guess;
566 }
567
568 /* ISA interrupts are always polarity zero edge triggered,
569  * when listed as conforming in the MP table. */
570
571 #define default_ISA_trigger(idx)        (0)
572 #define default_ISA_polarity(idx)       (0)
573
574 /* PCI interrupts are always polarity one level triggered,
575  * when listed as conforming in the MP table. */
576
577 #define default_PCI_trigger(idx)        (1)
578 #define default_PCI_polarity(idx)       (1)
579
580 static int MPBIOS_polarity(int idx)
581 {
582         int bus = mp_irqs[idx].mp_srcbus;
583         int polarity;
584
585         /*
586          * Determine IRQ line polarity (high active or low active):
587          */
588         switch (mp_irqs[idx].mp_irqflag & 3)
589         {
590                 case 0: /* conforms, ie. bus-type dependent polarity */
591                         if (test_bit(bus, mp_bus_not_pci))
592                                 polarity = default_ISA_polarity(idx);
593                         else
594                                 polarity = default_PCI_polarity(idx);
595                         break;
596                 case 1: /* high active */
597                 {
598                         polarity = 0;
599                         break;
600                 }
601                 case 2: /* reserved */
602                 {
603                         printk(KERN_WARNING "broken BIOS!!\n");
604                         polarity = 1;
605                         break;
606                 }
607                 case 3: /* low active */
608                 {
609                         polarity = 1;
610                         break;
611                 }
612                 default: /* invalid */
613                 {
614                         printk(KERN_WARNING "broken BIOS!!\n");
615                         polarity = 1;
616                         break;
617                 }
618         }
619         return polarity;
620 }
621
622 static int MPBIOS_trigger(int idx)
623 {
624         int bus = mp_irqs[idx].mp_srcbus;
625         int trigger;
626
627         /*
628          * Determine IRQ trigger mode (edge or level sensitive):
629          */
630         switch ((mp_irqs[idx].mp_irqflag>>2) & 3)
631         {
632                 case 0: /* conforms, ie. bus-type dependent */
633                         if (test_bit(bus, mp_bus_not_pci))
634                                 trigger = default_ISA_trigger(idx);
635                         else
636                                 trigger = default_PCI_trigger(idx);
637                         break;
638                 case 1: /* edge */
639                 {
640                         trigger = 0;
641                         break;
642                 }
643                 case 2: /* reserved */
644                 {
645                         printk(KERN_WARNING "broken BIOS!!\n");
646                         trigger = 1;
647                         break;
648                 }
649                 case 3: /* level */
650                 {
651                         trigger = 1;
652                         break;
653                 }
654                 default: /* invalid */
655                 {
656                         printk(KERN_WARNING "broken BIOS!!\n");
657                         trigger = 0;
658                         break;
659                 }
660         }
661         return trigger;
662 }
663
664 static inline int irq_polarity(int idx)
665 {
666         return MPBIOS_polarity(idx);
667 }
668
669 static inline int irq_trigger(int idx)
670 {
671         return MPBIOS_trigger(idx);
672 }
673
674 static int pin_2_irq(int idx, int apic, int pin)
675 {
676         int irq, i;
677         int bus = mp_irqs[idx].mp_srcbus;
678
679         /*
680          * Debugging check, we are in big trouble if this message pops up!
681          */
682         if (mp_irqs[idx].mp_dstirq != pin)
683                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
684
685         if (test_bit(bus, mp_bus_not_pci)) {
686                 irq = mp_irqs[idx].mp_srcbusirq;
687         } else {
688                 /*
689                  * PCI IRQs are mapped in order
690                  */
691                 i = irq = 0;
692                 while (i < apic)
693                         irq += nr_ioapic_registers[i++];
694                 irq += pin;
695         }
696         BUG_ON(irq >= NR_IRQS);
697         return irq;
698 }
699
700 static int __assign_irq_vector(int irq, cpumask_t mask)
701 {
702         /*
703          * NOTE! The local APIC isn't very good at handling
704          * multiple interrupts at the same interrupt level.
705          * As the interrupt level is determined by taking the
706          * vector number and shifting that right by 4, we
707          * want to spread these out a bit so that they don't
708          * all fall in the same interrupt level.
709          *
710          * Also, we've got to be careful not to trash gate
711          * 0x80, because int 0x80 is hm, kind of importantish. ;)
712          */
713         static int current_vector = FIRST_DEVICE_VECTOR, current_offset = 0;
714         unsigned int old_vector;
715         int cpu;
716         struct irq_cfg *cfg;
717
718         BUG_ON((unsigned)irq >= NR_IRQS);
719         cfg = &irq_cfg[irq];
720
721         /* Only try and allocate irqs on cpus that are present */
722         cpus_and(mask, mask, cpu_online_map);
723
724         if ((cfg->move_in_progress) || cfg->move_cleanup_count)
725                 return -EBUSY;
726
727         old_vector = cfg->vector;
728         if (old_vector) {
729                 cpumask_t tmp;
730                 cpus_and(tmp, cfg->domain, mask);
731                 if (!cpus_empty(tmp))
732                         return 0;
733         }
734
735         for_each_cpu_mask_nr(cpu, mask) {
736                 cpumask_t domain, new_mask;
737                 int new_cpu;
738                 int vector, offset;
739
740                 domain = vector_allocation_domain(cpu);
741                 cpus_and(new_mask, domain, cpu_online_map);
742
743                 vector = current_vector;
744                 offset = current_offset;
745 next:
746                 vector += 8;
747                 if (vector >= first_system_vector) {
748                         /* If we run out of vectors on large boxen, must share them. */
749                         offset = (offset + 1) % 8;
750                         vector = FIRST_DEVICE_VECTOR + offset;
751                 }
752                 if (unlikely(current_vector == vector))
753                         continue;
754                 if (vector == IA32_SYSCALL_VECTOR)
755                         goto next;
756                 for_each_cpu_mask_nr(new_cpu, new_mask)
757                         if (per_cpu(vector_irq, new_cpu)[vector] != -1)
758                                 goto next;
759                 /* Found one! */
760                 current_vector = vector;
761                 current_offset = offset;
762                 if (old_vector) {
763                         cfg->move_in_progress = 1;
764                         cfg->old_domain = cfg->domain;
765                 }
766                 for_each_cpu_mask_nr(new_cpu, new_mask)
767                         per_cpu(vector_irq, new_cpu)[vector] = irq;
768                 cfg->vector = vector;
769                 cfg->domain = domain;
770                 return 0;
771         }
772         return -ENOSPC;
773 }
774
775 static int assign_irq_vector(int irq, cpumask_t mask)
776 {
777         int err;
778         unsigned long flags;
779
780         spin_lock_irqsave(&vector_lock, flags);
781         err = __assign_irq_vector(irq, mask);
782         spin_unlock_irqrestore(&vector_lock, flags);
783         return err;
784 }
785
786 static void __clear_irq_vector(int irq)
787 {
788         struct irq_cfg *cfg;
789         cpumask_t mask;
790         int cpu, vector;
791
792         BUG_ON((unsigned)irq >= NR_IRQS);
793         cfg = &irq_cfg[irq];
794         BUG_ON(!cfg->vector);
795
796         vector = cfg->vector;
797         cpus_and(mask, cfg->domain, cpu_online_map);
798         for_each_cpu_mask_nr(cpu, mask)
799                 per_cpu(vector_irq, cpu)[vector] = -1;
800
801         cfg->vector = 0;
802         cpus_clear(cfg->domain);
803 }
804
805 static void __setup_vector_irq(int cpu)
806 {
807         /* Initialize vector_irq on a new cpu */
808         /* This function must be called with vector_lock held */
809         int irq, vector;
810
811         /* Mark the inuse vectors */
812         for (irq = 0; irq < NR_IRQS; ++irq) {
813                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
814                         continue;
815                 vector = irq_cfg[irq].vector;
816                 per_cpu(vector_irq, cpu)[vector] = irq;
817         }
818         /* Mark the free vectors */
819         for (vector = 0; vector < NR_VECTORS; ++vector) {
820                 irq = per_cpu(vector_irq, cpu)[vector];
821                 if (irq < 0)
822                         continue;
823                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
824                         per_cpu(vector_irq, cpu)[vector] = -1;
825         }
826 }
827
828 void setup_vector_irq(int cpu)
829 {
830         spin_lock(&vector_lock);
831         __setup_vector_irq(smp_processor_id());
832         spin_unlock(&vector_lock);
833 }
834
835
836 static struct irq_chip ioapic_chip;
837
838 static void ioapic_register_intr(int irq, unsigned long trigger)
839 {
840         if (trigger) {
841                 irq_desc[irq].status |= IRQ_LEVEL;
842                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
843                                               handle_fasteoi_irq, "fasteoi");
844         } else {
845                 irq_desc[irq].status &= ~IRQ_LEVEL;
846                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
847                                               handle_edge_irq, "edge");
848         }
849 }
850
851 static void setup_IO_APIC_irq(int apic, int pin, unsigned int irq,
852                               int trigger, int polarity)
853 {
854         struct irq_cfg *cfg = irq_cfg + irq;
855         struct IO_APIC_route_entry entry;
856         cpumask_t mask;
857
858         if (!IO_APIC_IRQ(irq))
859                 return;
860
861         mask = TARGET_CPUS;
862         if (assign_irq_vector(irq, mask))
863                 return;
864
865         cpus_and(mask, cfg->domain, mask);
866
867         apic_printk(APIC_VERBOSE,KERN_DEBUG
868                     "IOAPIC[%d]: Set routing entry (%d-%d -> 0x%x -> "
869                     "IRQ %d Mode:%i Active:%i)\n",
870                     apic, mp_ioapics[apic].mp_apicid, pin, cfg->vector,
871                     irq, trigger, polarity);
872
873         /*
874          * add it to the IO-APIC irq-routing table:
875          */
876         memset(&entry,0,sizeof(entry));
877
878         entry.delivery_mode = INT_DELIVERY_MODE;
879         entry.dest_mode = INT_DEST_MODE;
880         entry.dest = cpu_mask_to_apicid(mask);
881         entry.mask = 0;                         /* enable IRQ */
882         entry.trigger = trigger;
883         entry.polarity = polarity;
884         entry.vector = cfg->vector;
885
886         /* Mask level triggered irqs.
887          * Use IRQ_DELAYED_DISABLE for edge triggered irqs.
888          */
889         if (trigger)
890                 entry.mask = 1;
891
892         ioapic_register_intr(irq, trigger);
893         if (irq < 16)
894                 disable_8259A_irq(irq);
895
896         ioapic_write_entry(apic, pin, entry);
897 }
898
899 static void __init setup_IO_APIC_irqs(void)
900 {
901         int apic, pin, idx, irq, first_notcon = 1;
902
903         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
904
905         for (apic = 0; apic < nr_ioapics; apic++) {
906         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
907
908                 idx = find_irq_entry(apic,pin,mp_INT);
909                 if (idx == -1) {
910                         if (first_notcon) {
911                                 apic_printk(APIC_VERBOSE, KERN_DEBUG " IO-APIC (apicid-pin) %d-%d", mp_ioapics[apic].mp_apicid, pin);
912                                 first_notcon = 0;
913                         } else
914                                 apic_printk(APIC_VERBOSE, ", %d-%d", mp_ioapics[apic].mp_apicid, pin);
915                         continue;
916                 }
917                 if (!first_notcon) {
918                         apic_printk(APIC_VERBOSE, " not connected.\n");
919                         first_notcon = 1;
920                 }
921
922                 irq = pin_2_irq(idx, apic, pin);
923                 add_pin_to_irq(irq, apic, pin);
924
925                 setup_IO_APIC_irq(apic, pin, irq,
926                                   irq_trigger(idx), irq_polarity(idx));
927         }
928         }
929
930         if (!first_notcon)
931                 apic_printk(APIC_VERBOSE, " not connected.\n");
932 }
933
934 /*
935  * Set up the timer pin, possibly with the 8259A-master behind.
936  */
937 static void __init setup_timer_IRQ0_pin(unsigned int apic, unsigned int pin,
938                                         int vector)
939 {
940         struct IO_APIC_route_entry entry;
941
942         memset(&entry, 0, sizeof(entry));
943
944         /*
945          * We use logical delivery to get the timer IRQ
946          * to the first CPU.
947          */
948         entry.dest_mode = INT_DEST_MODE;
949         entry.mask = 1;                                 /* mask IRQ now */
950         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
951         entry.delivery_mode = INT_DELIVERY_MODE;
952         entry.polarity = 0;
953         entry.trigger = 0;
954         entry.vector = vector;
955
956         /*
957          * The timer IRQ doesn't have to know that behind the
958          * scene we may have a 8259A-master in AEOI mode ...
959          */
960         set_irq_chip_and_handler_name(0, &ioapic_chip, handle_edge_irq, "edge");
961
962         /*
963          * Add it to the IO-APIC irq-routing table:
964          */
965         ioapic_write_entry(apic, pin, entry);
966 }
967
968
969 __apicdebuginit(void) print_IO_APIC(void)
970 {
971         int apic, i;
972         union IO_APIC_reg_00 reg_00;
973         union IO_APIC_reg_01 reg_01;
974         union IO_APIC_reg_02 reg_02;
975         unsigned long flags;
976
977         if (apic_verbosity == APIC_QUIET)
978                 return;
979
980         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
981         for (i = 0; i < nr_ioapics; i++)
982                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
983                        mp_ioapics[i].mp_apicid, nr_ioapic_registers[i]);
984
985         /*
986          * We are a bit conservative about what we expect.  We have to
987          * know about every hardware change ASAP.
988          */
989         printk(KERN_INFO "testing the IO APIC.......................\n");
990
991         for (apic = 0; apic < nr_ioapics; apic++) {
992
993         spin_lock_irqsave(&ioapic_lock, flags);
994         reg_00.raw = io_apic_read(apic, 0);
995         reg_01.raw = io_apic_read(apic, 1);
996         if (reg_01.bits.version >= 0x10)
997                 reg_02.raw = io_apic_read(apic, 2);
998         spin_unlock_irqrestore(&ioapic_lock, flags);
999
1000         printk("\n");
1001         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mp_apicid);
1002         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
1003         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
1004
1005         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
1006         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
1007
1008         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
1009         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
1010
1011         if (reg_01.bits.version >= 0x10) {
1012                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
1013                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
1014         }
1015
1016         printk(KERN_DEBUG ".... IRQ redirection table:\n");
1017
1018         printk(KERN_DEBUG " NR Dst Mask Trig IRR Pol"
1019                           " Stat Dmod Deli Vect:   \n");
1020
1021         for (i = 0; i <= reg_01.bits.entries; i++) {
1022                 struct IO_APIC_route_entry entry;
1023
1024                 entry = ioapic_read_entry(apic, i);
1025
1026                 printk(KERN_DEBUG " %02x %03X ",
1027                         i,
1028                         entry.dest
1029                 );
1030
1031                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
1032                         entry.mask,
1033                         entry.trigger,
1034                         entry.irr,
1035                         entry.polarity,
1036                         entry.delivery_status,
1037                         entry.dest_mode,
1038                         entry.delivery_mode,
1039                         entry.vector
1040                 );
1041         }
1042         }
1043         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1044         for (i = 0; i < NR_IRQS; i++) {
1045                 struct irq_pin_list *entry = irq_2_pin + i;
1046                 if (entry->pin < 0)
1047                         continue;
1048                 printk(KERN_DEBUG "IRQ%d ", i);
1049                 for (;;) {
1050                         printk("-> %d:%d", entry->apic, entry->pin);
1051                         if (!entry->next)
1052                                 break;
1053                         entry = irq_2_pin + entry->next;
1054                 }
1055                 printk("\n");
1056         }
1057
1058         printk(KERN_INFO ".................................... done.\n");
1059
1060         return;
1061 }
1062
1063 __apicdebuginit(void) print_APIC_bitfield(int base)
1064 {
1065         unsigned int v;
1066         int i, j;
1067
1068         if (apic_verbosity == APIC_QUIET)
1069                 return;
1070
1071         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1072         for (i = 0; i < 8; i++) {
1073                 v = apic_read(base + i*0x10);
1074                 for (j = 0; j < 32; j++) {
1075                         if (v & (1<<j))
1076                                 printk("1");
1077                         else
1078                                 printk("0");
1079                 }
1080                 printk("\n");
1081         }
1082 }
1083
1084 __apicdebuginit(void) print_local_APIC(void *dummy)
1085 {
1086         unsigned int v, ver, maxlvt;
1087
1088         if (apic_verbosity == APIC_QUIET)
1089                 return;
1090
1091         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1092                 smp_processor_id(), hard_smp_processor_id());
1093         v = apic_read(APIC_ID);
1094         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v, GET_APIC_ID(read_apic_id()));
1095         v = apic_read(APIC_LVR);
1096         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1097         ver = GET_APIC_VERSION(v);
1098         maxlvt = lapic_get_maxlvt();
1099
1100         v = apic_read(APIC_TASKPRI);
1101         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1102
1103         v = apic_read(APIC_ARBPRI);
1104         printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1105                 v & APIC_ARBPRI_MASK);
1106         v = apic_read(APIC_PROCPRI);
1107         printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1108
1109         v = apic_read(APIC_EOI);
1110         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1111         v = apic_read(APIC_RRR);
1112         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1113         v = apic_read(APIC_LDR);
1114         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1115         v = apic_read(APIC_DFR);
1116         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1117         v = apic_read(APIC_SPIV);
1118         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1119
1120         printk(KERN_DEBUG "... APIC ISR field:\n");
1121         print_APIC_bitfield(APIC_ISR);
1122         printk(KERN_DEBUG "... APIC TMR field:\n");
1123         print_APIC_bitfield(APIC_TMR);
1124         printk(KERN_DEBUG "... APIC IRR field:\n");
1125         print_APIC_bitfield(APIC_IRR);
1126
1127         v = apic_read(APIC_ESR);
1128         printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1129
1130         v = apic_read(APIC_ICR);
1131         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1132         v = apic_read(APIC_ICR2);
1133         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1134
1135         v = apic_read(APIC_LVTT);
1136         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1137
1138         if (maxlvt > 3) {                       /* PC is LVT#4. */
1139                 v = apic_read(APIC_LVTPC);
1140                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1141         }
1142         v = apic_read(APIC_LVT0);
1143         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1144         v = apic_read(APIC_LVT1);
1145         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1146
1147         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1148                 v = apic_read(APIC_LVTERR);
1149                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1150         }
1151
1152         v = apic_read(APIC_TMICT);
1153         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1154         v = apic_read(APIC_TMCCT);
1155         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1156         v = apic_read(APIC_TDCR);
1157         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1158         printk("\n");
1159 }
1160
1161 __apicdebuginit(void) print_all_local_APICs(void)
1162 {
1163         on_each_cpu(print_local_APIC, NULL, 1);
1164 }
1165
1166 __apicdebuginit(void) print_PIC(void)
1167 {
1168         unsigned int v;
1169         unsigned long flags;
1170
1171         if (apic_verbosity == APIC_QUIET)
1172                 return;
1173
1174         printk(KERN_DEBUG "\nprinting PIC contents\n");
1175
1176         spin_lock_irqsave(&i8259A_lock, flags);
1177
1178         v = inb(0xa1) << 8 | inb(0x21);
1179         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1180
1181         v = inb(0xa0) << 8 | inb(0x20);
1182         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1183
1184         outb(0x0b,0xa0);
1185         outb(0x0b,0x20);
1186         v = inb(0xa0) << 8 | inb(0x20);
1187         outb(0x0a,0xa0);
1188         outb(0x0a,0x20);
1189
1190         spin_unlock_irqrestore(&i8259A_lock, flags);
1191
1192         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1193
1194         v = inb(0x4d1) << 8 | inb(0x4d0);
1195         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1196 }
1197
1198 __apicdebuginit(int) print_all_ICs(void)
1199 {
1200         print_PIC();
1201         print_all_local_APICs();
1202         print_IO_APIC();
1203
1204         return 0;
1205 }
1206
1207 fs_initcall(print_all_ICs);
1208
1209
1210 void __init enable_IO_APIC(void)
1211 {
1212         union IO_APIC_reg_01 reg_01;
1213         int i8259_apic, i8259_pin;
1214         int i, apic;
1215         unsigned long flags;
1216
1217         for (i = 0; i < PIN_MAP_SIZE; i++) {
1218                 irq_2_pin[i].pin = -1;
1219                 irq_2_pin[i].next = 0;
1220         }
1221
1222         /*
1223          * The number of IO-APIC IRQ registers (== #pins):
1224          */
1225         for (apic = 0; apic < nr_ioapics; apic++) {
1226                 spin_lock_irqsave(&ioapic_lock, flags);
1227                 reg_01.raw = io_apic_read(apic, 1);
1228                 spin_unlock_irqrestore(&ioapic_lock, flags);
1229                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1230         }
1231         for(apic = 0; apic < nr_ioapics; apic++) {
1232                 int pin;
1233                 /* See if any of the pins is in ExtINT mode */
1234                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1235                         struct IO_APIC_route_entry entry;
1236                         entry = ioapic_read_entry(apic, pin);
1237
1238                         /* If the interrupt line is enabled and in ExtInt mode
1239                          * I have found the pin where the i8259 is connected.
1240                          */
1241                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1242                                 ioapic_i8259.apic = apic;
1243                                 ioapic_i8259.pin  = pin;
1244                                 goto found_i8259;
1245                         }
1246                 }
1247         }
1248  found_i8259:
1249         /* Look to see what if the MP table has reported the ExtINT */
1250         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1251         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1252         /* Trust the MP table if nothing is setup in the hardware */
1253         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1254                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1255                 ioapic_i8259.pin  = i8259_pin;
1256                 ioapic_i8259.apic = i8259_apic;
1257         }
1258         /* Complain if the MP table and the hardware disagree */
1259         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1260                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1261         {
1262                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1263         }
1264
1265         /*
1266          * Do not trust the IO-APIC being empty at bootup
1267          */
1268         clear_IO_APIC();
1269 }
1270
1271 /*
1272  * Not an __init, needed by the reboot code
1273  */
1274 void disable_IO_APIC(void)
1275 {
1276         /*
1277          * Clear the IO-APIC before rebooting:
1278          */
1279         clear_IO_APIC();
1280
1281         /*
1282          * If the i8259 is routed through an IOAPIC
1283          * Put that IOAPIC in virtual wire mode
1284          * so legacy interrupts can be delivered.
1285          */
1286         if (ioapic_i8259.pin != -1) {
1287                 struct IO_APIC_route_entry entry;
1288
1289                 memset(&entry, 0, sizeof(entry));
1290                 entry.mask            = 0; /* Enabled */
1291                 entry.trigger         = 0; /* Edge */
1292                 entry.irr             = 0;
1293                 entry.polarity        = 0; /* High */
1294                 entry.delivery_status = 0;
1295                 entry.dest_mode       = 0; /* Physical */
1296                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1297                 entry.vector          = 0;
1298                 entry.dest          = GET_APIC_ID(read_apic_id());
1299
1300                 /*
1301                  * Add it to the IO-APIC irq-routing table:
1302                  */
1303                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1304         }
1305
1306         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1307 }
1308
1309 /*
1310  * There is a nasty bug in some older SMP boards, their mptable lies
1311  * about the timer IRQ. We do the following to work around the situation:
1312  *
1313  *      - timer IRQ defaults to IO-APIC IRQ
1314  *      - if this function detects that timer IRQs are defunct, then we fall
1315  *        back to ISA timer IRQs
1316  */
1317 static int __init timer_irq_works(void)
1318 {
1319         unsigned long t1 = jiffies;
1320         unsigned long flags;
1321
1322         local_save_flags(flags);
1323         local_irq_enable();
1324         /* Let ten ticks pass... */
1325         mdelay((10 * 1000) / HZ);
1326         local_irq_restore(flags);
1327
1328         /*
1329          * Expect a few ticks at least, to be sure some possible
1330          * glue logic does not lock up after one or two first
1331          * ticks in a non-ExtINT mode.  Also the local APIC
1332          * might have cached one ExtINT interrupt.  Finally, at
1333          * least one tick may be lost due to delays.
1334          */
1335
1336         /* jiffies wrap? */
1337         if (time_after(jiffies, t1 + 4))
1338                 return 1;
1339         return 0;
1340 }
1341
1342 /*
1343  * In the SMP+IOAPIC case it might happen that there are an unspecified
1344  * number of pending IRQ events unhandled. These cases are very rare,
1345  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1346  * better to do it this way as thus we do not have to be aware of
1347  * 'pending' interrupts in the IRQ path, except at this point.
1348  */
1349 /*
1350  * Edge triggered needs to resend any interrupt
1351  * that was delayed but this is now handled in the device
1352  * independent code.
1353  */
1354
1355 /*
1356  * Starting up a edge-triggered IO-APIC interrupt is
1357  * nasty - we need to make sure that we get the edge.
1358  * If it is already asserted for some reason, we need
1359  * return 1 to indicate that is was pending.
1360  *
1361  * This is not complete - we should be able to fake
1362  * an edge even if it isn't on the 8259A...
1363  */
1364
1365 static unsigned int startup_ioapic_irq(unsigned int irq)
1366 {
1367         int was_pending = 0;
1368         unsigned long flags;
1369
1370         spin_lock_irqsave(&ioapic_lock, flags);
1371         if (irq < 16) {
1372                 disable_8259A_irq(irq);
1373                 if (i8259A_irq_pending(irq))
1374                         was_pending = 1;
1375         }
1376         __unmask_IO_APIC_irq(irq);
1377         spin_unlock_irqrestore(&ioapic_lock, flags);
1378
1379         return was_pending;
1380 }
1381
1382 static int ioapic_retrigger_irq(unsigned int irq)
1383 {
1384         struct irq_cfg *cfg = &irq_cfg[irq];
1385         unsigned long flags;
1386
1387         spin_lock_irqsave(&vector_lock, flags);
1388         send_IPI_mask(cpumask_of_cpu(first_cpu(cfg->domain)), cfg->vector);
1389         spin_unlock_irqrestore(&vector_lock, flags);
1390
1391         return 1;
1392 }
1393
1394 /*
1395  * Level and edge triggered IO-APIC interrupts need different handling,
1396  * so we use two separate IRQ descriptors. Edge triggered IRQs can be
1397  * handled with the level-triggered descriptor, but that one has slightly
1398  * more overhead. Level-triggered interrupts cannot be handled with the
1399  * edge-triggered handler, without risking IRQ storms and other ugly
1400  * races.
1401  */
1402
1403 #ifdef CONFIG_SMP
1404 asmlinkage void smp_irq_move_cleanup_interrupt(void)
1405 {
1406         unsigned vector, me;
1407         ack_APIC_irq();
1408         exit_idle();
1409         irq_enter();
1410
1411         me = smp_processor_id();
1412         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
1413                 unsigned int irq;
1414                 struct irq_desc *desc;
1415                 struct irq_cfg *cfg;
1416                 irq = __get_cpu_var(vector_irq)[vector];
1417                 if (irq >= NR_IRQS)
1418                         continue;
1419
1420                 desc = irq_desc + irq;
1421                 cfg = irq_cfg + irq;
1422                 spin_lock(&desc->lock);
1423                 if (!cfg->move_cleanup_count)
1424                         goto unlock;
1425
1426                 if ((vector == cfg->vector) && cpu_isset(me, cfg->domain))
1427                         goto unlock;
1428
1429                 __get_cpu_var(vector_irq)[vector] = -1;
1430                 cfg->move_cleanup_count--;
1431 unlock:
1432                 spin_unlock(&desc->lock);
1433         }
1434
1435         irq_exit();
1436 }
1437
1438 static void irq_complete_move(unsigned int irq)
1439 {
1440         struct irq_cfg *cfg = irq_cfg + irq;
1441         unsigned vector, me;
1442
1443         if (likely(!cfg->move_in_progress))
1444                 return;
1445
1446         vector = ~get_irq_regs()->orig_ax;
1447         me = smp_processor_id();
1448         if ((vector == cfg->vector) && cpu_isset(me, cfg->domain)) {
1449                 cpumask_t cleanup_mask;
1450
1451                 cpus_and(cleanup_mask, cfg->old_domain, cpu_online_map);
1452                 cfg->move_cleanup_count = cpus_weight(cleanup_mask);
1453                 send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
1454                 cfg->move_in_progress = 0;
1455         }
1456 }
1457 #else
1458 static inline void irq_complete_move(unsigned int irq) {}
1459 #endif
1460
1461 static void ack_apic_edge(unsigned int irq)
1462 {
1463         irq_complete_move(irq);
1464         move_native_irq(irq);
1465         ack_APIC_irq();
1466 }
1467
1468 static void ack_apic_level(unsigned int irq)
1469 {
1470         int do_unmask_irq = 0;
1471
1472         irq_complete_move(irq);
1473 #ifdef CONFIG_GENERIC_PENDING_IRQ
1474         /* If we are moving the irq we need to mask it */
1475         if (unlikely(irq_desc[irq].status & IRQ_MOVE_PENDING)) {
1476                 do_unmask_irq = 1;
1477                 mask_IO_APIC_irq(irq);
1478         }
1479 #endif
1480
1481         /*
1482          * We must acknowledge the irq before we move it or the acknowledge will
1483          * not propagate properly.
1484          */
1485         ack_APIC_irq();
1486
1487         /* Now we can move and renable the irq */
1488         if (unlikely(do_unmask_irq)) {
1489                 /* Only migrate the irq if the ack has been received.
1490                  *
1491                  * On rare occasions the broadcast level triggered ack gets
1492                  * delayed going to ioapics, and if we reprogram the
1493                  * vector while Remote IRR is still set the irq will never
1494                  * fire again.
1495                  *
1496                  * To prevent this scenario we read the Remote IRR bit
1497                  * of the ioapic.  This has two effects.
1498                  * - On any sane system the read of the ioapic will
1499                  *   flush writes (and acks) going to the ioapic from
1500                  *   this cpu.
1501                  * - We get to see if the ACK has actually been delivered.
1502                  *
1503                  * Based on failed experiments of reprogramming the
1504                  * ioapic entry from outside of irq context starting
1505                  * with masking the ioapic entry and then polling until
1506                  * Remote IRR was clear before reprogramming the
1507                  * ioapic I don't trust the Remote IRR bit to be
1508                  * completey accurate.
1509                  *
1510                  * However there appears to be no other way to plug
1511                  * this race, so if the Remote IRR bit is not
1512                  * accurate and is causing problems then it is a hardware bug
1513                  * and you can go talk to the chipset vendor about it.
1514                  */
1515                 if (!io_apic_level_ack_pending(irq))
1516                         move_masked_irq(irq);
1517                 unmask_IO_APIC_irq(irq);
1518         }
1519 }
1520
1521 static struct irq_chip ioapic_chip __read_mostly = {
1522         .name           = "IO-APIC",
1523         .startup        = startup_ioapic_irq,
1524         .mask           = mask_IO_APIC_irq,
1525         .unmask         = unmask_IO_APIC_irq,
1526         .ack            = ack_apic_edge,
1527         .eoi            = ack_apic_level,
1528 #ifdef CONFIG_SMP
1529         .set_affinity   = set_ioapic_affinity_irq,
1530 #endif
1531         .retrigger      = ioapic_retrigger_irq,
1532 };
1533
1534 static inline void init_IO_APIC_traps(void)
1535 {
1536         int irq;
1537
1538         /*
1539          * NOTE! The local APIC isn't very good at handling
1540          * multiple interrupts at the same interrupt level.
1541          * As the interrupt level is determined by taking the
1542          * vector number and shifting that right by 4, we
1543          * want to spread these out a bit so that they don't
1544          * all fall in the same interrupt level.
1545          *
1546          * Also, we've got to be careful not to trash gate
1547          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1548          */
1549         for (irq = 0; irq < NR_IRQS ; irq++) {
1550                 if (IO_APIC_IRQ(irq) && !irq_cfg[irq].vector) {
1551                         /*
1552                          * Hmm.. We don't have an entry for this,
1553                          * so default to an old-fashioned 8259
1554                          * interrupt if we can..
1555                          */
1556                         if (irq < 16)
1557                                 make_8259A_irq(irq);
1558                         else
1559                                 /* Strange. Oh, well.. */
1560                                 irq_desc[irq].chip = &no_irq_chip;
1561                 }
1562         }
1563 }
1564
1565 static void unmask_lapic_irq(unsigned int irq)
1566 {
1567         unsigned long v;
1568
1569         v = apic_read(APIC_LVT0);
1570         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1571 }
1572
1573 static void mask_lapic_irq(unsigned int irq)
1574 {
1575         unsigned long v;
1576
1577         v = apic_read(APIC_LVT0);
1578         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1579 }
1580
1581 static void ack_lapic_irq (unsigned int irq)
1582 {
1583         ack_APIC_irq();
1584 }
1585
1586 static struct irq_chip lapic_chip __read_mostly = {
1587         .name           = "local-APIC",
1588         .mask           = mask_lapic_irq,
1589         .unmask         = unmask_lapic_irq,
1590         .ack            = ack_lapic_irq,
1591 };
1592
1593 static void lapic_register_intr(int irq)
1594 {
1595         irq_desc[irq].status &= ~IRQ_LEVEL;
1596         set_irq_chip_and_handler_name(irq, &lapic_chip, handle_edge_irq,
1597                                       "edge");
1598 }
1599
1600 static void __init setup_nmi(void)
1601 {
1602         /*
1603          * Dirty trick to enable the NMI watchdog ...
1604          * We put the 8259A master into AEOI mode and
1605          * unmask on all local APICs LVT0 as NMI.
1606          *
1607          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
1608          * is from Maciej W. Rozycki - so we do not have to EOI from
1609          * the NMI handler or the timer interrupt.
1610          */ 
1611         printk(KERN_INFO "activating NMI Watchdog ...");
1612
1613         enable_NMI_through_LVT0();
1614
1615         printk(" done.\n");
1616 }
1617
1618 /*
1619  * This looks a bit hackish but it's about the only one way of sending
1620  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1621  * not support the ExtINT mode, unfortunately.  We need to send these
1622  * cycles as some i82489DX-based boards have glue logic that keeps the
1623  * 8259A interrupt line asserted until INTA.  --macro
1624  */
1625 static inline void __init unlock_ExtINT_logic(void)
1626 {
1627         int apic, pin, i;
1628         struct IO_APIC_route_entry entry0, entry1;
1629         unsigned char save_control, save_freq_select;
1630
1631         pin  = find_isa_irq_pin(8, mp_INT);
1632         apic = find_isa_irq_apic(8, mp_INT);
1633         if (pin == -1)
1634                 return;
1635
1636         entry0 = ioapic_read_entry(apic, pin);
1637
1638         clear_IO_APIC_pin(apic, pin);
1639
1640         memset(&entry1, 0, sizeof(entry1));
1641
1642         entry1.dest_mode = 0;                   /* physical delivery */
1643         entry1.mask = 0;                        /* unmask IRQ now */
1644         entry1.dest = hard_smp_processor_id();
1645         entry1.delivery_mode = dest_ExtINT;
1646         entry1.polarity = entry0.polarity;
1647         entry1.trigger = 0;
1648         entry1.vector = 0;
1649
1650         ioapic_write_entry(apic, pin, entry1);
1651
1652         save_control = CMOS_READ(RTC_CONTROL);
1653         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
1654         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
1655                    RTC_FREQ_SELECT);
1656         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
1657
1658         i = 100;
1659         while (i-- > 0) {
1660                 mdelay(10);
1661                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
1662                         i -= 10;
1663         }
1664
1665         CMOS_WRITE(save_control, RTC_CONTROL);
1666         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
1667         clear_IO_APIC_pin(apic, pin);
1668
1669         ioapic_write_entry(apic, pin, entry0);
1670 }
1671
1672 /*
1673  * This code may look a bit paranoid, but it's supposed to cooperate with
1674  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
1675  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
1676  * fanatically on his truly buggy board.
1677  *
1678  * FIXME: really need to revamp this for modern platforms only.
1679  */
1680 static inline void __init check_timer(void)
1681 {
1682         struct irq_cfg *cfg = irq_cfg + 0;
1683         int apic1, pin1, apic2, pin2;
1684         unsigned long flags;
1685         int no_pin1 = 0;
1686
1687         local_irq_save(flags);
1688
1689         /*
1690          * get/set the timer IRQ vector:
1691          */
1692         disable_8259A_irq(0);
1693         assign_irq_vector(0, TARGET_CPUS);
1694
1695         /*
1696          * As IRQ0 is to be enabled in the 8259A, the virtual
1697          * wire has to be disabled in the local APIC.
1698          */
1699         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
1700         init_8259A(1);
1701
1702         pin1  = find_isa_irq_pin(0, mp_INT);
1703         apic1 = find_isa_irq_apic(0, mp_INT);
1704         pin2  = ioapic_i8259.pin;
1705         apic2 = ioapic_i8259.apic;
1706
1707         apic_printk(APIC_QUIET, KERN_INFO "..TIMER: vector=0x%02X "
1708                     "apic1=%d pin1=%d apic2=%d pin2=%d\n",
1709                     cfg->vector, apic1, pin1, apic2, pin2);
1710
1711         /*
1712          * Some BIOS writers are clueless and report the ExtINTA
1713          * I/O APIC input from the cascaded 8259A as the timer
1714          * interrupt input.  So just in case, if only one pin
1715          * was found above, try it both directly and through the
1716          * 8259A.
1717          */
1718         if (pin1 == -1) {
1719                 pin1 = pin2;
1720                 apic1 = apic2;
1721                 no_pin1 = 1;
1722         } else if (pin2 == -1) {
1723                 pin2 = pin1;
1724                 apic2 = apic1;
1725         }
1726
1727         if (pin1 != -1) {
1728                 /*
1729                  * Ok, does IRQ0 through the IOAPIC work?
1730                  */
1731                 if (no_pin1) {
1732                         add_pin_to_irq(0, apic1, pin1);
1733                         setup_timer_IRQ0_pin(apic1, pin1, cfg->vector);
1734                 }
1735                 unmask_IO_APIC_irq(0);
1736                 if (!no_timer_check && timer_irq_works()) {
1737                         if (nmi_watchdog == NMI_IO_APIC) {
1738                                 setup_nmi();
1739                                 enable_8259A_irq(0);
1740                         }
1741                         if (disable_timer_pin_1 > 0)
1742                                 clear_IO_APIC_pin(0, pin1);
1743                         goto out;
1744                 }
1745                 clear_IO_APIC_pin(apic1, pin1);
1746                 if (!no_pin1)
1747                         apic_printk(APIC_QUIET, KERN_ERR "..MP-BIOS bug: "
1748                                     "8254 timer not connected to IO-APIC\n");
1749
1750                 apic_printk(APIC_QUIET, KERN_INFO "...trying to set up timer "
1751                             "(IRQ0) through the 8259A ...\n");
1752                 apic_printk(APIC_QUIET, KERN_INFO
1753                             "..... (found apic %d pin %d) ...\n", apic2, pin2);
1754                 /*
1755                  * legacy devices should be connected to IO APIC #0
1756                  */
1757                 replace_pin_at_irq(0, apic1, pin1, apic2, pin2);
1758                 setup_timer_IRQ0_pin(apic2, pin2, cfg->vector);
1759                 unmask_IO_APIC_irq(0);
1760                 enable_8259A_irq(0);
1761                 if (timer_irq_works()) {
1762                         apic_printk(APIC_QUIET, KERN_INFO "....... works.\n");
1763                         timer_through_8259 = 1;
1764                         if (nmi_watchdog == NMI_IO_APIC) {
1765                                 disable_8259A_irq(0);
1766                                 setup_nmi();
1767                                 enable_8259A_irq(0);
1768                         }
1769                         goto out;
1770                 }
1771                 /*
1772                  * Cleanup, just in case ...
1773                  */
1774                 disable_8259A_irq(0);
1775                 clear_IO_APIC_pin(apic2, pin2);
1776                 apic_printk(APIC_QUIET, KERN_INFO "....... failed.\n");
1777         }
1778
1779         if (nmi_watchdog == NMI_IO_APIC) {
1780                 apic_printk(APIC_QUIET, KERN_WARNING "timer doesn't work "
1781                             "through the IO-APIC - disabling NMI Watchdog!\n");
1782                 nmi_watchdog = NMI_NONE;
1783         }
1784
1785         apic_printk(APIC_QUIET, KERN_INFO
1786                     "...trying to set up timer as Virtual Wire IRQ...\n");
1787
1788         lapic_register_intr(0);
1789         apic_write(APIC_LVT0, APIC_DM_FIXED | cfg->vector);     /* Fixed mode */
1790         enable_8259A_irq(0);
1791
1792         if (timer_irq_works()) {
1793                 apic_printk(APIC_QUIET, KERN_INFO "..... works.\n");
1794                 goto out;
1795         }
1796         disable_8259A_irq(0);
1797         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | cfg->vector);
1798         apic_printk(APIC_QUIET, KERN_INFO "..... failed.\n");
1799
1800         apic_printk(APIC_QUIET, KERN_INFO
1801                     "...trying to set up timer as ExtINT IRQ...\n");
1802
1803         init_8259A(0);
1804         make_8259A_irq(0);
1805         apic_write(APIC_LVT0, APIC_DM_EXTINT);
1806
1807         unlock_ExtINT_logic();
1808
1809         if (timer_irq_works()) {
1810                 apic_printk(APIC_QUIET, KERN_INFO "..... works.\n");
1811                 goto out;
1812         }
1813         apic_printk(APIC_QUIET, KERN_INFO "..... failed :(.\n");
1814         panic("IO-APIC + timer doesn't work!  Boot with apic=debug and send a "
1815                 "report.  Then try booting with the 'noapic' option.\n");
1816 out:
1817         local_irq_restore(flags);
1818 }
1819
1820 static int __init notimercheck(char *s)
1821 {
1822         no_timer_check = 1;
1823         return 1;
1824 }
1825 __setup("no_timer_check", notimercheck);
1826
1827 /*
1828  * Traditionally ISA IRQ2 is the cascade IRQ, and is not available
1829  * to devices.  However there may be an I/O APIC pin available for
1830  * this interrupt regardless.  The pin may be left unconnected, but
1831  * typically it will be reused as an ExtINT cascade interrupt for
1832  * the master 8259A.  In the MPS case such a pin will normally be
1833  * reported as an ExtINT interrupt in the MP table.  With ACPI
1834  * there is no provision for ExtINT interrupts, and in the absence
1835  * of an override it would be treated as an ordinary ISA I/O APIC
1836  * interrupt, that is edge-triggered and unmasked by default.  We
1837  * used to do this, but it caused problems on some systems because
1838  * of the NMI watchdog and sometimes IRQ0 of the 8254 timer using
1839  * the same ExtINT cascade interrupt to drive the local APIC of the
1840  * bootstrap processor.  Therefore we refrain from routing IRQ2 to
1841  * the I/O APIC in all cases now.  No actual device should request
1842  * it anyway.  --macro
1843  */
1844 #define PIC_IRQS        (1<<2)
1845
1846 void __init setup_IO_APIC(void)
1847 {
1848
1849         /*
1850          * calling enable_IO_APIC() is moved to setup_local_APIC for BP
1851          */
1852
1853         io_apic_irqs = ~PIC_IRQS;
1854
1855         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
1856
1857         sync_Arb_IDs();
1858         setup_IO_APIC_irqs();
1859         init_IO_APIC_traps();
1860         check_timer();
1861 }
1862
1863 struct sysfs_ioapic_data {
1864         struct sys_device dev;
1865         struct IO_APIC_route_entry entry[0];
1866 };
1867 static struct sysfs_ioapic_data * mp_ioapic_data[MAX_IO_APICS];
1868
1869 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
1870 {
1871         struct IO_APIC_route_entry *entry;
1872         struct sysfs_ioapic_data *data;
1873         int i;
1874
1875         data = container_of(dev, struct sysfs_ioapic_data, dev);
1876         entry = data->entry;
1877         for (i = 0; i < nr_ioapic_registers[dev->id]; i ++, entry ++ )
1878                 *entry = ioapic_read_entry(dev->id, i);
1879
1880         return 0;
1881 }
1882
1883 static int ioapic_resume(struct sys_device *dev)
1884 {
1885         struct IO_APIC_route_entry *entry;
1886         struct sysfs_ioapic_data *data;
1887         unsigned long flags;
1888         union IO_APIC_reg_00 reg_00;
1889         int i;
1890
1891         data = container_of(dev, struct sysfs_ioapic_data, dev);
1892         entry = data->entry;
1893
1894         spin_lock_irqsave(&ioapic_lock, flags);
1895         reg_00.raw = io_apic_read(dev->id, 0);
1896         if (reg_00.bits.ID != mp_ioapics[dev->id].mp_apicid) {
1897                 reg_00.bits.ID = mp_ioapics[dev->id].mp_apicid;
1898                 io_apic_write(dev->id, 0, reg_00.raw);
1899         }
1900         spin_unlock_irqrestore(&ioapic_lock, flags);
1901         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
1902                 ioapic_write_entry(dev->id, i, entry[i]);
1903
1904         return 0;
1905 }
1906
1907 static struct sysdev_class ioapic_sysdev_class = {
1908         .name = "ioapic",
1909         .suspend = ioapic_suspend,
1910         .resume = ioapic_resume,
1911 };
1912
1913 static int __init ioapic_init_sysfs(void)
1914 {
1915         struct sys_device * dev;
1916         int i, size, error;
1917
1918         error = sysdev_class_register(&ioapic_sysdev_class);
1919         if (error)
1920                 return error;
1921
1922         for (i = 0; i < nr_ioapics; i++ ) {
1923                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
1924                         * sizeof(struct IO_APIC_route_entry);
1925                 mp_ioapic_data[i] = kzalloc(size, GFP_KERNEL);
1926                 if (!mp_ioapic_data[i]) {
1927                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1928                         continue;
1929                 }
1930                 dev = &mp_ioapic_data[i]->dev;
1931                 dev->id = i;
1932                 dev->cls = &ioapic_sysdev_class;
1933                 error = sysdev_register(dev);
1934                 if (error) {
1935                         kfree(mp_ioapic_data[i]);
1936                         mp_ioapic_data[i] = NULL;
1937                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1938                         continue;
1939                 }
1940         }
1941
1942         return 0;
1943 }
1944
1945 device_initcall(ioapic_init_sysfs);
1946
1947 /*
1948  * Dynamic irq allocate and deallocation
1949  */
1950 int create_irq(void)
1951 {
1952         /* Allocate an unused irq */
1953         int irq;
1954         int new;
1955         unsigned long flags;
1956
1957         irq = -ENOSPC;
1958         spin_lock_irqsave(&vector_lock, flags);
1959         for (new = (NR_IRQS - 1); new >= 0; new--) {
1960                 if (platform_legacy_irq(new))
1961                         continue;
1962                 if (irq_cfg[new].vector != 0)
1963                         continue;
1964                 if (__assign_irq_vector(new, TARGET_CPUS) == 0)
1965                         irq = new;
1966                 break;
1967         }
1968         spin_unlock_irqrestore(&vector_lock, flags);
1969
1970         if (irq >= 0) {
1971                 dynamic_irq_init(irq);
1972         }
1973         return irq;
1974 }
1975
1976 void destroy_irq(unsigned int irq)
1977 {
1978         unsigned long flags;
1979
1980         dynamic_irq_cleanup(irq);
1981
1982         spin_lock_irqsave(&vector_lock, flags);
1983         __clear_irq_vector(irq);
1984         spin_unlock_irqrestore(&vector_lock, flags);
1985 }
1986
1987 /*
1988  * MSI message composition
1989  */
1990 #ifdef CONFIG_PCI_MSI
1991 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
1992 {
1993         struct irq_cfg *cfg = irq_cfg + irq;
1994         int err;
1995         unsigned dest;
1996         cpumask_t tmp;
1997
1998         tmp = TARGET_CPUS;
1999         err = assign_irq_vector(irq, tmp);
2000         if (!err) {
2001                 cpus_and(tmp, cfg->domain, tmp);
2002                 dest = cpu_mask_to_apicid(tmp);
2003
2004                 msg->address_hi = MSI_ADDR_BASE_HI;
2005                 msg->address_lo =
2006                         MSI_ADDR_BASE_LO |
2007                         ((INT_DEST_MODE == 0) ?
2008                                 MSI_ADDR_DEST_MODE_PHYSICAL:
2009                                 MSI_ADDR_DEST_MODE_LOGICAL) |
2010                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2011                                 MSI_ADDR_REDIRECTION_CPU:
2012                                 MSI_ADDR_REDIRECTION_LOWPRI) |
2013                         MSI_ADDR_DEST_ID(dest);
2014
2015                 msg->data =
2016                         MSI_DATA_TRIGGER_EDGE |
2017                         MSI_DATA_LEVEL_ASSERT |
2018                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2019                                 MSI_DATA_DELIVERY_FIXED:
2020                                 MSI_DATA_DELIVERY_LOWPRI) |
2021                         MSI_DATA_VECTOR(cfg->vector);
2022         }
2023         return err;
2024 }
2025
2026 #ifdef CONFIG_SMP
2027 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
2028 {
2029         struct irq_cfg *cfg = irq_cfg + irq;
2030         struct msi_msg msg;
2031         unsigned int dest;
2032         cpumask_t tmp;
2033
2034         cpus_and(tmp, mask, cpu_online_map);
2035         if (cpus_empty(tmp))
2036                 return;
2037
2038         if (assign_irq_vector(irq, mask))
2039                 return;
2040
2041         cpus_and(tmp, cfg->domain, mask);
2042         dest = cpu_mask_to_apicid(tmp);
2043
2044         read_msi_msg(irq, &msg);
2045
2046         msg.data &= ~MSI_DATA_VECTOR_MASK;
2047         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2048         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2049         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2050
2051         write_msi_msg(irq, &msg);
2052         irq_desc[irq].affinity = mask;
2053 }
2054 #endif /* CONFIG_SMP */
2055
2056 /*
2057  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
2058  * which implement the MSI or MSI-X Capability Structure.
2059  */
2060 static struct irq_chip msi_chip = {
2061         .name           = "PCI-MSI",
2062         .unmask         = unmask_msi_irq,
2063         .mask           = mask_msi_irq,
2064         .ack            = ack_apic_edge,
2065 #ifdef CONFIG_SMP
2066         .set_affinity   = set_msi_irq_affinity,
2067 #endif
2068         .retrigger      = ioapic_retrigger_irq,
2069 };
2070
2071 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
2072 {
2073         struct msi_msg msg;
2074         int irq, ret;
2075         irq = create_irq();
2076         if (irq < 0)
2077                 return irq;
2078
2079         ret = msi_compose_msg(dev, irq, &msg);
2080         if (ret < 0) {
2081                 destroy_irq(irq);
2082                 return ret;
2083         }
2084
2085         set_irq_msi(irq, desc);
2086         write_msi_msg(irq, &msg);
2087
2088         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq, "edge");
2089
2090         return 0;
2091 }
2092
2093 void arch_teardown_msi_irq(unsigned int irq)
2094 {
2095         destroy_irq(irq);
2096 }
2097
2098 #ifdef CONFIG_DMAR
2099 #ifdef CONFIG_SMP
2100 static void dmar_msi_set_affinity(unsigned int irq, cpumask_t mask)
2101 {
2102         struct irq_cfg *cfg = irq_cfg + irq;
2103         struct msi_msg msg;
2104         unsigned int dest;
2105         cpumask_t tmp;
2106
2107         cpus_and(tmp, mask, cpu_online_map);
2108         if (cpus_empty(tmp))
2109                 return;
2110
2111         if (assign_irq_vector(irq, mask))
2112                 return;
2113
2114         cpus_and(tmp, cfg->domain, mask);
2115         dest = cpu_mask_to_apicid(tmp);
2116
2117         dmar_msi_read(irq, &msg);
2118
2119         msg.data &= ~MSI_DATA_VECTOR_MASK;
2120         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2121         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2122         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2123
2124         dmar_msi_write(irq, &msg);
2125         irq_desc[irq].affinity = mask;
2126 }
2127 #endif /* CONFIG_SMP */
2128
2129 struct irq_chip dmar_msi_type = {
2130         .name = "DMAR_MSI",
2131         .unmask = dmar_msi_unmask,
2132         .mask = dmar_msi_mask,
2133         .ack = ack_apic_edge,
2134 #ifdef CONFIG_SMP
2135         .set_affinity = dmar_msi_set_affinity,
2136 #endif
2137         .retrigger = ioapic_retrigger_irq,
2138 };
2139
2140 int arch_setup_dmar_msi(unsigned int irq)
2141 {
2142         int ret;
2143         struct msi_msg msg;
2144
2145         ret = msi_compose_msg(NULL, irq, &msg);
2146         if (ret < 0)
2147                 return ret;
2148         dmar_msi_write(irq, &msg);
2149         set_irq_chip_and_handler_name(irq, &dmar_msi_type, handle_edge_irq,
2150                 "edge");
2151         return 0;
2152 }
2153 #endif
2154
2155 #endif /* CONFIG_PCI_MSI */
2156 /*
2157  * Hypertransport interrupt support
2158  */
2159 #ifdef CONFIG_HT_IRQ
2160
2161 #ifdef CONFIG_SMP
2162
2163 static void target_ht_irq(unsigned int irq, unsigned int dest, u8 vector)
2164 {
2165         struct ht_irq_msg msg;
2166         fetch_ht_irq_msg(irq, &msg);
2167
2168         msg.address_lo &= ~(HT_IRQ_LOW_VECTOR_MASK | HT_IRQ_LOW_DEST_ID_MASK);
2169         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
2170
2171         msg.address_lo |= HT_IRQ_LOW_VECTOR(vector) | HT_IRQ_LOW_DEST_ID(dest);
2172         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2173
2174         write_ht_irq_msg(irq, &msg);
2175 }
2176
2177 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2178 {
2179         struct irq_cfg *cfg = irq_cfg + irq;
2180         unsigned int dest;
2181         cpumask_t tmp;
2182
2183         cpus_and(tmp, mask, cpu_online_map);
2184         if (cpus_empty(tmp))
2185                 return;
2186
2187         if (assign_irq_vector(irq, mask))
2188                 return;
2189
2190         cpus_and(tmp, cfg->domain, mask);
2191         dest = cpu_mask_to_apicid(tmp);
2192
2193         target_ht_irq(irq, dest, cfg->vector);
2194         irq_desc[irq].affinity = mask;
2195 }
2196 #endif
2197
2198 static struct irq_chip ht_irq_chip = {
2199         .name           = "PCI-HT",
2200         .mask           = mask_ht_irq,
2201         .unmask         = unmask_ht_irq,
2202         .ack            = ack_apic_edge,
2203 #ifdef CONFIG_SMP
2204         .set_affinity   = set_ht_irq_affinity,
2205 #endif
2206         .retrigger      = ioapic_retrigger_irq,
2207 };
2208
2209 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2210 {
2211         struct irq_cfg *cfg = irq_cfg + irq;
2212         int err;
2213         cpumask_t tmp;
2214
2215         tmp = TARGET_CPUS;
2216         err = assign_irq_vector(irq, tmp);
2217         if (!err) {
2218                 struct ht_irq_msg msg;
2219                 unsigned dest;
2220
2221                 cpus_and(tmp, cfg->domain, tmp);
2222                 dest = cpu_mask_to_apicid(tmp);
2223
2224                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2225
2226                 msg.address_lo =
2227                         HT_IRQ_LOW_BASE |
2228                         HT_IRQ_LOW_DEST_ID(dest) |
2229                         HT_IRQ_LOW_VECTOR(cfg->vector) |
2230                         ((INT_DEST_MODE == 0) ?
2231                                 HT_IRQ_LOW_DM_PHYSICAL :
2232                                 HT_IRQ_LOW_DM_LOGICAL) |
2233                         HT_IRQ_LOW_RQEOI_EDGE |
2234                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2235                                 HT_IRQ_LOW_MT_FIXED :
2236                                 HT_IRQ_LOW_MT_ARBITRATED) |
2237                         HT_IRQ_LOW_IRQ_MASKED;
2238
2239                 write_ht_irq_msg(irq, &msg);
2240
2241                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2242                                               handle_edge_irq, "edge");
2243         }
2244         return err;
2245 }
2246 #endif /* CONFIG_HT_IRQ */
2247
2248 /* --------------------------------------------------------------------------
2249                           ACPI-based IOAPIC Configuration
2250    -------------------------------------------------------------------------- */
2251
2252 #ifdef CONFIG_ACPI
2253
2254 #define IO_APIC_MAX_ID          0xFE
2255
2256 int __init io_apic_get_redir_entries (int ioapic)
2257 {
2258         union IO_APIC_reg_01    reg_01;
2259         unsigned long flags;
2260
2261         spin_lock_irqsave(&ioapic_lock, flags);
2262         reg_01.raw = io_apic_read(ioapic, 1);
2263         spin_unlock_irqrestore(&ioapic_lock, flags);
2264
2265         return reg_01.bits.entries;
2266 }
2267
2268
2269 int io_apic_set_pci_routing (int ioapic, int pin, int irq, int triggering, int polarity)
2270 {
2271         if (!IO_APIC_IRQ(irq)) {
2272                 apic_printk(APIC_QUIET,KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2273                         ioapic);
2274                 return -EINVAL;
2275         }
2276
2277         /*
2278          * IRQs < 16 are already in the irq_2_pin[] map
2279          */
2280         if (irq >= 16)
2281                 add_pin_to_irq(irq, ioapic, pin);
2282
2283         setup_IO_APIC_irq(ioapic, pin, irq, triggering, polarity);
2284
2285         return 0;
2286 }
2287
2288
2289 int acpi_get_override_irq(int bus_irq, int *trigger, int *polarity)
2290 {
2291         int i;
2292
2293         if (skip_ioapic_setup)
2294                 return -1;
2295
2296         for (i = 0; i < mp_irq_entries; i++)
2297                 if (mp_irqs[i].mp_irqtype == mp_INT &&
2298                     mp_irqs[i].mp_srcbusirq == bus_irq)
2299                         break;
2300         if (i >= mp_irq_entries)
2301                 return -1;
2302
2303         *trigger = irq_trigger(i);
2304         *polarity = irq_polarity(i);
2305         return 0;
2306 }
2307
2308 #endif /* CONFIG_ACPI */
2309
2310 /*
2311  * This function currently is only a helper for the i386 smp boot process where
2312  * we need to reprogram the ioredtbls to cater for the cpus which have come online
2313  * so mask in all cases should simply be TARGET_CPUS
2314  */
2315 #ifdef CONFIG_SMP
2316 void __init setup_ioapic_dest(void)
2317 {
2318         int pin, ioapic, irq, irq_entry;
2319
2320         if (skip_ioapic_setup == 1)
2321                 return;
2322
2323         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
2324                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
2325                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
2326                         if (irq_entry == -1)
2327                                 continue;
2328                         irq = pin_2_irq(irq_entry, ioapic, pin);
2329
2330                         /* setup_IO_APIC_irqs could fail to get vector for some device
2331                          * when you have too many devices, because at that time only boot
2332                          * cpu is online.
2333                          */
2334                         if (!irq_cfg[irq].vector)
2335                                 setup_IO_APIC_irq(ioapic, pin, irq,
2336                                                   irq_trigger(irq_entry),
2337                                                   irq_polarity(irq_entry));
2338                         else
2339                                 set_ioapic_affinity_irq(irq, TARGET_CPUS);
2340                 }
2341
2342         }
2343 }
2344 #endif
2345
2346 #define IOAPIC_RESOURCE_NAME_SIZE 11
2347
2348 static struct resource *ioapic_resources;
2349
2350 static struct resource * __init ioapic_setup_resources(void)
2351 {
2352         unsigned long n;
2353         struct resource *res;
2354         char *mem;
2355         int i;
2356
2357         if (nr_ioapics <= 0)
2358                 return NULL;
2359
2360         n = IOAPIC_RESOURCE_NAME_SIZE + sizeof(struct resource);
2361         n *= nr_ioapics;
2362
2363         mem = alloc_bootmem(n);
2364         res = (void *)mem;
2365
2366         if (mem != NULL) {
2367                 mem += sizeof(struct resource) * nr_ioapics;
2368
2369                 for (i = 0; i < nr_ioapics; i++) {
2370                         res[i].name = mem;
2371                         res[i].flags = IORESOURCE_MEM | IORESOURCE_BUSY;
2372                         sprintf(mem,  "IOAPIC %u", i);
2373                         mem += IOAPIC_RESOURCE_NAME_SIZE;
2374                 }
2375         }
2376
2377         ioapic_resources = res;
2378
2379         return res;
2380 }
2381
2382 void __init ioapic_init_mappings(void)
2383 {
2384         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2385         struct resource *ioapic_res;
2386         int i;
2387
2388         ioapic_res = ioapic_setup_resources();
2389         for (i = 0; i < nr_ioapics; i++) {
2390                 if (smp_found_config) {
2391                         ioapic_phys = mp_ioapics[i].mp_apicaddr;
2392                 } else {
2393                         ioapic_phys = (unsigned long)
2394                                 alloc_bootmem_pages(PAGE_SIZE);
2395                         ioapic_phys = __pa(ioapic_phys);
2396                 }
2397                 set_fixmap_nocache(idx, ioapic_phys);
2398                 apic_printk(APIC_VERBOSE,
2399                             "mapped IOAPIC to %016lx (%016lx)\n",
2400                             __fix_to_virt(idx), ioapic_phys);
2401                 idx++;
2402
2403                 if (ioapic_res != NULL) {
2404                         ioapic_res->start = ioapic_phys;
2405                         ioapic_res->end = ioapic_phys + (4 * 1024) - 1;
2406                         ioapic_res++;
2407                 }
2408         }
2409 }
2410
2411 static int __init ioapic_insert_resources(void)
2412 {
2413         int i;
2414         struct resource *r = ioapic_resources;
2415
2416         if (!r) {
2417                 printk(KERN_ERR
2418                        "IO APIC resources could be not be allocated.\n");
2419                 return -1;
2420         }
2421
2422         for (i = 0; i < nr_ioapics; i++) {
2423                 insert_resource(&iomem_resource, r);
2424                 r++;
2425         }
2426
2427         return 0;
2428 }
2429
2430 /* Insert the IO APIC resources after PCI initialization has occured to handle
2431  * IO APICS that are mapped in on a BAR in PCI space. */
2432 late_initcall(ioapic_insert_resources);
2433