x86_64: printout msr -v2
[linux-2.6.git] / arch / x86 / kernel / cpu / common_64.c
1 #include <linux/init.h>
2 #include <linux/kernel.h>
3 #include <linux/sched.h>
4 #include <linux/string.h>
5 #include <linux/bootmem.h>
6 #include <linux/bitops.h>
7 #include <linux/module.h>
8 #include <linux/kgdb.h>
9 #include <linux/topology.h>
10 #include <linux/delay.h>
11 #include <linux/smp.h>
12 #include <linux/percpu.h>
13 #include <asm/i387.h>
14 #include <asm/msr.h>
15 #include <asm/io.h>
16 #include <asm/linkage.h>
17 #include <asm/mmu_context.h>
18 #include <asm/mtrr.h>
19 #include <asm/mce.h>
20 #include <asm/pat.h>
21 #include <asm/numa.h>
22 #ifdef CONFIG_X86_LOCAL_APIC
23 #include <asm/mpspec.h>
24 #include <asm/apic.h>
25 #include <mach_apic.h>
26 #endif
27 #include <asm/pda.h>
28 #include <asm/pgtable.h>
29 #include <asm/processor.h>
30 #include <asm/desc.h>
31 #include <asm/atomic.h>
32 #include <asm/proto.h>
33 #include <asm/sections.h>
34 #include <asm/setup.h>
35 #include <asm/genapic.h>
36
37 #include "cpu.h"
38
39 /* We need valid kernel segments for data and code in long mode too
40  * IRET will check the segment types  kkeil 2000/10/28
41  * Also sysret mandates a special GDT layout
42  */
43 /* The TLS descriptors are currently at a different place compared to i386.
44    Hopefully nobody expects them at a fixed place (Wine?) */
45 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
46         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
47         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
48         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
49         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
50         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
51         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
52 } };
53 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
54
55 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
56
57 /* Current gdt points %fs at the "master" per-cpu area: after this,
58  * it's on the real one. */
59 void switch_to_new_gdt(void)
60 {
61         struct desc_ptr gdt_descr;
62
63         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
64         gdt_descr.size = GDT_SIZE - 1;
65         load_gdt(&gdt_descr);
66 }
67
68 struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
69
70 static void __cpuinit default_init(struct cpuinfo_x86 *c)
71 {
72         display_cacheinfo(c);
73 }
74
75 static struct cpu_dev __cpuinitdata default_cpu = {
76         .c_init = default_init,
77         .c_vendor = "Unknown",
78 };
79 static struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
80
81 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
82 {
83         unsigned int *v;
84
85         if (c->extended_cpuid_level < 0x80000004)
86                 return 0;
87
88         v = (unsigned int *) c->x86_model_id;
89         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
90         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
91         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
92         c->x86_model_id[48] = 0;
93         return 1;
94 }
95
96
97 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
98 {
99         unsigned int n, dummy, ebx, ecx, edx;
100
101         n = c->extended_cpuid_level;
102
103         if (n >= 0x80000005) {
104                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
105                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
106                        "D cache %dK (%d bytes/line)\n",
107                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
108                 c->x86_cache_size = (ecx>>24) + (edx>>24);
109                 /* On K8 L1 TLB is inclusive, so don't count it */
110                 c->x86_tlbsize = 0;
111         }
112
113         if (n >= 0x80000006) {
114                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
115                 ecx = cpuid_ecx(0x80000006);
116                 c->x86_cache_size = ecx >> 16;
117                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
118
119                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
120                 c->x86_cache_size, ecx & 0xFF);
121         }
122 }
123
124 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
125 {
126 #ifdef CONFIG_SMP
127         u32 eax, ebx, ecx, edx;
128         int index_msb, core_bits;
129
130         cpuid(1, &eax, &ebx, &ecx, &edx);
131
132
133         if (!cpu_has(c, X86_FEATURE_HT))
134                 return;
135         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
136                 goto out;
137
138         smp_num_siblings = (ebx & 0xff0000) >> 16;
139
140         if (smp_num_siblings == 1) {
141                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
142         } else if (smp_num_siblings > 1) {
143
144                 if (smp_num_siblings > NR_CPUS) {
145                         printk(KERN_WARNING "CPU: Unsupported number of "
146                                "siblings %d", smp_num_siblings);
147                         smp_num_siblings = 1;
148                         return;
149                 }
150
151                 index_msb = get_count_order(smp_num_siblings);
152                 c->phys_proc_id = phys_pkg_id(index_msb);
153
154                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
155
156                 index_msb = get_count_order(smp_num_siblings);
157
158                 core_bits = get_count_order(c->x86_max_cores);
159
160                 c->cpu_core_id = phys_pkg_id(index_msb) &
161                                                ((1 << core_bits) - 1);
162         }
163 out:
164         if ((c->x86_max_cores * smp_num_siblings) > 1) {
165                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
166                        c->phys_proc_id);
167                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
168                        c->cpu_core_id);
169         }
170
171 #endif
172 }
173
174 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
175 {
176         char *v = c->x86_vendor_id;
177         int i;
178         static int printed;
179
180         for (i = 0; i < X86_VENDOR_NUM; i++) {
181                 if (cpu_devs[i]) {
182                         if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
183                             (cpu_devs[i]->c_ident[1] &&
184                             !strcmp(v, cpu_devs[i]->c_ident[1]))) {
185                                 c->x86_vendor = i;
186                                 this_cpu = cpu_devs[i];
187                                 return;
188                         }
189                 }
190         }
191         if (!printed) {
192                 printed++;
193                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
194                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
195         }
196         c->x86_vendor = X86_VENDOR_UNKNOWN;
197 }
198
199 static void __init early_cpu_support_print(void)
200 {
201         int i,j;
202         struct cpu_dev *cpu_devx;
203
204         printk("KERNEL supported cpus:\n");
205         for (i = 0; i < X86_VENDOR_NUM; i++) {
206                 cpu_devx = cpu_devs[i];
207                 if (!cpu_devx)
208                         continue;
209                 for (j = 0; j < 2; j++) {
210                         if (!cpu_devx->c_ident[j])
211                                 continue;
212                         printk("  %s %s\n", cpu_devx->c_vendor,
213                                 cpu_devx->c_ident[j]);
214                 }
215         }
216 }
217
218 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
219
220 void __init early_cpu_init(void)
221 {
222         struct cpu_vendor_dev *cvdev;
223
224         for (cvdev = __x86cpuvendor_start ;
225              cvdev < __x86cpuvendor_end   ;
226              cvdev++)
227                 cpu_devs[cvdev->vendor] = cvdev->cpu_dev;
228         early_cpu_support_print();
229         early_identify_cpu(&boot_cpu_data);
230 }
231
232 /* Do some early cpuid on the boot CPU to get some parameter that are
233    needed before check_bugs. Everything advanced is in identify_cpu
234    below. */
235 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
236 {
237         u32 tfms, xlvl;
238
239         c->loops_per_jiffy = loops_per_jiffy;
240         c->x86_cache_size = -1;
241         c->x86_vendor = X86_VENDOR_UNKNOWN;
242         c->x86_model = c->x86_mask = 0; /* So far unknown... */
243         c->x86_vendor_id[0] = '\0'; /* Unset */
244         c->x86_model_id[0] = '\0';  /* Unset */
245         c->x86_clflush_size = 64;
246         c->x86_cache_alignment = c->x86_clflush_size;
247         c->x86_max_cores = 1;
248         c->x86_coreid_bits = 0;
249         c->extended_cpuid_level = 0;
250         memset(&c->x86_capability, 0, sizeof c->x86_capability);
251
252         /* Get vendor name */
253         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
254               (unsigned int *)&c->x86_vendor_id[0],
255               (unsigned int *)&c->x86_vendor_id[8],
256               (unsigned int *)&c->x86_vendor_id[4]);
257
258         get_cpu_vendor(c);
259
260         /* Initialize the standard set of capabilities */
261         /* Note that the vendor-specific code below might override */
262
263         /* Intel-defined flags: level 0x00000001 */
264         if (c->cpuid_level >= 0x00000001) {
265                 __u32 misc;
266                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
267                       &c->x86_capability[0]);
268                 c->x86 = (tfms >> 8) & 0xf;
269                 c->x86_model = (tfms >> 4) & 0xf;
270                 c->x86_mask = tfms & 0xf;
271                 if (c->x86 == 0xf)
272                         c->x86 += (tfms >> 20) & 0xff;
273                 if (c->x86 >= 0x6)
274                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
275                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
276                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
277         } else {
278                 /* Have CPUID level 0 only - unheard of */
279                 c->x86 = 4;
280         }
281
282         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
283 #ifdef CONFIG_SMP
284         c->phys_proc_id = c->initial_apicid;
285 #endif
286         /* AMD-defined flags: level 0x80000001 */
287         xlvl = cpuid_eax(0x80000000);
288         c->extended_cpuid_level = xlvl;
289         if ((xlvl & 0xffff0000) == 0x80000000) {
290                 if (xlvl >= 0x80000001) {
291                         c->x86_capability[1] = cpuid_edx(0x80000001);
292                         c->x86_capability[6] = cpuid_ecx(0x80000001);
293                 }
294                 if (xlvl >= 0x80000004)
295                         get_model_name(c); /* Default name */
296         }
297
298         /* Transmeta-defined flags: level 0x80860001 */
299         xlvl = cpuid_eax(0x80860000);
300         if ((xlvl & 0xffff0000) == 0x80860000) {
301                 /* Don't set x86_cpuid_level here for now to not confuse. */
302                 if (xlvl >= 0x80860001)
303                         c->x86_capability[2] = cpuid_edx(0x80860001);
304         }
305
306         if (c->extended_cpuid_level >= 0x80000007)
307                 c->x86_power = cpuid_edx(0x80000007);
308
309         if (c->extended_cpuid_level >= 0x80000008) {
310                 u32 eax = cpuid_eax(0x80000008);
311
312                 c->x86_virt_bits = (eax >> 8) & 0xff;
313                 c->x86_phys_bits = eax & 0xff;
314         }
315
316         if (c->x86_vendor != X86_VENDOR_UNKNOWN &&
317             cpu_devs[c->x86_vendor]->c_early_init)
318                 cpu_devs[c->x86_vendor]->c_early_init(c);
319
320         validate_pat_support(c);
321 }
322
323 /*
324  * This does the hard work of actually picking apart the CPU stuff...
325  */
326 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
327 {
328         int i;
329
330         early_identify_cpu(c);
331
332         init_scattered_cpuid_features(c);
333
334         c->apicid = phys_pkg_id(0);
335
336         /*
337          * Vendor-specific initialization.  In this section we
338          * canonicalize the feature flags, meaning if there are
339          * features a certain CPU supports which CPUID doesn't
340          * tell us, CPUID claiming incorrect flags, or other bugs,
341          * we handle them here.
342          *
343          * At the end of this section, c->x86_capability better
344          * indicate the features this CPU genuinely supports!
345          */
346         if (this_cpu->c_init)
347                 this_cpu->c_init(c);
348
349         detect_ht(c);
350
351         /*
352          * On SMP, boot_cpu_data holds the common feature set between
353          * all CPUs; so make sure that we indicate which features are
354          * common between the CPUs.  The first time this routine gets
355          * executed, c == &boot_cpu_data.
356          */
357         if (c != &boot_cpu_data) {
358                 /* AND the already accumulated flags with these */
359                 for (i = 0; i < NCAPINTS; i++)
360                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
361         }
362
363         /* Clear all flags overriden by options */
364         for (i = 0; i < NCAPINTS; i++)
365                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
366
367 #ifdef CONFIG_X86_MCE
368         mcheck_init(c);
369 #endif
370         select_idle_routine(c);
371
372 #ifdef CONFIG_NUMA
373         numa_add_cpu(smp_processor_id());
374 #endif
375
376 }
377
378 void __cpuinit identify_boot_cpu(void)
379 {
380         identify_cpu(&boot_cpu_data);
381 }
382
383 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
384 {
385         BUG_ON(c == &boot_cpu_data);
386         identify_cpu(c);
387         mtrr_ap_init();
388 }
389
390 static __init int setup_noclflush(char *arg)
391 {
392         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
393         return 1;
394 }
395 __setup("noclflush", setup_noclflush);
396
397 struct msr_range {
398         unsigned min;
399         unsigned max;
400 };
401
402 static struct msr_range msr_range_array[] __cpuinitdata = {
403         { 0x00000000, 0x00000418},
404         { 0xc0000000, 0xc000040b},
405         { 0xc0010000, 0xc0010142},
406         { 0xc0011000, 0xc001103b},
407 };
408
409 static void __cpuinit print_cpu_msr(void)
410 {
411         unsigned index;
412         u64 val;
413         int i;
414         unsigned index_min, index_max;
415
416         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
417                 index_min = msr_range_array[i].min;
418                 index_max = msr_range_array[i].max;
419                 for (index = index_min; index < index_max; index++) {
420                         if (rdmsrl_amd_safe(index, &val))
421                                 continue;
422                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
423                 }
424         }
425 }
426
427 static int show_msr __cpuinitdata;
428 static __init int setup_show_msr(char *arg)
429 {
430         int num;
431
432         get_option(&arg, &num);
433
434         if (num > 0)
435                 show_msr = num;
436         return 1;
437 }
438 __setup("show_msr=", setup_show_msr);
439
440 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
441 {
442         if (c->x86_model_id[0])
443                 printk(KERN_CONT "%s", c->x86_model_id);
444
445         if (c->x86_mask || c->cpuid_level >= 0)
446                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
447         else
448                 printk(KERN_CONT "\n");
449
450 #ifdef CONFIG_SMP
451         if (c->cpu_index < show_msr)
452                 print_cpu_msr();
453 #else
454         if (show_msr)
455                 print_cpu_msr();
456 #endif
457 }
458
459 static __init int setup_disablecpuid(char *arg)
460 {
461         int bit;
462         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
463                 setup_clear_cpu_cap(bit);
464         else
465                 return 0;
466         return 1;
467 }
468 __setup("clearcpuid=", setup_disablecpuid);
469
470 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
471
472 struct x8664_pda **_cpu_pda __read_mostly;
473 EXPORT_SYMBOL(_cpu_pda);
474
475 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
476
477 char boot_cpu_stack[IRQSTACKSIZE] __page_aligned_bss;
478
479 unsigned long __supported_pte_mask __read_mostly = ~0UL;
480 EXPORT_SYMBOL_GPL(__supported_pte_mask);
481
482 static int do_not_nx __cpuinitdata;
483
484 /* noexec=on|off
485 Control non executable mappings for 64bit processes.
486
487 on      Enable(default)
488 off     Disable
489 */
490 static int __init nonx_setup(char *str)
491 {
492         if (!str)
493                 return -EINVAL;
494         if (!strncmp(str, "on", 2)) {
495                 __supported_pte_mask |= _PAGE_NX;
496                 do_not_nx = 0;
497         } else if (!strncmp(str, "off", 3)) {
498                 do_not_nx = 1;
499                 __supported_pte_mask &= ~_PAGE_NX;
500         }
501         return 0;
502 }
503 early_param("noexec", nonx_setup);
504
505 int force_personality32;
506
507 /* noexec32=on|off
508 Control non executable heap for 32bit processes.
509 To control the stack too use noexec=off
510
511 on      PROT_READ does not imply PROT_EXEC for 32bit processes (default)
512 off     PROT_READ implies PROT_EXEC
513 */
514 static int __init nonx32_setup(char *str)
515 {
516         if (!strcmp(str, "on"))
517                 force_personality32 &= ~READ_IMPLIES_EXEC;
518         else if (!strcmp(str, "off"))
519                 force_personality32 |= READ_IMPLIES_EXEC;
520         return 1;
521 }
522 __setup("noexec32=", nonx32_setup);
523
524 void pda_init(int cpu)
525 {
526         struct x8664_pda *pda = cpu_pda(cpu);
527
528         /* Setup up data that may be needed in __get_free_pages early */
529         loadsegment(fs, 0);
530         loadsegment(gs, 0);
531         /* Memory clobbers used to order PDA accessed */
532         mb();
533         wrmsrl(MSR_GS_BASE, pda);
534         mb();
535
536         pda->cpunumber = cpu;
537         pda->irqcount = -1;
538         pda->kernelstack = (unsigned long)stack_thread_info() -
539                                  PDA_STACKOFFSET + THREAD_SIZE;
540         pda->active_mm = &init_mm;
541         pda->mmu_state = 0;
542
543         if (cpu == 0) {
544                 /* others are initialized in smpboot.c */
545                 pda->pcurrent = &init_task;
546                 pda->irqstackptr = boot_cpu_stack;
547         } else {
548                 pda->irqstackptr = (char *)
549                         __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
550                 if (!pda->irqstackptr)
551                         panic("cannot allocate irqstack for cpu %d", cpu);
552
553                 if (pda->nodenumber == 0 && cpu_to_node(cpu) != NUMA_NO_NODE)
554                         pda->nodenumber = cpu_to_node(cpu);
555         }
556
557         pda->irqstackptr += IRQSTACKSIZE-64;
558 }
559
560 char boot_exception_stacks[(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ +
561                            DEBUG_STKSZ] __page_aligned_bss;
562
563 extern asmlinkage void ignore_sysret(void);
564
565 /* May not be marked __init: used by software suspend */
566 void syscall_init(void)
567 {
568         /*
569          * LSTAR and STAR live in a bit strange symbiosis.
570          * They both write to the same internal register. STAR allows to
571          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
572          */
573         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
574         wrmsrl(MSR_LSTAR, system_call);
575         wrmsrl(MSR_CSTAR, ignore_sysret);
576
577 #ifdef CONFIG_IA32_EMULATION
578         syscall32_cpu_init();
579 #endif
580
581         /* Flags to clear on syscall */
582         wrmsrl(MSR_SYSCALL_MASK,
583                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
584 }
585
586 void __cpuinit check_efer(void)
587 {
588         unsigned long efer;
589
590         rdmsrl(MSR_EFER, efer);
591         if (!(efer & EFER_NX) || do_not_nx)
592                 __supported_pte_mask &= ~_PAGE_NX;
593 }
594
595 unsigned long kernel_eflags;
596
597 /*
598  * Copies of the original ist values from the tss are only accessed during
599  * debugging, no special alignment required.
600  */
601 DEFINE_PER_CPU(struct orig_ist, orig_ist);
602
603 /*
604  * cpu_init() initializes state that is per-CPU. Some data is already
605  * initialized (naturally) in the bootstrap process, such as the GDT
606  * and IDT. We reload them nevertheless, this function acts as a
607  * 'CPU state barrier', nothing should get across.
608  * A lot of state is already set up in PDA init.
609  */
610 void __cpuinit cpu_init(void)
611 {
612         int cpu = stack_smp_processor_id();
613         struct tss_struct *t = &per_cpu(init_tss, cpu);
614         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
615         unsigned long v;
616         char *estacks = NULL;
617         struct task_struct *me;
618         int i;
619
620         /* CPU 0 is initialised in head64.c */
621         if (cpu != 0)
622                 pda_init(cpu);
623         else
624                 estacks = boot_exception_stacks;
625
626         me = current;
627
628         if (cpu_test_and_set(cpu, cpu_initialized))
629                 panic("CPU#%d already initialized!\n", cpu);
630
631         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
632
633         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
634
635         /*
636          * Initialize the per-CPU GDT with the boot GDT,
637          * and set up the GDT descriptor:
638          */
639
640         switch_to_new_gdt();
641         load_idt((const struct desc_ptr *)&idt_descr);
642
643         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
644         syscall_init();
645
646         wrmsrl(MSR_FS_BASE, 0);
647         wrmsrl(MSR_KERNEL_GS_BASE, 0);
648         barrier();
649
650         check_efer();
651
652         /*
653          * set up and load the per-CPU TSS
654          */
655         for (v = 0; v < N_EXCEPTION_STACKS; v++) {
656                 static const unsigned int order[N_EXCEPTION_STACKS] = {
657                         [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STACK_ORDER,
658                         [DEBUG_STACK - 1] = DEBUG_STACK_ORDER
659                 };
660                 if (cpu) {
661                         estacks = (char *)__get_free_pages(GFP_ATOMIC, order[v]);
662                         if (!estacks)
663                                 panic("Cannot allocate exception stack %ld %d\n",
664                                       v, cpu);
665                 }
666                 estacks += PAGE_SIZE << order[v];
667                 orig_ist->ist[v] = t->x86_tss.ist[v] = (unsigned long)estacks;
668         }
669
670         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
671         /*
672          * <= is required because the CPU will access up to
673          * 8 bits beyond the end of the IO permission bitmap.
674          */
675         for (i = 0; i <= IO_BITMAP_LONGS; i++)
676                 t->io_bitmap[i] = ~0UL;
677
678         atomic_inc(&init_mm.mm_count);
679         me->active_mm = &init_mm;
680         if (me->mm)
681                 BUG();
682         enter_lazy_tlb(&init_mm, me);
683
684         load_sp0(t, &current->thread);
685         set_tss_desc(cpu, t);
686         load_TR_desc();
687         load_LDT(&init_mm.context);
688
689 #ifdef CONFIG_KGDB
690         /*
691          * If the kgdb is connected no debug regs should be altered.  This
692          * is only applicable when KGDB and a KGDB I/O module are built
693          * into the kernel and you are using early debugging with
694          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
695          */
696         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
697                 arch_kgdb_ops.correct_hw_break();
698         else {
699 #endif
700         /*
701          * Clear all 6 debug registers:
702          */
703
704         set_debugreg(0UL, 0);
705         set_debugreg(0UL, 1);
706         set_debugreg(0UL, 2);
707         set_debugreg(0UL, 3);
708         set_debugreg(0UL, 6);
709         set_debugreg(0UL, 7);
710 #ifdef CONFIG_KGDB
711         /* If the kgdb is connected no debug regs should be altered. */
712         }
713 #endif
714
715         fpu_init();
716
717         raw_local_save_flags(kernel_eflags);
718
719         if (is_uv_system())
720                 uv_cpu_init();
721 }