[PATCH] optimize writer path in time_interpolator_get_counter()
[linux-2.6.git] / arch / sh64 / mach-cayman / setup.c
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * arch/sh64/mach-cayman/setup.c
7  *
8  * SH5 Cayman support
9  *
10  * This file handles the architecture-dependent parts of initialization
11  *
12  * Copyright David J. Mckay.
13  * Needs major work!
14  *
15  * benedict.gaster@superh.com:   3rd May 2002
16  *    Added support for ramdisk, removing statically linked romfs at the same time.
17  *
18  * lethal@linux-sh.org:          15th May 2003
19  *    Use the generic procfs cpuinfo interface, just return a valid board name.
20  */
21
22 #include <linux/stddef.h>
23 #include <linux/init.h>
24 #include <linux/config.h>
25 #include <linux/mm.h>
26 #include <linux/bootmem.h>
27 #include <linux/delay.h>
28 #include <linux/kernel.h>
29 #include <linux/seq_file.h>
30 #include <asm/processor.h>
31 #include <asm/platform.h>
32 #include <asm/io.h>
33 #include <asm/irq.h>
34 #include <asm/page.h>
35
36 /*
37  * Platform Dependent Interrupt Priorities.
38  */
39
40 /* Using defaults defined in irq.h */
41 #define RES NO_PRIORITY         /* Disabled */
42 #define IR0 IRL0_PRIORITY       /* IRLs */
43 #define IR1 IRL1_PRIORITY
44 #define IR2 IRL2_PRIORITY
45 #define IR3 IRL3_PRIORITY
46 #define PCA INTA_PRIORITY       /* PCI Ints */
47 #define PCB INTB_PRIORITY
48 #define PCC INTC_PRIORITY
49 #define PCD INTD_PRIORITY
50 #define SER TOP_PRIORITY
51 #define ERR TOP_PRIORITY
52 #define PW0 TOP_PRIORITY
53 #define PW1 TOP_PRIORITY
54 #define PW2 TOP_PRIORITY
55 #define PW3 TOP_PRIORITY
56 #define DM0 NO_PRIORITY         /* DMA Ints */
57 #define DM1 NO_PRIORITY
58 #define DM2 NO_PRIORITY
59 #define DM3 NO_PRIORITY
60 #define DAE NO_PRIORITY
61 #define TU0 TIMER_PRIORITY      /* TMU Ints */
62 #define TU1 NO_PRIORITY
63 #define TU2 NO_PRIORITY
64 #define TI2 NO_PRIORITY
65 #define ATI NO_PRIORITY         /* RTC Ints */
66 #define PRI NO_PRIORITY
67 #define CUI RTC_PRIORITY
68 #define ERI SCIF_PRIORITY       /* SCIF Ints */
69 #define RXI SCIF_PRIORITY
70 #define BRI SCIF_PRIORITY
71 #define TXI SCIF_PRIORITY
72 #define ITI TOP_PRIORITY        /* WDT Ints */
73
74 /* Setup for the SMSC FDC37C935 */
75 #define SMSC_SUPERIO_BASE       0x04000000
76 #define SMSC_CONFIG_PORT_ADDR   0x3f0
77 #define SMSC_INDEX_PORT_ADDR    SMSC_CONFIG_PORT_ADDR
78 #define SMSC_DATA_PORT_ADDR     0x3f1
79
80 #define SMSC_ENTER_CONFIG_KEY   0x55
81 #define SMSC_EXIT_CONFIG_KEY    0xaa
82
83 #define SMCS_LOGICAL_DEV_INDEX  0x07
84 #define SMSC_DEVICE_ID_INDEX    0x20
85 #define SMSC_DEVICE_REV_INDEX   0x21
86 #define SMSC_ACTIVATE_INDEX     0x30
87 #define SMSC_PRIMARY_BASE_INDEX  0x60
88 #define SMSC_SECONDARY_BASE_INDEX 0x62
89 #define SMSC_PRIMARY_INT_INDEX  0x70
90 #define SMSC_SECONDARY_INT_INDEX 0x72
91
92 #define SMSC_IDE1_DEVICE        1
93 #define SMSC_KEYBOARD_DEVICE    7
94 #define SMSC_CONFIG_REGISTERS   8
95
96 #define SMSC_SUPERIO_READ_INDEXED(index) ({ \
97         outb((index), SMSC_INDEX_PORT_ADDR); \
98         inb(SMSC_DATA_PORT_ADDR); })
99 #define SMSC_SUPERIO_WRITE_INDEXED(val, index) ({ \
100         outb((index), SMSC_INDEX_PORT_ADDR); \
101         outb((val),   SMSC_DATA_PORT_ADDR); })
102
103 #define IDE1_PRIMARY_BASE       0x01f0
104 #define IDE1_SECONDARY_BASE     0x03f6
105
106 unsigned long smsc_superio_virt;
107
108 /*
109  * Platform dependent structures: maps and parms block.
110  */
111 struct resource io_resources[] = {
112         /* To be updated with external devices */
113 };
114
115 struct resource kram_resources[] = {
116         { "Kernel code", 0, 0 },        /* These must be last in the array */
117         { "Kernel data", 0, 0 }         /* These must be last in the array */
118 };
119
120 struct resource xram_resources[] = {
121         /* To be updated with external devices */
122 };
123
124 struct resource rom_resources[] = {
125         /* To be updated with external devices */
126 };
127
128 struct sh64_platform platform_parms = {
129         .readonly_rootfs =      1,
130         .initial_root_dev =     0x0100,
131         .loader_type =          1,
132         .io_res_p =             io_resources,
133         .io_res_count =         ARRAY_SIZE(io_resources),
134         .kram_res_p =           kram_resources,
135         .kram_res_count =       ARRAY_SIZE(kram_resources),
136         .xram_res_p =           xram_resources,
137         .xram_res_count =       ARRAY_SIZE(xram_resources),
138         .rom_res_p =            rom_resources,
139         .rom_res_count =        ARRAY_SIZE(rom_resources),
140 };
141
142 int platform_int_priority[NR_INTC_IRQS] = {
143         IR0, IR1, IR2, IR3, PCA, PCB, PCC, PCD, /* IRQ  0- 7 */
144         RES, RES, RES, RES, SER, ERR, PW3, PW2, /* IRQ  8-15 */
145         PW1, PW0, DM0, DM1, DM2, DM3, DAE, RES, /* IRQ 16-23 */
146         RES, RES, RES, RES, RES, RES, RES, RES, /* IRQ 24-31 */
147         TU0, TU1, TU2, TI2, ATI, PRI, CUI, ERI, /* IRQ 32-39 */
148         RXI, BRI, TXI, RES, RES, RES, RES, RES, /* IRQ 40-47 */
149         RES, RES, RES, RES, RES, RES, RES, RES, /* IRQ 48-55 */
150         RES, RES, RES, RES, RES, RES, RES, ITI, /* IRQ 56-63 */
151 };
152
153 static int __init smsc_superio_setup(void)
154 {
155         unsigned char devid, devrev;
156
157         smsc_superio_virt = onchip_remap(SMSC_SUPERIO_BASE, 1024, "SMSC SuperIO");
158         if (!smsc_superio_virt) {
159                 panic("Unable to remap SMSC SuperIO\n");
160         }
161
162         /* Initially the chip is in run state */
163         /* Put it into configuration state */
164         outb(SMSC_ENTER_CONFIG_KEY, SMSC_CONFIG_PORT_ADDR);
165         outb(SMSC_ENTER_CONFIG_KEY, SMSC_CONFIG_PORT_ADDR);
166
167         /* Read device ID info */
168         devid = SMSC_SUPERIO_READ_INDEXED(SMSC_DEVICE_ID_INDEX);
169         devrev = SMSC_SUPERIO_READ_INDEXED(SMSC_DEVICE_REV_INDEX);
170         printk("SMSC SuperIO devid %02x rev %02x\n", devid, devrev);
171
172         /* Select the keyboard device */
173         SMSC_SUPERIO_WRITE_INDEXED(SMSC_KEYBOARD_DEVICE, SMCS_LOGICAL_DEV_INDEX);
174
175         /* enable it */
176         SMSC_SUPERIO_WRITE_INDEXED(1, SMSC_ACTIVATE_INDEX);
177
178         /* Select the interrupts */
179         /* On a PC keyboard is IRQ1, mouse is IRQ12 */
180         SMSC_SUPERIO_WRITE_INDEXED(1, SMSC_PRIMARY_INT_INDEX);
181         SMSC_SUPERIO_WRITE_INDEXED(12, SMSC_SECONDARY_INT_INDEX);
182
183 #ifdef CONFIG_IDE
184         /*
185          * Only IDE1 exists on the Cayman
186          */
187
188         /* Power it on */
189         SMSC_SUPERIO_WRITE_INDEXED(1 << SMSC_IDE1_DEVICE, 0x22);
190
191         SMSC_SUPERIO_WRITE_INDEXED(SMSC_IDE1_DEVICE, SMCS_LOGICAL_DEV_INDEX);
192         SMSC_SUPERIO_WRITE_INDEXED(1, SMSC_ACTIVATE_INDEX);
193
194         SMSC_SUPERIO_WRITE_INDEXED(IDE1_PRIMARY_BASE >> 8,
195                                    SMSC_PRIMARY_BASE_INDEX + 0);
196         SMSC_SUPERIO_WRITE_INDEXED(IDE1_PRIMARY_BASE & 0xff,
197                                    SMSC_PRIMARY_BASE_INDEX + 1);
198
199         SMSC_SUPERIO_WRITE_INDEXED(IDE1_SECONDARY_BASE >> 8,
200                                    SMSC_SECONDARY_BASE_INDEX + 0);
201         SMSC_SUPERIO_WRITE_INDEXED(IDE1_SECONDARY_BASE & 0xff,
202                                    SMSC_SECONDARY_BASE_INDEX + 1);
203
204         SMSC_SUPERIO_WRITE_INDEXED(14, SMSC_PRIMARY_INT_INDEX);
205
206         SMSC_SUPERIO_WRITE_INDEXED(SMSC_CONFIG_REGISTERS,
207                                    SMCS_LOGICAL_DEV_INDEX);
208
209         SMSC_SUPERIO_WRITE_INDEXED(0x00, 0xc2); /* GP42 = nIDE1_OE */
210         SMSC_SUPERIO_WRITE_INDEXED(0x01, 0xc5); /* GP45 = IDE1_IRQ */
211         SMSC_SUPERIO_WRITE_INDEXED(0x00, 0xc6); /* GP46 = nIOROP */
212         SMSC_SUPERIO_WRITE_INDEXED(0x00, 0xc7); /* GP47 = nIOWOP */
213 #endif
214
215         /* Exit the configuraton state */
216         outb(SMSC_EXIT_CONFIG_KEY, SMSC_CONFIG_PORT_ADDR);
217
218         return 0;
219 }
220
221 /* This is grotty, but, because kernel is always referenced on the link line
222  * before any devices, this is safe.
223  */
224 __initcall(smsc_superio_setup);
225
226 void __init platform_setup(void)
227 {
228         /* Cayman platform leaves the decision to head.S, for now */
229         platform_parms.fpu_flags = fpu_in_use;
230 }
231
232 void __init platform_monitor(void)
233 {
234         /* Nothing yet .. */
235 }
236
237 void __init platform_reserve(void)
238 {
239         /* Nothing yet .. */
240 }
241
242 const char *get_system_type(void)
243 {
244         return "Hitachi Cayman";
245 }
246