arch/ppc64/kernel/iSeries_pci.c

   1 /*
   2  * iSeries_pci.c
   3  *
   4  * Copyright (C) 2001 Allan Trautman, IBM Corporation
   5  *
   6  * iSeries specific routines for PCI.
   7  *
   8  * Based on code from pci.c and iSeries_pci.c 32bit
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  23  */
  24 #include <linux/kernel.h>
  25 #include <linux/list.h>
  26 #include <linux/string.h>
  27 #include <linux/init.h>
  28 #include <linux/module.h>
  29 #include <linux/ide.h>
  30 #include <linux/pci.h>
  31
  32 #include <asm/io.h>
  33 #include <asm/irq.h>
  34 #include <asm/prom.h>
  35 #include <asm/machdep.h>
  36 #include <asm/pci-bridge.h>
  37 #include <asm/ppcdebug.h>
  38 #include <asm/iommu.h>
  39
  40 #include <asm/iSeries/HvCallPci.h>
  41 #include <asm/iSeries/HvCallXm.h>
  42 #include <asm/iSeries/iSeries_irq.h>
  43 #include <asm/iSeries/iSeries_pci.h>
  44 #include <asm/iSeries/mf.h>
  45
  46 #include "pci.h"
  47
  48 extern unsigned long io_page_mask;
  49
  50 /*
  51  * Forward declares of prototypes.
  52  */
  53 static struct iSeries_Device_Node *find_Device_Node(int bus, int devfn);
  54 static void scan_PHB_slots(struct pci_controller *Phb);
  55 static void scan_EADS_bridge(HvBusNumber Bus, HvSubBusNumber SubBus, int IdSel);
  56 static int scan_bridge_slot(HvBusNumber Bus, struct HvCallPci_BridgeInfo *Info);
  57
  58 LIST_HEAD(iSeries_Global_Device_List);
  59
  60 static int DeviceCount;
  61
  62 /* Counters and control flags. */
  63 static long Pci_Io_Read_Count;
  64 static long Pci_Io_Write_Count;
  65 #if 0
  66 static long Pci_Cfg_Read_Count;
  67 static long Pci_Cfg_Write_Count;
  68 #endif
  69 static long Pci_Error_Count;
  70
  71 static int Pci_Retry_Max = 3;   /* Only retry 3 times  */
  72 static int Pci_Error_Flag = 1;  /* Set Retry Error on. */
  73
  74 static struct pci_ops iSeries_pci_ops;
  75
  76 /*
  77  * Table defines
  78  * Each Entry size is 4 MB * 1024 Entries = 4GB I/O address space.
  79  */
  80 #define IOMM_TABLE_MAX_ENTRIES  1024
  81 #define IOMM_TABLE_ENTRY_SIZE   0x0000000000400000UL
  82 #define BASE_IO_MEMORY          0xE000000000000000UL
  83
  84 static unsigned long max_io_memory = 0xE000000000000000UL;
  85 static long current_iomm_table_entry;
  86
  87 /*
  88  * Lookup Tables.
  89  */
  90 static struct iSeries_Device_Node **iomm_table;
  91 static u8 *iobar_table;
  92
  93 /*
  94  * Static and Global variables
  95  */
  96 static char *pci_io_text = "iSeries PCI I/O";
  97 static DEFINE_SPINLOCK(iomm_table_lock);
  98
  99 /*
 100  * iomm_table_initialize
 101  *
 102  * Allocates and initalizes the Address Translation Table and Bar
 103  * Tables to get them ready for use.  Must be called before any
 104  * I/O space is handed out to the device BARs.
 105  */
 106 static void iomm_table_initialize(void)
 107 {
 108         spin_lock(&iomm_table_lock);
 109         iomm_table = kmalloc(sizeof(*iomm_table) * IOMM_TABLE_MAX_ENTRIES,
 110                         GFP_KERNEL);
 111         iobar_table = kmalloc(sizeof(*iobar_table) * IOMM_TABLE_MAX_ENTRIES,
 112                         GFP_KERNEL);
 113         spin_unlock(&iomm_table_lock);
 114         if ((iomm_table == NULL) || (iobar_table == NULL))
 115                 panic("PCI: I/O tables allocation failed.\n");
 116 }
 117
 118 /*
 119  * iomm_table_allocate_entry
 120  *
 121  * Adds pci_dev entry in address translation table
 122  *
 123  * - Allocates the number of entries required in table base on BAR
 124  *   size.
 125  * - Allocates starting at BASE_IO_MEMORY and increases.
 126  * - The size is round up to be a multiple of entry size.
 127  * - CurrentIndex is incremented to keep track of the last entry.
 128  * - Builds the resource entry for allocated BARs.
 129  */
 130 static void iomm_table_allocate_entry(struct pci_dev *dev, int bar_num)
 131 {
 132         struct resource *bar_res = &dev->resource[bar_num];
 133         long bar_size = pci_resource_len(dev, bar_num);
 134
 135         /*
 136          * No space to allocate, quick exit, skip Allocation.
 137          */
 138         if (bar_size == 0)
 139                 return;
 140         /*
 141          * Set Resource values.
 142          */
 143         spin_lock(&iomm_table_lock);
 144         bar_res->name = pci_io_text;
 145         bar_res->start =
 146                 IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry;
 147         bar_res->start += BASE_IO_MEMORY;
 148         bar_res->end = bar_res->start + bar_size - 1;
 149         /*
 150          * Allocate the number of table entries needed for BAR.
 151          */
 152         while (bar_size > 0 ) {
 153                 iomm_table[current_iomm_table_entry] = dev->sysdata;
 154                 iobar_table[current_iomm_table_entry] = bar_num;
 155                 bar_size -= IOMM_TABLE_ENTRY_SIZE;
 156                 ++current_iomm_table_entry;
 157         }
 158         max_io_memory = BASE_IO_MEMORY +
 159                 (IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry);
 160         spin_unlock(&iomm_table_lock);
 161 }
 162
 163 /*
 164  * allocate_device_bars
 165  *
 166  * - Allocates ALL pci_dev BAR's and updates the resources with the
 167  *   BAR value.  BARS with zero length will have the resources
 168  *   The HvCallPci_getBarParms is used to get the size of the BAR
 169  *   space.  It calls iomm_table_allocate_entry to allocate
 170  *   each entry.
 171  * - Loops through The Bar resources(0 - 5) including the ROM
 172  *   is resource(6).
 173  */
 174 static void allocate_device_bars(struct pci_dev *dev)
 175 {
 176         struct resource *bar_res;
 177         int bar_num;
 178
 179         for (bar_num = 0; bar_num <= PCI_ROM_RESOURCE; ++bar_num) {
 180                 bar_res = &dev->resource[bar_num];
 181                 iomm_table_allocate_entry(dev, bar_num);
 182         }
 183 }
 184
 185 /*
 186  * Log error information to system console.
 187  * Filter out the device not there errors.
 188  * PCI: EADs Connect Failed 0x18.58.10 Rc: 0x00xx
 189  * PCI: Read Vendor Failed 0x18.58.10 Rc: 0x00xx
 190  * PCI: Connect Bus Unit Failed 0x18.58.10 Rc: 0x00xx
 191  */
 192 static void pci_Log_Error(char *Error_Text, int Bus, int SubBus,
 193                 int AgentId, int HvRc)
 194 {
 195         if (HvRc == 0x0302)
 196                 return;
 197         printk(KERN_ERR "PCI: %s Failed: 0x%02X.%02X.%02X Rc: 0x%04X",
 198                Error_Text, Bus, SubBus, AgentId, HvRc);
 199 }
 200
 201 /*
 202  * build_device_node(u16 Bus, int SubBus, u8 DevFn)
 203  */
 204 static struct iSeries_Device_Node *build_device_node(HvBusNumber Bus,
 205                 HvSubBusNumber SubBus, int AgentId, int Function)
 206 {
 207         struct iSeries_Device_Node *node;
 208
 209         PPCDBG(PPCDBG_BUSWALK,
 210                         "-build_device_node 0x%02X.%02X.%02X Function: %02X\n",
 211                         Bus, SubBus, AgentId, Function);
 212
 213         node = kmalloc(sizeof(struct iSeries_Device_Node), GFP_KERNEL);
 214         if (node == NULL)
 215                 return NULL;
 216
 217         memset(node, 0, sizeof(struct iSeries_Device_Node));
 218         list_add_tail(&node->Device_List, &iSeries_Global_Device_List);
 219 #if 0
 220         node->DsaAddr = ((u64)Bus << 48) + ((u64)SubBus << 40) + ((u64)0x10 << 32);
 221 #endif
 222         node->DsaAddr.DsaAddr = 0;
 223         node->DsaAddr.Dsa.busNumber = Bus;
 224         node->DsaAddr.Dsa.subBusNumber = SubBus;
 225         node->DsaAddr.Dsa.deviceId = 0x10;
 226         node->AgentId = AgentId;
 227         node->DevFn = PCI_DEVFN(ISERIES_ENCODE_DEVICE(AgentId), Function);
 228         iSeries_Get_Location_Code(node);
 229         return node;
 230 }
 231
 232 /*
 233  * unsigned long __init find_and_init_phbs(void)
 234  *
 235  * Description:
 236  *   This function checks for all possible system PCI host bridges that connect
 237  *   PCI buses.  The system hypervisor is queried as to the guest partition
 238  *   ownership status.  A pci_controller is built for any bus which is partially
 239  *   owned or fully owned by this guest partition.
 240  */
 241 unsigned long __init find_and_init_phbs(void)
 242 {
 243         struct pci_controller *phb;
 244         HvBusNumber bus;
 245
 246         PPCDBG(PPCDBG_BUSWALK, "find_and_init_phbs Entry\n");
 247
 248         /* Check all possible buses. */
 249         for (bus = 0; bus < 256; bus++) {
 250                 int ret = HvCallXm_testBus(bus);
 251                 if (ret == 0) {
 252                         printk("bus %d appears to exist\n", bus);
 253
 254                         phb = (struct pci_controller *)kmalloc(sizeof(struct pci_controller), GFP_KERNEL);
 255                         if (phb == NULL)
 256                                 return -ENOMEM;
 257                         pci_setup_pci_controller(phb);
 258
 259                         phb->pci_mem_offset = phb->local_number = bus;
 260                         phb->first_busno = bus;
 261                         phb->last_busno = bus;
 262                         phb->ops = &iSeries_pci_ops;
 263
 264                         PPCDBG(PPCDBG_BUSWALK, "PCI:Create iSeries pci_controller(%p), Bus: %04X\n",
 265                                         phb, bus);
 266
 267                         /* Find and connect the devices. */
 268                         scan_PHB_slots(phb);
 269                 }
 270                 /*
 271                  * Check for Unexpected Return code, a clue that something
 272                  * has gone wrong.
 273                  */
 274                 else if (ret != 0x0301)
 275                         printk(KERN_ERR "Unexpected Return on Probe(0x%04X): 0x%04X",
 276                                bus, ret);
 277         }
 278         return 0;
 279 }
 280
 281 /*
 282  * iSeries_pcibios_init
 283  *
 284  * Chance to initialize and structures or variable before PCI Bus walk.
 285  */
 286 void iSeries_pcibios_init(void)
 287 {
 288         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_init Entry.\n");
 289         iomm_table_initialize();
 290         find_and_init_phbs();
 291         io_page_mask = -1;
 292         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_init Exit.\n");
 293 }
 294
 295 /*
 296  * iSeries_pci_final_fixup(void)
 297  */
 298 void __init iSeries_pci_final_fixup(void)
 299 {
 300         struct pci_dev *pdev = NULL;
 301         struct iSeries_Device_Node *node;
 302         char Buffer[256];
 303         int DeviceCount = 0;
 304
 305         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_fixup Entry.\n");
 306
 307         /* Fix up at the device node and pci_dev relationship */
 308         mf_display_src(0xC9000100);
 309
 310         printk("pcibios_final_fixup\n");
 311         for_each_pci_dev(pdev) {
 312                 node = find_Device_Node(pdev->bus->number, pdev->devfn);
 313                 printk("pci dev %p (%x.%x), node %p\n", pdev,
 314                        pdev->bus->number, pdev->devfn, node);
 315
 316                 if (node != NULL) {
 317                         ++DeviceCount;
 318                         pdev->sysdata = (void *)node;
 319                         node->PciDev = pdev;
 320                         PPCDBG(PPCDBG_BUSWALK,
 321                                         "pdev 0x%p <==> DevNode 0x%p\n",
 322                                         pdev, node);
 323                         allocate_device_bars(pdev);
 324                         iSeries_Device_Information(pdev, Buffer,
 325                                         sizeof(Buffer));
 326                         printk("%d. %s\n", DeviceCount, Buffer);
 327                         iommu_devnode_init_iSeries(node);
 328                 } else
 329                         printk("PCI: Device Tree not found for 0x%016lX\n",
 330                                         (unsigned long)pdev);
 331                 pdev->irq = node->Irq;
 332         }
 333         iSeries_activate_IRQs();
 334         mf_display_src(0xC9000200);
 335 }
 336
 337 void pcibios_fixup_bus(struct pci_bus *PciBus)
 338 {
 339         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_fixup_bus(0x%04X) Entry.\n",
 340                         PciBus->number);
 341 }
 342
 343 void pcibios_fixup_resources(struct pci_dev *pdev)
 344 {
 345         PPCDBG(PPCDBG_BUSWALK, "fixup_resources pdev %p\n", pdev);
 346 }
 347
 348 /*
 349  * Loop through each node function to find usable EADs bridges.
 350  */
 351 static void scan_PHB_slots(struct pci_controller *Phb)
 352 {
 353         struct HvCallPci_DeviceInfo *DevInfo;
 354         HvBusNumber bus = Phb->local_number;    /* System Bus */
 355         const HvSubBusNumber SubBus = 0;        /* EADs is always 0. */
 356         int HvRc = 0;
 357         int IdSel;
 358         const int MaxAgents = 8;
 359
 360         DevInfo = (struct HvCallPci_DeviceInfo*)
 361                 kmalloc(sizeof(struct HvCallPci_DeviceInfo), GFP_KERNEL);
 362         if (DevInfo == NULL)
 363                 return;
 364
 365         /*
 366          * Probe for EADs Bridges
 367          */
 368         for (IdSel = 1; IdSel < MaxAgents; ++IdSel) {
 369                 HvRc = HvCallPci_getDeviceInfo(bus, SubBus, IdSel,
 370                                 ISERIES_HV_ADDR(DevInfo),
 371                                 sizeof(struct HvCallPci_DeviceInfo));
 372                 if (HvRc == 0) {
 373                         if (DevInfo->deviceType == HvCallPci_NodeDevice)
 374                                 scan_EADS_bridge(bus, SubBus, IdSel);
 375                         else
 376                                 printk("PCI: Invalid System Configuration(0x%02X)"
 377                                        " for bus 0x%02x id 0x%02x.\n",
 378                                        DevInfo->deviceType, bus, IdSel);
 379                 }
 380                 else
 381                         pci_Log_Error("getDeviceInfo", bus, SubBus, IdSel, HvRc);
 382         }
 383         kfree(DevInfo);
 384 }
 385
 386 static void scan_EADS_bridge(HvBusNumber bus, HvSubBusNumber SubBus,
 387                 int IdSel)
 388 {
 389         struct HvCallPci_BridgeInfo *BridgeInfo;
 390         HvAgentId AgentId;
 391         int Function;
 392         int HvRc;
 393
 394         BridgeInfo = (struct HvCallPci_BridgeInfo *)
 395                 kmalloc(sizeof(struct HvCallPci_BridgeInfo), GFP_KERNEL);
 396         if (BridgeInfo == NULL)
 397                 return;
 398
 399         /* Note: hvSubBus and irq is always be 0 at this level! */
 400         for (Function = 0; Function < 8; ++Function) {
 401                 AgentId = ISERIES_PCI_AGENTID(IdSel, Function);
 402                 HvRc = HvCallXm_connectBusUnit(bus, SubBus, AgentId, 0);
 403                 if (HvRc == 0) {
 404                         printk("found device at bus %d idsel %d func %d (AgentId %x)\n",
 405                                bus, IdSel, Function, AgentId);
 406                         /*  Connect EADs: 0x18.00.12 = 0x00 */
 407                         PPCDBG(PPCDBG_BUSWALK,
 408                                         "PCI:Connect EADs: 0x%02X.%02X.%02X\n",
 409                                         bus, SubBus, AgentId);
 410                         HvRc = HvCallPci_getBusUnitInfo(bus, SubBus, AgentId,
 411                                         ISERIES_HV_ADDR(BridgeInfo),
 412                                         sizeof(struct HvCallPci_BridgeInfo));
 413                         if (HvRc == 0) {
 414                                 printk("bridge info: type %x subbus %x maxAgents %x maxsubbus %x logslot %x\n",
 415                                         BridgeInfo->busUnitInfo.deviceType,
 416                                         BridgeInfo->subBusNumber,
 417                                         BridgeInfo->maxAgents,
 418                                         BridgeInfo->maxSubBusNumber,
 419                                         BridgeInfo->logicalSlotNumber);
 420                                 PPCDBG(PPCDBG_BUSWALK,
 421                                         "PCI: BridgeInfo, Type:0x%02X, SubBus:0x%02X, MaxAgents:0x%02X, MaxSubBus: 0x%02X, LSlot: 0x%02X\n",
 422                                         BridgeInfo->busUnitInfo.deviceType,
 423                                         BridgeInfo->subBusNumber,
 424                                         BridgeInfo->maxAgents,
 425                                         BridgeInfo->maxSubBusNumber,
 426                                         BridgeInfo->logicalSlotNumber);
 427
 428                                 if (BridgeInfo->busUnitInfo.deviceType ==
 429                                                 HvCallPci_BridgeDevice)  {
 430                                         /* Scan_Bridge_Slot...: 0x18.00.12 */
 431                                         scan_bridge_slot(bus, BridgeInfo);
 432                                 } else
 433                                         printk("PCI: Invalid Bridge Configuration(0x%02X)",
 434                                                 BridgeInfo->busUnitInfo.deviceType);
 435                         }
 436                 } else if (HvRc != 0x000B)
 437                         pci_Log_Error("EADs Connect",
 438                                         bus, SubBus, AgentId, HvRc);
 439         }
 440         kfree(BridgeInfo);
 441 }
 442
 443 /*
 444  * This assumes that the node slot is always on the primary bus!
 445  */
 446 static int scan_bridge_slot(HvBusNumber Bus,
 447                 struct HvCallPci_BridgeInfo *BridgeInfo)
 448 {
 449         struct iSeries_Device_Node *node;
 450         HvSubBusNumber SubBus = BridgeInfo->subBusNumber;
 451         u16 VendorId = 0;
 452         int HvRc = 0;
 453         u8 Irq = 0;
 454         int IdSel = ISERIES_GET_DEVICE_FROM_SUBBUS(SubBus);
 455         int Function = ISERIES_GET_FUNCTION_FROM_SUBBUS(SubBus);
 456         HvAgentId EADsIdSel = ISERIES_PCI_AGENTID(IdSel, Function);
 457
 458         /* iSeries_allocate_IRQ.: 0x18.00.12(0xA3) */
 459         Irq = iSeries_allocate_IRQ(Bus, 0, EADsIdSel);
 460         PPCDBG(PPCDBG_BUSWALK,
 461                 "PCI:- allocate and assign IRQ 0x%02X.%02X.%02X = 0x%02X\n",
 462                 Bus, 0, EADsIdSel, Irq);
 463
 464         /*
 465          * Connect all functions of any device found.
 466          */
 467         for (IdSel = 1; IdSel <= BridgeInfo->maxAgents; ++IdSel) {
 468                 for (Function = 0; Function < 8; ++Function) {
 469                         HvAgentId AgentId = ISERIES_PCI_AGENTID(IdSel, Function);
 470                         HvRc = HvCallXm_connectBusUnit(Bus, SubBus,
 471                                         AgentId, Irq);
 472                         if (HvRc != 0) {
 473                                 pci_Log_Error("Connect Bus Unit",
 474                                               Bus, SubBus, AgentId, HvRc);
 475                                 continue;
 476                         }
 477
 478                         HvRc = HvCallPci_configLoad16(Bus, SubBus, AgentId,
 479                                                       PCI_VENDOR_ID, &VendorId);
 480                         if (HvRc != 0) {
 481                                 pci_Log_Error("Read Vendor",
 482                                               Bus, SubBus, AgentId, HvRc);
 483                                 continue;
 484                         }
 485                         printk("read vendor ID: %x\n", VendorId);
 486
 487                         /* FoundDevice: 0x18.28.10 = 0x12AE */
 488                         PPCDBG(PPCDBG_BUSWALK,
 489                                "PCI:- FoundDevice: 0x%02X.%02X.%02X = 0x%04X, irq %d\n",
 490                                Bus, SubBus, AgentId, VendorId, Irq);
 491                         HvRc = HvCallPci_configStore8(Bus, SubBus, AgentId,
 492                                                       PCI_INTERRUPT_LINE, Irq);
 493                         if (HvRc != 0)
 494                                 pci_Log_Error("PciCfgStore Irq Failed!",
 495                                               Bus, SubBus, AgentId, HvRc);
 496
 497                         ++DeviceCount;
 498                         node = build_device_node(Bus, SubBus, EADsIdSel, Function);
 499                         node->Irq = Irq;
 500                         node->LogicalSlot = BridgeInfo->logicalSlotNumber;
 501
 502                 } /* for (Function = 0; Function < 8; ++Function) */
 503         } /* for (IdSel = 1; IdSel <= MaxAgents; ++IdSel) */
 504         return HvRc;
 505 }
 506
 507 /*
 508  * I/0 Memory copy MUST use mmio commands on iSeries
 509  * To do; For performance, include the hv call directly
 510  */
 511 void iSeries_memset_io(volatile void __iomem *dest, char c, size_t Count)
 512 {
 513         u8 ByteValue = c;
 514         long NumberOfBytes = Count;
 515
 516         while (NumberOfBytes > 0) {
 517                 iSeries_Write_Byte(ByteValue, dest++);
 518                 -- NumberOfBytes;
 519         }
 520 }
 521 EXPORT_SYMBOL(iSeries_memset_io);
 522
 523 void iSeries_memcpy_toio(volatile void __iomem *dest, void *source, size_t count)
 524 {
 525         char *src = source;
 526         long NumberOfBytes = count;
 527
 528         while (NumberOfBytes > 0) {
 529                 iSeries_Write_Byte(*src++, dest++);
 530                 -- NumberOfBytes;
 531         }
 532 }
 533 EXPORT_SYMBOL(iSeries_memcpy_toio);
 534
 535 void iSeries_memcpy_fromio(void *dest, const volatile void __iomem *src, size_t count)
 536 {
 537         char *dst = dest;
 538         long NumberOfBytes = count;
 539
 540         while (NumberOfBytes > 0) {
 541                 *dst++ = iSeries_Read_Byte(src++);
 542                 -- NumberOfBytes;
 543         }
 544 }
 545 EXPORT_SYMBOL(iSeries_memcpy_fromio);
 546
 547 /*
 548  * Look down the chain to find the matching Device Device
 549  */
 550 static struct iSeries_Device_Node *find_Device_Node(int bus, int devfn)
 551 {
 552         struct list_head *pos;
 553
 554         list_for_each(pos, &iSeries_Global_Device_List) {
 555                 struct iSeries_Device_Node *node =
 556                         list_entry(pos, struct iSeries_Device_Node, Device_List);
 557
 558                 if ((bus == ISERIES_BUS(node)) && (devfn == node->DevFn))
 559                         return node;
 560         }
 561         return NULL;
 562 }
 563
 564 #if 0
 565 /*
 566  * Returns the device node for the passed pci_dev
 567  * Sanity Check Node PciDev to passed pci_dev
 568  * If none is found, returns a NULL which the client must handle.
 569  */
 570 static struct iSeries_Device_Node *get_Device_Node(struct pci_dev *pdev)
 571 {
 572         struct iSeries_Device_Node *node;
 573
 574         node = pdev->sysdata;
 575         if (node == NULL || node->PciDev != pdev)
 576                 node = find_Device_Node(pdev->bus->number, pdev->devfn);
 577         return node;
 578 }
 579 #endif
 580
 581 /*
 582  * Config space read and write functions.
 583  * For now at least, we look for the device node for the bus and devfn
 584  * that we are asked to access.  It may be possible to translate the devfn
 585  * to a subbus and deviceid more directly.
 586  */
 587 static u64 hv_cfg_read_func[4]  = {
 588         HvCallPciConfigLoad8, HvCallPciConfigLoad16,
 589         HvCallPciConfigLoad32, HvCallPciConfigLoad32
 590 };
 591
 592 static u64 hv_cfg_write_func[4] = {
 593         HvCallPciConfigStore8, HvCallPciConfigStore16,
 594         HvCallPciConfigStore32, HvCallPciConfigStore32
 595 };
 596
 597 /*
 598  * Read PCI config space
 599  */
 600 static int iSeries_pci_read_config(struct pci_bus *bus, unsigned int devfn,
 601                 int offset, int size, u32 *val)
 602 {
 603         struct iSeries_Device_Node *node = find_Device_Node(bus->number, devfn);
 604         u64 fn;
 605         struct HvCallPci_LoadReturn ret;
 606
 607         if (node == NULL)
 608                 return PCIBIOS_DEVICE_NOT_FOUND;
 609         if (offset > 255) {
 610                 *val = ~0;
 611                 return PCIBIOS_BAD_REGISTER_NUMBER;
 612         }
 613
 614         fn = hv_cfg_read_func[(size - 1) & 3];
 615         HvCall3Ret16(fn, &ret, node->DsaAddr.DsaAddr, offset, 0);
 616
 617         if (ret.rc != 0) {
 618                 *val = ~0;
 619                 return PCIBIOS_DEVICE_NOT_FOUND;        /* or something */
 620         }
 621
 622         *val = ret.value;
 623         return 0;
 624 }
 625
 626 /*
 627  * Write PCI config space
 628  */
 629
 630 static int iSeries_pci_write_config(struct pci_bus *bus, unsigned int devfn,
 631                 int offset, int size, u32 val)
 632 {
 633         struct iSeries_Device_Node *node = find_Device_Node(bus->number, devfn);
 634         u64 fn;
 635         u64 ret;
 636
 637         if (node == NULL)
 638                 return PCIBIOS_DEVICE_NOT_FOUND;
 639         if (offset > 255)
 640                 return PCIBIOS_BAD_REGISTER_NUMBER;
 641
 642         fn = hv_cfg_write_func[(size - 1) & 3];
 643         ret = HvCall4(fn, node->DsaAddr.DsaAddr, offset, val, 0);
 644
 645         if (ret != 0)
 646                 return PCIBIOS_DEVICE_NOT_FOUND;
 647
 648         return 0;
 649 }
 650
 651 static struct pci_ops iSeries_pci_ops = {
 652         .read = iSeries_pci_read_config,
 653         .write = iSeries_pci_write_config
 654 };
 655
 656 /*
 657  * Check Return Code
 658  * -> On Failure, print and log information.
 659  *    Increment Retry Count, if exceeds max, panic partition.
 660  *
 661  * PCI: Device 23.90 ReadL I/O Error( 0): 0x1234
 662  * PCI: Device 23.90 ReadL Retry( 1)
 663  * PCI: Device 23.90 ReadL Retry Successful(1)
 664  */
 665 static int CheckReturnCode(char *TextHdr, struct iSeries_Device_Node *DevNode,
 666                 int *retry, u64 ret)
 667 {
 668         if (ret != 0)  {
 669                 ++Pci_Error_Count;
 670                 (*retry)++;
 671                 printk("PCI: %s: Device 0x%04X:%02X  I/O Error(%2d): 0x%04X\n",
 672                                 TextHdr, DevNode->DsaAddr.Dsa.busNumber, DevNode->DevFn,
 673                                 *retry, (int)ret);
 674                 /*
 675                  * Bump the retry and check for retry count exceeded.
 676                  * If, Exceeded, panic the system.
 677                  */
 678                 if (((*retry) > Pci_Retry_Max) &&
 679                                 (Pci_Error_Flag > 0)) {
 680                         mf_display_src(0xB6000103);
 681                         panic_timeout = 0;
 682                         panic("PCI: Hardware I/O Error, SRC B6000103, "
 683                                         "Automatic Reboot Disabled.\n");
 684                 }
 685                 return -1;      /* Retry Try */
 686         }
 687         return 0;
 688 }
 689
 690 /*
 691  * Translate the I/O Address into a device node, bar, and bar offset.
 692  * Note: Make sure the passed variable end up on the stack to avoid
 693  * the exposure of being device global.
 694  */
 695 static inline struct iSeries_Device_Node *xlate_iomm_address(
 696                 const volatile void __iomem *IoAddress,
 697                 u64 *dsaptr, u64 *BarOffsetPtr)
 698 {
 699         unsigned long OrigIoAddr;
 700         unsigned long BaseIoAddr;
 701         unsigned long TableIndex;
 702         struct iSeries_Device_Node *DevNode;
 703
 704         OrigIoAddr = (unsigned long __force)IoAddress;
 705         if ((OrigIoAddr < BASE_IO_MEMORY) || (OrigIoAddr >= max_io_memory))
 706                 return NULL;
 707         BaseIoAddr = OrigIoAddr - BASE_IO_MEMORY;
 708         TableIndex = BaseIoAddr / IOMM_TABLE_ENTRY_SIZE;
 709         DevNode = iomm_table[TableIndex];
 710
 711         if (DevNode != NULL) {
 712                 int barnum = iobar_table[TableIndex];
 713                 *dsaptr = DevNode->DsaAddr.DsaAddr | (barnum << 24);
 714                 *BarOffsetPtr = BaseIoAddr % IOMM_TABLE_ENTRY_SIZE;
 715         } else
 716                 panic("PCI: Invalid PCI IoAddress detected!\n");
 717         return DevNode;
 718 }
 719
 720 /*
 721  * Read MM I/O Instructions for the iSeries
 722  * On MM I/O error, all ones are returned and iSeries_pci_IoError is cal
 723  * else, data is returned in big Endian format.
 724  *
 725  * iSeries_Read_Byte = Read Byte  ( 8 bit)
 726  * iSeries_Read_Word = Read Word  (16 bit)
 727  * iSeries_Read_Long = Read Long  (32 bit)
 728  */
 729 u8 iSeries_Read_Byte(const volatile void __iomem *IoAddress)
 730 {
 731         u64 BarOffset;
 732         u64 dsa;
 733         int retry = 0;
 734         struct HvCallPci_LoadReturn ret;
 735         struct iSeries_Device_Node *DevNode =
 736                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
 737
 738         if (DevNode == NULL) {
 739                 static unsigned long last_jiffies;
 740                 static int num_printed;
 741
 742                 if ((jiffies - last_jiffies) > 60 * HZ) {
 743                         last_jiffies = jiffies;
 744                         num_printed = 0;
 745                 }
 746                 if (num_printed++ < 10)
 747                         printk(KERN_ERR "iSeries_Read_Byte: invalid access at IO address %p\n", IoAddress);
 748                 return 0xff;
 749         }
 750         do {
 751                 ++Pci_Io_Read_Count;
 752                 HvCall3Ret16(HvCallPciBarLoad8, &ret, dsa, BarOffset, 0);
 753         } while (CheckReturnCode("RDB", DevNode, &retry, ret.rc) != 0);
 754
 755         return (u8)ret.value;
 756 }
 757 EXPORT_SYMBOL(iSeries_Read_Byte);
 758
 759 u16 iSeries_Read_Word(const volatile void __iomem *IoAddress)
 760 {
 761         u64 BarOffset;
 762         u64 dsa;
 763         int retry = 0;
 764         struct HvCallPci_LoadReturn ret;
 765         struct iSeries_Device_Node *DevNode =
 766                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
 767
 768         if (DevNode == NULL) {
 769                 static unsigned long last_jiffies;
 770                 static int num_printed;
 771
 772                 if ((jiffies - last_jiffies) > 60 * HZ) {
 773                         last_jiffies = jiffies;
 774                         num_printed = 0;
 775                 }
 776                 if (num_printed++ < 10)
 777                         printk(KERN_ERR "iSeries_Read_Word: invalid access at IO address %p\n", IoAddress);
 778                 return 0xffff;
 779         }
 780         do {
 781                 ++Pci_Io_Read_Count;
 782                 HvCall3Ret16(HvCallPciBarLoad16, &ret, dsa,
 783                                 BarOffset, 0);
 784         } while (CheckReturnCode("RDW", DevNode, &retry, ret.rc) != 0);
 785
 786         return swab16((u16)ret.value);
 787 }
 788 EXPORT_SYMBOL(iSeries_Read_Word);
 789
 790 u32 iSeries_Read_Long(const volatile void __iomem *IoAddress)
 791 {
 792         u64 BarOffset;
 793         u64 dsa;
 794         int retry = 0;
 795         struct HvCallPci_LoadReturn ret;
 796         struct iSeries_Device_Node *DevNode =
 797                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
 798
 799         if (DevNode == NULL) {
 800                 static unsigned long last_jiffies;
 801                 static int num_printed;
 802
 803                 if ((jiffies - last_jiffies) > 60 * HZ) {
 804                         last_jiffies = jiffies;
 805                         num_printed = 0;
 806                 }
 807                 if (num_printed++ < 10)
 808                         printk(KERN_ERR "iSeries_Read_Long: invalid access at IO address %p\n", IoAddress);
 809                 return 0xffffffff;
 810         }
 811         do {
 812                 ++Pci_Io_Read_Count;
 813                 HvCall3Ret16(HvCallPciBarLoad32, &ret, dsa,
 814                                 BarOffset, 0);
 815         } while (CheckReturnCode("RDL", DevNode, &retry, ret.rc) != 0);
 816
 817         return swab32((u32)ret.value);
 818 }
 819 EXPORT_SYMBOL(iSeries_Read_Long);
 820
 821 /*
 822  * Write MM I/O Instructions for the iSeries
 823  *
 824  * iSeries_Write_Byte = Write Byte (8 bit)
 825  * iSeries_Write_Word = Write Word(16 bit)
 826  * iSeries_Write_Long = Write Long(32 bit)
 827  */
 828 void iSeries_Write_Byte(u8 data, volatile void __iomem *IoAddress)
 829 {
 830         u64 BarOffset;
 831         u64 dsa;
 832         int retry = 0;
 833         u64 rc;
 834         struct iSeries_Device_Node *DevNode =
 835                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
 836
 837         if (DevNode == NULL) {
 838                 static unsigned long last_jiffies;
 839                 static int num_printed;
 840
 841                 if ((jiffies - last_jiffies) > 60 * HZ) {
 842                         last_jiffies = jiffies;
 843                         num_printed = 0;
 844                 }
 845                 if (num_printed++ < 10)
 846                         printk(KERN_ERR "iSeries_Write_Byte: invalid access at IO address %p\n", IoAddress);
 847                 return;
 848         }
 849         do {
 850                 ++Pci_Io_Write_Count;
 851                 rc = HvCall4(HvCallPciBarStore8, dsa, BarOffset, data, 0);
 852         } while (CheckReturnCode("WWB", DevNode, &retry, rc) != 0);
 853 }
 854 EXPORT_SYMBOL(iSeries_Write_Byte);
 855
 856 void iSeries_Write_Word(u16 data, volatile void __iomem *IoAddress)
 857 {
 858         u64 BarOffset;
 859         u64 dsa;
 860         int retry = 0;
 861         u64 rc;
 862         struct iSeries_Device_Node *DevNode =
 863                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
 864
 865         if (DevNode == NULL) {
 866                 static unsigned long last_jiffies;
 867                 static int num_printed;
 868
 869                 if ((jiffies - last_jiffies) > 60 * HZ) {
 870                         last_jiffies = jiffies;
 871                         num_printed = 0;
 872                 }
 873                 if (num_printed++ < 10)
 874                         printk(KERN_ERR "iSeries_Write_Word: invalid access at IO address %p\n", IoAddress);
 875                 return;
 876         }
 877         do {
 878                 ++Pci_Io_Write_Count;
 879                 rc = HvCall4(HvCallPciBarStore16, dsa, BarOffset, swab16(data), 0);
 880         } while (CheckReturnCode("WWW", DevNode, &retry, rc) != 0);
 881 }
 882 EXPORT_SYMBOL(iSeries_Write_Word);
 883
 884 void iSeries_Write_Long(u32 data, volatile void __iomem *IoAddress)
 885 {
 886         u64 BarOffset;
 887         u64 dsa;
 888         int retry = 0;
 889         u64 rc;
 890         struct iSeries_Device_Node *DevNode =
 891                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
 892
 893         if (DevNode == NULL) {
 894                 static unsigned long last_jiffies;
 895                 static int num_printed;
 896
 897                 if ((jiffies - last_jiffies) > 60 * HZ) {
 898                         last_jiffies = jiffies;
 899                         num_printed = 0;
 900                 }
 901                 if (num_printed++ < 10)
 902                         printk(KERN_ERR "iSeries_Write_Long: invalid access at IO address %p\n", IoAddress);
 903                 return;
 904         }
 905         do {
 906                 ++Pci_Io_Write_Count;
 907                 rc = HvCall4(HvCallPciBarStore32, dsa, BarOffset, swab32(data), 0);
 908         } while (CheckReturnCode("WWL", DevNode, &retry, rc) != 0);
 909 }
 910 EXPORT_SYMBOL(iSeries_Write_Long);