]> nv-tegra.nvidia Code Review - linux-2.6.git/blob - arch/ppc64/kernel/iSeries_pci.c
[PATCH] ppc64 iSeries: tidy up some includes and HvCall.h
[linux-2.6.git] / arch / ppc64 / kernel / iSeries_pci.c
1 /*
2  * iSeries_pci.c
3  *
4  * Copyright (C) 2001 Allan Trautman, IBM Corporation
5  *
6  * iSeries specific routines for PCI.
7  * 
8  * Based on code from pci.c and iSeries_pci.c 32bit
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License as published by
12  * the Free Software Foundation; either version 2 of the License, or
13  * (at your option) any later version.
14  * 
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  * 
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
23  */
24 #include <linux/kernel.h>
25 #include <linux/list.h> 
26 #include <linux/string.h>
27 #include <linux/init.h>
28 #include <linux/module.h>
29 #include <linux/ide.h>
30 #include <linux/pci.h>
31
32 #include <asm/io.h>
33 #include <asm/irq.h>
34 #include <asm/prom.h>
35 #include <asm/machdep.h>
36 #include <asm/pci-bridge.h>
37 #include <asm/ppcdebug.h>
38 #include <asm/iommu.h>
39
40 #include <asm/iSeries/HvCallPci.h>
41 #include <asm/iSeries/HvCallXm.h>
42 #include <asm/iSeries/iSeries_irq.h>
43 #include <asm/iSeries/iSeries_pci.h>
44 #include <asm/iSeries/mf.h>
45
46 #include "pci.h"
47
48 extern unsigned long io_page_mask;
49
50 /*
51  * Forward declares of prototypes. 
52  */
53 static struct iSeries_Device_Node *find_Device_Node(int bus, int devfn);
54 static void scan_PHB_slots(struct pci_controller *Phb);
55 static void scan_EADS_bridge(HvBusNumber Bus, HvSubBusNumber SubBus, int IdSel);
56 static int scan_bridge_slot(HvBusNumber Bus, struct HvCallPci_BridgeInfo *Info);
57
58 LIST_HEAD(iSeries_Global_Device_List);
59
60 static int DeviceCount;
61
62 /* Counters and control flags. */
63 static long Pci_Io_Read_Count;
64 static long Pci_Io_Write_Count;
65 #if 0
66 static long Pci_Cfg_Read_Count;
67 static long Pci_Cfg_Write_Count;
68 #endif
69 static long Pci_Error_Count;
70
71 static int Pci_Retry_Max = 3;   /* Only retry 3 times  */       
72 static int Pci_Error_Flag = 1;  /* Set Retry Error on. */
73
74 static struct pci_ops iSeries_pci_ops;
75
76 /*
77  * Table defines
78  * Each Entry size is 4 MB * 1024 Entries = 4GB I/O address space.
79  */
80 #define IOMM_TABLE_MAX_ENTRIES  1024
81 #define IOMM_TABLE_ENTRY_SIZE   0x0000000000400000UL
82 #define BASE_IO_MEMORY          0xE000000000000000UL
83
84 static unsigned long max_io_memory = 0xE000000000000000UL;
85 static long current_iomm_table_entry;
86
87 /*
88  * Lookup Tables.
89  */
90 static struct iSeries_Device_Node **iomm_table;
91 static u8 *iobar_table;
92
93 /*
94  * Static and Global variables
95  */
96 static char *pci_io_text = "iSeries PCI I/O";
97 static DEFINE_SPINLOCK(iomm_table_lock);
98
99 /*
100  * iomm_table_initialize
101  *
102  * Allocates and initalizes the Address Translation Table and Bar
103  * Tables to get them ready for use.  Must be called before any
104  * I/O space is handed out to the device BARs.
105  */
106 static void iomm_table_initialize(void)
107 {
108         spin_lock(&iomm_table_lock);
109         iomm_table = kmalloc(sizeof(*iomm_table) * IOMM_TABLE_MAX_ENTRIES,
110                         GFP_KERNEL);
111         iobar_table = kmalloc(sizeof(*iobar_table) * IOMM_TABLE_MAX_ENTRIES,
112                         GFP_KERNEL);
113         spin_unlock(&iomm_table_lock);
114         if ((iomm_table == NULL) || (iobar_table == NULL))
115                 panic("PCI: I/O tables allocation failed.\n");
116 }
117
118 /*
119  * iomm_table_allocate_entry
120  *
121  * Adds pci_dev entry in address translation table
122  *
123  * - Allocates the number of entries required in table base on BAR
124  *   size.
125  * - Allocates starting at BASE_IO_MEMORY and increases.
126  * - The size is round up to be a multiple of entry size.
127  * - CurrentIndex is incremented to keep track of the last entry.
128  * - Builds the resource entry for allocated BARs.
129  */
130 static void iomm_table_allocate_entry(struct pci_dev *dev, int bar_num)
131 {
132         struct resource *bar_res = &dev->resource[bar_num];
133         long bar_size = pci_resource_len(dev, bar_num);
134
135         /*
136          * No space to allocate, quick exit, skip Allocation.
137          */
138         if (bar_size == 0)
139                 return;
140         /*
141          * Set Resource values.
142          */
143         spin_lock(&iomm_table_lock);
144         bar_res->name = pci_io_text;
145         bar_res->start =
146                 IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry;
147         bar_res->start += BASE_IO_MEMORY;
148         bar_res->end = bar_res->start + bar_size - 1;
149         /*
150          * Allocate the number of table entries needed for BAR.
151          */
152         while (bar_size > 0 ) {
153                 iomm_table[current_iomm_table_entry] = dev->sysdata;
154                 iobar_table[current_iomm_table_entry] = bar_num;
155                 bar_size -= IOMM_TABLE_ENTRY_SIZE;
156                 ++current_iomm_table_entry;
157         }
158         max_io_memory = BASE_IO_MEMORY +
159                 (IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry);
160         spin_unlock(&iomm_table_lock);
161 }
162
163 /*
164  * allocate_device_bars
165  *
166  * - Allocates ALL pci_dev BAR's and updates the resources with the
167  *   BAR value.  BARS with zero length will have the resources
168  *   The HvCallPci_getBarParms is used to get the size of the BAR
169  *   space.  It calls iomm_table_allocate_entry to allocate
170  *   each entry.
171  * - Loops through The Bar resources(0 - 5) including the ROM
172  *   is resource(6).
173  */
174 static void allocate_device_bars(struct pci_dev *dev)
175 {
176         struct resource *bar_res;
177         int bar_num;
178
179         for (bar_num = 0; bar_num <= PCI_ROM_RESOURCE; ++bar_num) {
180                 bar_res = &dev->resource[bar_num];
181                 iomm_table_allocate_entry(dev, bar_num);
182         }
183 }
184
185 /*
186  * Log error information to system console.
187  * Filter out the device not there errors.
188  * PCI: EADs Connect Failed 0x18.58.10 Rc: 0x00xx
189  * PCI: Read Vendor Failed 0x18.58.10 Rc: 0x00xx
190  * PCI: Connect Bus Unit Failed 0x18.58.10 Rc: 0x00xx
191  */
192 static void pci_Log_Error(char *Error_Text, int Bus, int SubBus,
193                 int AgentId, int HvRc)
194 {
195         if (HvRc == 0x0302)
196                 return;
197         printk(KERN_ERR "PCI: %s Failed: 0x%02X.%02X.%02X Rc: 0x%04X",
198                Error_Text, Bus, SubBus, AgentId, HvRc);
199 }
200
201 /*
202  * build_device_node(u16 Bus, int SubBus, u8 DevFn)
203  */
204 static struct iSeries_Device_Node *build_device_node(HvBusNumber Bus,
205                 HvSubBusNumber SubBus, int AgentId, int Function)
206 {
207         struct iSeries_Device_Node *node;
208
209         PPCDBG(PPCDBG_BUSWALK,
210                         "-build_device_node 0x%02X.%02X.%02X Function: %02X\n",
211                         Bus, SubBus, AgentId, Function);
212
213         node = kmalloc(sizeof(struct iSeries_Device_Node), GFP_KERNEL);
214         if (node == NULL)
215                 return NULL;
216
217         memset(node, 0, sizeof(struct iSeries_Device_Node));
218         list_add_tail(&node->Device_List, &iSeries_Global_Device_List);
219 #if 0
220         node->DsaAddr = ((u64)Bus << 48) + ((u64)SubBus << 40) + ((u64)0x10 << 32);
221 #endif
222         node->DsaAddr.DsaAddr = 0;
223         node->DsaAddr.Dsa.busNumber = Bus;
224         node->DsaAddr.Dsa.subBusNumber = SubBus;
225         node->DsaAddr.Dsa.deviceId = 0x10;
226         node->AgentId = AgentId;
227         node->DevFn = PCI_DEVFN(ISERIES_ENCODE_DEVICE(AgentId), Function);
228         node->IoRetry = 0;
229         iSeries_Get_Location_Code(node);
230         return node;
231 }
232
233 /*
234  * unsigned long __init find_and_init_phbs(void)
235  *
236  * Description:
237  *   This function checks for all possible system PCI host bridges that connect
238  *   PCI buses.  The system hypervisor is queried as to the guest partition
239  *   ownership status.  A pci_controller is built for any bus which is partially
240  *   owned or fully owned by this guest partition.
241  */
242 unsigned long __init find_and_init_phbs(void)
243 {
244         struct pci_controller *phb;
245         HvBusNumber bus;
246
247         PPCDBG(PPCDBG_BUSWALK, "find_and_init_phbs Entry\n");
248
249         /* Check all possible buses. */
250         for (bus = 0; bus < 256; bus++) {
251                 int ret = HvCallXm_testBus(bus);
252                 if (ret == 0) {
253                         printk("bus %d appears to exist\n", bus);
254
255                         phb = (struct pci_controller *)kmalloc(sizeof(struct pci_controller), GFP_KERNEL);
256                         if (phb == NULL)
257                                 return -ENOMEM;
258                         pci_setup_pci_controller(phb);
259
260                         phb->pci_mem_offset = phb->local_number = bus;
261                         phb->first_busno = bus;
262                         phb->last_busno = bus;
263                         phb->ops = &iSeries_pci_ops;
264
265                         PPCDBG(PPCDBG_BUSWALK, "PCI:Create iSeries pci_controller(%p), Bus: %04X\n",
266                                         phb, bus);
267
268                         /* Find and connect the devices. */
269                         scan_PHB_slots(phb);
270                 }
271                 /*
272                  * Check for Unexpected Return code, a clue that something
273                  * has gone wrong.
274                  */
275                 else if (ret != 0x0301)
276                         printk(KERN_ERR "Unexpected Return on Probe(0x%04X): 0x%04X",
277                                bus, ret);
278         }
279         return 0;
280 }
281
282 /*
283  * iSeries_pcibios_init
284  *  
285  * Chance to initialize and structures or variable before PCI Bus walk.
286  */
287 void iSeries_pcibios_init(void)
288 {
289         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_init Entry.\n"); 
290         iomm_table_initialize();
291         find_and_init_phbs();
292         io_page_mask = -1;
293         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_init Exit.\n"); 
294 }
295
296 /*
297  * iSeries_pci_final_fixup(void)  
298  */
299 void __init iSeries_pci_final_fixup(void)
300 {
301         struct pci_dev *pdev = NULL;
302         struct iSeries_Device_Node *node;
303         char Buffer[256];
304         int DeviceCount = 0;
305
306         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_fixup Entry.\n"); 
307
308         /* Fix up at the device node and pci_dev relationship */
309         mf_display_src(0xC9000100);
310
311         printk("pcibios_final_fixup\n");
312         for_each_pci_dev(pdev) {
313                 node = find_Device_Node(pdev->bus->number, pdev->devfn);
314                 printk("pci dev %p (%x.%x), node %p\n", pdev,
315                        pdev->bus->number, pdev->devfn, node);
316
317                 if (node != NULL) {
318                         ++DeviceCount;
319                         pdev->sysdata = (void *)node;
320                         node->PciDev = pdev;
321                         PPCDBG(PPCDBG_BUSWALK,
322                                         "pdev 0x%p <==> DevNode 0x%p\n",
323                                         pdev, node);
324                         allocate_device_bars(pdev);
325                         iSeries_Device_Information(pdev, Buffer,
326                                         sizeof(Buffer));
327                         printk("%d. %s\n", DeviceCount, Buffer);
328                         iommu_devnode_init_iSeries(node);
329                 } else
330                         printk("PCI: Device Tree not found for 0x%016lX\n",
331                                         (unsigned long)pdev);
332                 pdev->irq = node->Irq;
333         }
334         iSeries_activate_IRQs();
335         mf_display_src(0xC9000200);
336 }
337
338 void pcibios_fixup_bus(struct pci_bus *PciBus)
339 {
340         PPCDBG(PPCDBG_BUSWALK, "iSeries_pcibios_fixup_bus(0x%04X) Entry.\n",
341                         PciBus->number); 
342 }
343
344 void pcibios_fixup_resources(struct pci_dev *pdev)
345 {
346         PPCDBG(PPCDBG_BUSWALK, "fixup_resources pdev %p\n", pdev);
347 }   
348
349 /*
350  * Loop through each node function to find usable EADs bridges.  
351  */
352 static void scan_PHB_slots(struct pci_controller *Phb)
353 {
354         struct HvCallPci_DeviceInfo *DevInfo;
355         HvBusNumber bus = Phb->local_number;    /* System Bus */        
356         const HvSubBusNumber SubBus = 0;        /* EADs is always 0. */
357         int HvRc = 0;
358         int IdSel;      
359         const int MaxAgents = 8;
360
361         DevInfo = (struct HvCallPci_DeviceInfo*)
362                 kmalloc(sizeof(struct HvCallPci_DeviceInfo), GFP_KERNEL);
363         if (DevInfo == NULL)
364                 return;
365
366         /*
367          * Probe for EADs Bridges      
368          */
369         for (IdSel = 1; IdSel < MaxAgents; ++IdSel) {
370                 HvRc = HvCallPci_getDeviceInfo(bus, SubBus, IdSel,
371                                 ISERIES_HV_ADDR(DevInfo),
372                                 sizeof(struct HvCallPci_DeviceInfo));
373                 if (HvRc == 0) {
374                         if (DevInfo->deviceType == HvCallPci_NodeDevice)
375                                 scan_EADS_bridge(bus, SubBus, IdSel);
376                         else
377                                 printk("PCI: Invalid System Configuration(0x%02X)"
378                                        " for bus 0x%02x id 0x%02x.\n",
379                                        DevInfo->deviceType, bus, IdSel);
380                 }
381                 else
382                         pci_Log_Error("getDeviceInfo", bus, SubBus, IdSel, HvRc);
383         }
384         kfree(DevInfo);
385 }
386
387 static void scan_EADS_bridge(HvBusNumber bus, HvSubBusNumber SubBus,
388                 int IdSel)
389 {
390         struct HvCallPci_BridgeInfo *BridgeInfo;
391         HvAgentId AgentId;
392         int Function;
393         int HvRc;
394
395         BridgeInfo = (struct HvCallPci_BridgeInfo *)
396                 kmalloc(sizeof(struct HvCallPci_BridgeInfo), GFP_KERNEL);
397         if (BridgeInfo == NULL)
398                 return;
399
400         /* Note: hvSubBus and irq is always be 0 at this level! */
401         for (Function = 0; Function < 8; ++Function) {
402                 AgentId = ISERIES_PCI_AGENTID(IdSel, Function);
403                 HvRc = HvCallXm_connectBusUnit(bus, SubBus, AgentId, 0);
404                 if (HvRc == 0) {
405                         printk("found device at bus %d idsel %d func %d (AgentId %x)\n",
406                                bus, IdSel, Function, AgentId);
407                         /*  Connect EADs: 0x18.00.12 = 0x00 */
408                         PPCDBG(PPCDBG_BUSWALK,
409                                         "PCI:Connect EADs: 0x%02X.%02X.%02X\n",
410                                         bus, SubBus, AgentId);
411                         HvRc = HvCallPci_getBusUnitInfo(bus, SubBus, AgentId,
412                                         ISERIES_HV_ADDR(BridgeInfo),
413                                         sizeof(struct HvCallPci_BridgeInfo));
414                         if (HvRc == 0) {
415                                 printk("bridge info: type %x subbus %x maxAgents %x maxsubbus %x logslot %x\n",
416                                         BridgeInfo->busUnitInfo.deviceType,
417                                         BridgeInfo->subBusNumber,
418                                         BridgeInfo->maxAgents,
419                                         BridgeInfo->maxSubBusNumber,
420                                         BridgeInfo->logicalSlotNumber);
421                                 PPCDBG(PPCDBG_BUSWALK,
422                                         "PCI: BridgeInfo, Type:0x%02X, SubBus:0x%02X, MaxAgents:0x%02X, MaxSubBus: 0x%02X, LSlot: 0x%02X\n",
423                                         BridgeInfo->busUnitInfo.deviceType,
424                                         BridgeInfo->subBusNumber,
425                                         BridgeInfo->maxAgents,
426                                         BridgeInfo->maxSubBusNumber,
427                                         BridgeInfo->logicalSlotNumber);
428
429                                 if (BridgeInfo->busUnitInfo.deviceType ==
430                                                 HvCallPci_BridgeDevice)  {
431                                         /* Scan_Bridge_Slot...: 0x18.00.12 */
432                                         scan_bridge_slot(bus, BridgeInfo);
433                                 } else
434                                         printk("PCI: Invalid Bridge Configuration(0x%02X)",
435                                                 BridgeInfo->busUnitInfo.deviceType);
436                         }
437                 } else if (HvRc != 0x000B)
438                         pci_Log_Error("EADs Connect",
439                                         bus, SubBus, AgentId, HvRc);
440         }
441         kfree(BridgeInfo);
442 }
443
444 /*
445  * This assumes that the node slot is always on the primary bus!
446  */
447 static int scan_bridge_slot(HvBusNumber Bus,
448                 struct HvCallPci_BridgeInfo *BridgeInfo)
449 {
450         struct iSeries_Device_Node *node;
451         HvSubBusNumber SubBus = BridgeInfo->subBusNumber;
452         u16 VendorId = 0;
453         int HvRc = 0;
454         u8 Irq = 0;
455         int IdSel = ISERIES_GET_DEVICE_FROM_SUBBUS(SubBus);
456         int Function = ISERIES_GET_FUNCTION_FROM_SUBBUS(SubBus);
457         HvAgentId EADsIdSel = ISERIES_PCI_AGENTID(IdSel, Function);
458
459         /* iSeries_allocate_IRQ.: 0x18.00.12(0xA3) */
460         Irq = iSeries_allocate_IRQ(Bus, 0, EADsIdSel);
461         PPCDBG(PPCDBG_BUSWALK,
462                 "PCI:- allocate and assign IRQ 0x%02X.%02X.%02X = 0x%02X\n",
463                 Bus, 0, EADsIdSel, Irq);
464
465         /*
466          * Connect all functions of any device found.  
467          */
468         for (IdSel = 1; IdSel <= BridgeInfo->maxAgents; ++IdSel) {
469                 for (Function = 0; Function < 8; ++Function) {
470                         HvAgentId AgentId = ISERIES_PCI_AGENTID(IdSel, Function);
471                         HvRc = HvCallXm_connectBusUnit(Bus, SubBus,
472                                         AgentId, Irq);
473                         if (HvRc != 0) {
474                                 pci_Log_Error("Connect Bus Unit",
475                                               Bus, SubBus, AgentId, HvRc);
476                                 continue;
477                         }
478
479                         HvRc = HvCallPci_configLoad16(Bus, SubBus, AgentId,
480                                                       PCI_VENDOR_ID, &VendorId);
481                         if (HvRc != 0) {
482                                 pci_Log_Error("Read Vendor",
483                                               Bus, SubBus, AgentId, HvRc);
484                                 continue;
485                         }
486                         printk("read vendor ID: %x\n", VendorId);
487
488                         /* FoundDevice: 0x18.28.10 = 0x12AE */
489                         PPCDBG(PPCDBG_BUSWALK,
490                                "PCI:- FoundDevice: 0x%02X.%02X.%02X = 0x%04X, irq %d\n",
491                                Bus, SubBus, AgentId, VendorId, Irq);
492                         HvRc = HvCallPci_configStore8(Bus, SubBus, AgentId,
493                                                       PCI_INTERRUPT_LINE, Irq);  
494                         if (HvRc != 0)
495                                 pci_Log_Error("PciCfgStore Irq Failed!",
496                                               Bus, SubBus, AgentId, HvRc);
497
498                         ++DeviceCount;
499                         node = build_device_node(Bus, SubBus, EADsIdSel, Function);
500                         node->Vendor = VendorId;
501                         node->Irq = Irq;
502                         node->LogicalSlot = BridgeInfo->logicalSlotNumber;
503
504                 } /* for (Function = 0; Function < 8; ++Function) */
505         } /* for (IdSel = 1; IdSel <= MaxAgents; ++IdSel) */
506         return HvRc;
507 }
508
509 /*
510  * I/0 Memory copy MUST use mmio commands on iSeries
511  * To do; For performance, include the hv call directly
512  */
513 void iSeries_memset_io(volatile void __iomem *dest, char c, size_t Count)
514 {
515         u8 ByteValue = c;
516         long NumberOfBytes = Count;
517
518         while (NumberOfBytes > 0) {
519                 iSeries_Write_Byte(ByteValue, dest++);
520                 -- NumberOfBytes;
521         }
522 }
523 EXPORT_SYMBOL(iSeries_memset_io);
524
525 void iSeries_memcpy_toio(volatile void __iomem *dest, void *source, size_t count)
526 {
527         char *src = source;
528         long NumberOfBytes = count;
529
530         while (NumberOfBytes > 0) {
531                 iSeries_Write_Byte(*src++, dest++);
532                 -- NumberOfBytes;
533         }
534 }
535 EXPORT_SYMBOL(iSeries_memcpy_toio);
536
537 void iSeries_memcpy_fromio(void *dest, const volatile void __iomem *src, size_t count)
538 {
539         char *dst = dest;
540         long NumberOfBytes = count;
541
542         while (NumberOfBytes > 0) {
543                 *dst++ = iSeries_Read_Byte(src++);
544                 -- NumberOfBytes;
545         }
546 }
547 EXPORT_SYMBOL(iSeries_memcpy_fromio);
548
549 /*
550  * Look down the chain to find the matching Device Device
551  */
552 static struct iSeries_Device_Node *find_Device_Node(int bus, int devfn)
553 {
554         struct list_head *pos;
555
556         list_for_each(pos, &iSeries_Global_Device_List) {
557                 struct iSeries_Device_Node *node =
558                         list_entry(pos, struct iSeries_Device_Node, Device_List);
559
560                 if ((bus == ISERIES_BUS(node)) && (devfn == node->DevFn))
561                         return node;
562         }
563         return NULL;
564 }
565
566 #if 0
567 /*
568  * Returns the device node for the passed pci_dev
569  * Sanity Check Node PciDev to passed pci_dev
570  * If none is found, returns a NULL which the client must handle.
571  */
572 static struct iSeries_Device_Node *get_Device_Node(struct pci_dev *pdev)
573 {
574         struct iSeries_Device_Node *node;
575
576         node = pdev->sysdata;
577         if (node == NULL || node->PciDev != pdev)
578                 node = find_Device_Node(pdev->bus->number, pdev->devfn);
579         return node;
580 }
581 #endif
582
583 /*
584  * Config space read and write functions.
585  * For now at least, we look for the device node for the bus and devfn
586  * that we are asked to access.  It may be possible to translate the devfn
587  * to a subbus and deviceid more directly.
588  */
589 static u64 hv_cfg_read_func[4]  = {
590         HvCallPciConfigLoad8, HvCallPciConfigLoad16,
591         HvCallPciConfigLoad32, HvCallPciConfigLoad32
592 };
593
594 static u64 hv_cfg_write_func[4] = {
595         HvCallPciConfigStore8, HvCallPciConfigStore16,
596         HvCallPciConfigStore32, HvCallPciConfigStore32
597 };
598
599 /*
600  * Read PCI config space
601  */
602 static int iSeries_pci_read_config(struct pci_bus *bus, unsigned int devfn,
603                 int offset, int size, u32 *val)
604 {
605         struct iSeries_Device_Node *node = find_Device_Node(bus->number, devfn);
606         u64 fn;
607         struct HvCallPci_LoadReturn ret;
608
609         if (node == NULL)
610                 return PCIBIOS_DEVICE_NOT_FOUND;
611         if (offset > 255) {
612                 *val = ~0;
613                 return PCIBIOS_BAD_REGISTER_NUMBER;
614         }
615
616         fn = hv_cfg_read_func[(size - 1) & 3];
617         HvCall3Ret16(fn, &ret, node->DsaAddr.DsaAddr, offset, 0);
618
619         if (ret.rc != 0) {
620                 *val = ~0;
621                 return PCIBIOS_DEVICE_NOT_FOUND;        /* or something */
622         }
623
624         *val = ret.value;
625         return 0;
626 }
627
628 /*
629  * Write PCI config space
630  */
631
632 static int iSeries_pci_write_config(struct pci_bus *bus, unsigned int devfn,
633                 int offset, int size, u32 val)
634 {
635         struct iSeries_Device_Node *node = find_Device_Node(bus->number, devfn);
636         u64 fn;
637         u64 ret;
638
639         if (node == NULL)
640                 return PCIBIOS_DEVICE_NOT_FOUND;
641         if (offset > 255)
642                 return PCIBIOS_BAD_REGISTER_NUMBER;
643
644         fn = hv_cfg_write_func[(size - 1) & 3];
645         ret = HvCall4(fn, node->DsaAddr.DsaAddr, offset, val, 0);
646
647         if (ret != 0)
648                 return PCIBIOS_DEVICE_NOT_FOUND;
649
650         return 0;
651 }
652
653 static struct pci_ops iSeries_pci_ops = {
654         .read = iSeries_pci_read_config,
655         .write = iSeries_pci_write_config
656 };
657
658 /*
659  * Check Return Code
660  * -> On Failure, print and log information.
661  *    Increment Retry Count, if exceeds max, panic partition.
662  * -> If in retry, print and log success 
663  *
664  * PCI: Device 23.90 ReadL I/O Error( 0): 0x1234
665  * PCI: Device 23.90 ReadL Retry( 1)
666  * PCI: Device 23.90 ReadL Retry Successful(1)
667  */
668 static int CheckReturnCode(char *TextHdr, struct iSeries_Device_Node *DevNode,
669                 u64 ret)
670 {
671         if (ret != 0)  {
672                 ++Pci_Error_Count;
673                 ++DevNode->IoRetry;
674                 printk("PCI: %s: Device 0x%04X:%02X  I/O Error(%2d): 0x%04X\n",
675                                 TextHdr, DevNode->DsaAddr.Dsa.busNumber, DevNode->DevFn,
676                                 DevNode->IoRetry, (int)ret);
677                 /*
678                  * Bump the retry and check for retry count exceeded.
679                  * If, Exceeded, panic the system.
680                  */
681                 if ((DevNode->IoRetry > Pci_Retry_Max) &&
682                                 (Pci_Error_Flag > 0)) {
683                         mf_display_src(0xB6000103);
684                         panic_timeout = 0; 
685                         panic("PCI: Hardware I/O Error, SRC B6000103, "
686                                         "Automatic Reboot Disabled.\n");
687                 }
688                 return -1;      /* Retry Try */
689         }
690         /* If retry was in progress, log success and rest retry count */
691         if (DevNode->IoRetry > 0)
692                 DevNode->IoRetry = 0;
693         return 0; 
694 }
695
696 /*
697  * Translate the I/O Address into a device node, bar, and bar offset.
698  * Note: Make sure the passed variable end up on the stack to avoid
699  * the exposure of being device global.
700  */
701 static inline struct iSeries_Device_Node *xlate_iomm_address(
702                 const volatile void __iomem *IoAddress,
703                 u64 *dsaptr, u64 *BarOffsetPtr)
704 {
705         unsigned long OrigIoAddr;
706         unsigned long BaseIoAddr;
707         unsigned long TableIndex;
708         struct iSeries_Device_Node *DevNode;
709
710         OrigIoAddr = (unsigned long __force)IoAddress;
711         if ((OrigIoAddr < BASE_IO_MEMORY) || (OrigIoAddr >= max_io_memory))
712                 return NULL;
713         BaseIoAddr = OrigIoAddr - BASE_IO_MEMORY;
714         TableIndex = BaseIoAddr / IOMM_TABLE_ENTRY_SIZE;
715         DevNode = iomm_table[TableIndex];
716
717         if (DevNode != NULL) {
718                 int barnum = iobar_table[TableIndex];
719                 *dsaptr = DevNode->DsaAddr.DsaAddr | (barnum << 24);
720                 *BarOffsetPtr = BaseIoAddr % IOMM_TABLE_ENTRY_SIZE;
721         } else
722                 panic("PCI: Invalid PCI IoAddress detected!\n");
723         return DevNode;
724 }
725
726 /*
727  * Read MM I/O Instructions for the iSeries
728  * On MM I/O error, all ones are returned and iSeries_pci_IoError is cal
729  * else, data is returned in big Endian format.
730  *
731  * iSeries_Read_Byte = Read Byte  ( 8 bit)
732  * iSeries_Read_Word = Read Word  (16 bit)
733  * iSeries_Read_Long = Read Long  (32 bit)
734  */
735 u8 iSeries_Read_Byte(const volatile void __iomem *IoAddress)
736 {
737         u64 BarOffset;
738         u64 dsa;
739         struct HvCallPci_LoadReturn ret;
740         struct iSeries_Device_Node *DevNode =
741                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
742
743         if (DevNode == NULL) {
744                 static unsigned long last_jiffies;
745                 static int num_printed;
746
747                 if ((jiffies - last_jiffies) > 60 * HZ) {
748                         last_jiffies = jiffies;
749                         num_printed = 0;
750                 }
751                 if (num_printed++ < 10)
752                         printk(KERN_ERR "iSeries_Read_Byte: invalid access at IO address %p\n", IoAddress);
753                 return 0xff;
754         }
755         do {
756                 ++Pci_Io_Read_Count;
757                 HvCall3Ret16(HvCallPciBarLoad8, &ret, dsa, BarOffset, 0);
758         } while (CheckReturnCode("RDB", DevNode, ret.rc) != 0);
759
760         return (u8)ret.value;
761 }
762 EXPORT_SYMBOL(iSeries_Read_Byte);
763
764 u16 iSeries_Read_Word(const volatile void __iomem *IoAddress)
765 {
766         u64 BarOffset;
767         u64 dsa;
768         struct HvCallPci_LoadReturn ret;
769         struct iSeries_Device_Node *DevNode =
770                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
771
772         if (DevNode == NULL) {
773                 static unsigned long last_jiffies;
774                 static int num_printed;
775
776                 if ((jiffies - last_jiffies) > 60 * HZ) {
777                         last_jiffies = jiffies;
778                         num_printed = 0;
779                 }
780                 if (num_printed++ < 10)
781                         printk(KERN_ERR "iSeries_Read_Word: invalid access at IO address %p\n", IoAddress);
782                 return 0xffff;
783         }
784         do {
785                 ++Pci_Io_Read_Count;
786                 HvCall3Ret16(HvCallPciBarLoad16, &ret, dsa,
787                                 BarOffset, 0);
788         } while (CheckReturnCode("RDW", DevNode, ret.rc) != 0);
789
790         return swab16((u16)ret.value);
791 }
792 EXPORT_SYMBOL(iSeries_Read_Word);
793
794 u32 iSeries_Read_Long(const volatile void __iomem *IoAddress)
795 {
796         u64 BarOffset;
797         u64 dsa;
798         struct HvCallPci_LoadReturn ret;
799         struct iSeries_Device_Node *DevNode =
800                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
801
802         if (DevNode == NULL) {
803                 static unsigned long last_jiffies;
804                 static int num_printed;
805
806                 if ((jiffies - last_jiffies) > 60 * HZ) {
807                         last_jiffies = jiffies;
808                         num_printed = 0;
809                 }
810                 if (num_printed++ < 10)
811                         printk(KERN_ERR "iSeries_Read_Long: invalid access at IO address %p\n", IoAddress);
812                 return 0xffffffff;
813         }
814         do {
815                 ++Pci_Io_Read_Count;
816                 HvCall3Ret16(HvCallPciBarLoad32, &ret, dsa,
817                                 BarOffset, 0);
818         } while (CheckReturnCode("RDL", DevNode, ret.rc) != 0);
819
820         return swab32((u32)ret.value);
821 }
822 EXPORT_SYMBOL(iSeries_Read_Long);
823
824 /*
825  * Write MM I/O Instructions for the iSeries
826  *
827  * iSeries_Write_Byte = Write Byte (8 bit)
828  * iSeries_Write_Word = Write Word(16 bit)
829  * iSeries_Write_Long = Write Long(32 bit)
830  */
831 void iSeries_Write_Byte(u8 data, volatile void __iomem *IoAddress)
832 {
833         u64 BarOffset;
834         u64 dsa;
835         u64 rc;
836         struct iSeries_Device_Node *DevNode =
837                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
838
839         if (DevNode == NULL) {
840                 static unsigned long last_jiffies;
841                 static int num_printed;
842
843                 if ((jiffies - last_jiffies) > 60 * HZ) {
844                         last_jiffies = jiffies;
845                         num_printed = 0;
846                 }
847                 if (num_printed++ < 10)
848                         printk(KERN_ERR "iSeries_Write_Byte: invalid access at IO address %p\n", IoAddress);
849                 return;
850         }
851         do {
852                 ++Pci_Io_Write_Count;
853                 rc = HvCall4(HvCallPciBarStore8, dsa, BarOffset, data, 0);
854         } while (CheckReturnCode("WWB", DevNode, rc) != 0);
855 }
856 EXPORT_SYMBOL(iSeries_Write_Byte);
857
858 void iSeries_Write_Word(u16 data, volatile void __iomem *IoAddress)
859 {
860         u64 BarOffset;
861         u64 dsa;
862         u64 rc;
863         struct iSeries_Device_Node *DevNode =
864                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
865
866         if (DevNode == NULL) {
867                 static unsigned long last_jiffies;
868                 static int num_printed;
869
870                 if ((jiffies - last_jiffies) > 60 * HZ) {
871                         last_jiffies = jiffies;
872                         num_printed = 0;
873                 }
874                 if (num_printed++ < 10)
875                         printk(KERN_ERR "iSeries_Write_Word: invalid access at IO address %p\n", IoAddress);
876                 return;
877         }
878         do {
879                 ++Pci_Io_Write_Count;
880                 rc = HvCall4(HvCallPciBarStore16, dsa, BarOffset, swab16(data), 0);
881         } while (CheckReturnCode("WWW", DevNode, rc) != 0);
882 }
883 EXPORT_SYMBOL(iSeries_Write_Word);
884
885 void iSeries_Write_Long(u32 data, volatile void __iomem *IoAddress)
886 {
887         u64 BarOffset;
888         u64 dsa;
889         u64 rc;
890         struct iSeries_Device_Node *DevNode =
891                 xlate_iomm_address(IoAddress, &dsa, &BarOffset);
892
893         if (DevNode == NULL) {
894                 static unsigned long last_jiffies;
895                 static int num_printed;
896
897                 if ((jiffies - last_jiffies) > 60 * HZ) {
898                         last_jiffies = jiffies;
899                         num_printed = 0;
900                 }
901                 if (num_printed++ < 10)
902                         printk(KERN_ERR "iSeries_Write_Long: invalid access at IO address %p\n", IoAddress);
903                 return;
904         }
905         do {
906                 ++Pci_Io_Write_Count;
907                 rc = HvCall4(HvCallPciBarStore32, dsa, BarOffset, swab32(data), 0);
908         } while (CheckReturnCode("WWL", DevNode, rc) != 0);
909 }
910 EXPORT_SYMBOL(iSeries_Write_Long);