[POWERPC] ppc32: Fix errata for 603 CPUs
[linux-2.6.git] / arch / ppc / syslib / m8xx_setup.c
1 /*
2  *  Copyright (C) 1995  Linus Torvalds
3  *  Adapted from 'alpha' version by Gary Thomas
4  *  Modified by Cort Dougan (cort@cs.nmt.edu)
5  *  Modified for MBX using prep/chrp/pmac functions by Dan (dmalek@jlc.net)
6  *  Further modified for generic 8xx by Dan.
7  */
8
9 /*
10  * bootup setup stuff..
11  */
12
13 #include <linux/errno.h>
14 #include <linux/sched.h>
15 #include <linux/kernel.h>
16 #include <linux/mm.h>
17 #include <linux/stddef.h>
18 #include <linux/unistd.h>
19 #include <linux/ptrace.h>
20 #include <linux/slab.h>
21 #include <linux/user.h>
22 #include <linux/a.out.h>
23 #include <linux/tty.h>
24 #include <linux/major.h>
25 #include <linux/interrupt.h>
26 #include <linux/reboot.h>
27 #include <linux/init.h>
28 #include <linux/initrd.h>
29 #include <linux/ioport.h>
30 #include <linux/bootmem.h>
31 #include <linux/seq_file.h>
32 #include <linux/root_dev.h>
33
34 #if defined(CONFIG_MTD) && defined(CONFIG_MTD_PHYSMAP)
35 #include <linux/mtd/partitions.h>
36 #include <linux/mtd/physmap.h>
37 #include <linux/mtd/mtd.h>
38 #include <linux/mtd/map.h>
39 #endif
40
41 #include <asm/mmu.h>
42 #include <asm/reg.h>
43 #include <asm/residual.h>
44 #include <asm/io.h>
45 #include <asm/pgtable.h>
46 #include <asm/mpc8xx.h>
47 #include <asm/8xx_immap.h>
48 #include <asm/machdep.h>
49 #include <asm/bootinfo.h>
50 #include <asm/time.h>
51 #include <asm/xmon.h>
52 #include <asm/ppc_sys.h>
53
54 #include "ppc8xx_pic.h"
55
56 #ifdef CONFIG_MTD_PHYSMAP
57 #define MPC8xxADS_BANK_WIDTH 4
58 #endif
59
60 #define MPC8xxADS_U_BOOT_SIZE          0x80000
61 #define MPC8xxADS_FREE_AREA_OFFSET     MPC8xxADS_U_BOOT_SIZE
62
63 #if defined(CONFIG_MTD_PARTITIONS)
64  /*
65    NOTE: bank width and interleave relative to the installed flash
66    should have been chosen within MTD_CFI_GEOMETRY options.
67  */
68 static struct mtd_partition mpc8xxads_partitions[] = {
69         {
70                 .name = "bootloader",
71                 .size = MPC8xxADS_U_BOOT_SIZE,
72                 .offset = 0,
73                 .mask_flags   = MTD_WRITEABLE,  /* force read-only */
74         }, {
75                 .name = "User FS",
76                 .offset = MPC8xxADS_FREE_AREA_OFFSET
77         }
78 };
79
80 #define mpc8xxads_part_num ARRAY_SIZE(mpc8xxads_partitions)
81
82 #endif
83
84 static int m8xx_set_rtc_time(unsigned long time);
85 static unsigned long m8xx_get_rtc_time(void);
86 void m8xx_calibrate_decr(void);
87
88 unsigned char __res[sizeof(bd_t)];
89
90 extern void m8xx_ide_init(void);
91
92 extern unsigned long find_available_memory(void);
93 extern void m8xx_cpm_reset(void);
94 extern void m8xx_wdt_handler_install(bd_t *bp);
95 extern void rpxfb_alloc_pages(void);
96 extern void cpm_interrupt_init(void);
97
98 void __attribute__ ((weak))
99 board_init(void)
100 {
101 }
102
103 void __init
104 m8xx_setup_arch(void)
105 {
106 #if defined(CONFIG_MTD) && defined(CONFIG_MTD_PHYSMAP)
107         bd_t *binfo = (bd_t *)__res;
108 #endif
109
110         /* Reset the Communication Processor Module.
111         */
112         m8xx_cpm_reset();
113
114 #ifdef CONFIG_FB_RPX
115         rpxfb_alloc_pages();
116 #endif
117
118 #ifdef notdef
119         ROOT_DEV = Root_HDA1; /* hda1 */
120 #endif
121
122 #ifdef CONFIG_BLK_DEV_INITRD
123 #if 0
124         ROOT_DEV = Root_FD0; /* floppy */
125         rd_prompt = 1;
126         rd_doload = 1;
127         rd_image_start = 0;
128 #endif
129 #if 0   /* XXX this may need to be updated for the new bootmem stuff,
130            or possibly just deleted (see set_phys_avail() in init.c).
131            - paulus. */
132         /* initrd_start and size are setup by boot/head.S and kernel/head.S */
133         if ( initrd_start )
134         {
135                 if (initrd_end > *memory_end_p)
136                 {
137                         printk("initrd extends beyond end of memory "
138                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
139                                initrd_end,*memory_end_p);
140                         initrd_start = 0;
141                 }
142         }
143 #endif
144 #endif
145
146         board_init();
147 }
148
149 void
150 abort(void)
151 {
152 #ifdef CONFIG_XMON
153         xmon(0);
154 #endif
155         machine_restart(NULL);
156
157         /* not reached */
158         for (;;);
159 }
160
161 /* A place holder for time base interrupts, if they are ever enabled. */
162 irqreturn_t timebase_interrupt(int irq, void * dev)
163 {
164         printk ("timebase_interrupt()\n");
165
166         return IRQ_HANDLED;
167 }
168
169 static struct irqaction tbint_irqaction = {
170         .handler = timebase_interrupt,
171         .mask = CPU_MASK_NONE,
172         .name = "tbint",
173 };
174
175 /* per-board overridable init_internal_rtc() function. */
176 void __init __attribute__ ((weak))
177 init_internal_rtc(void)
178 {
179         /* Disable the RTC one second and alarm interrupts. */
180         clrbits16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc, (RTCSC_SIE | RTCSC_ALE));
181
182         /* Enable the RTC */
183         setbits16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc, (RTCSC_RTF | RTCSC_RTE));
184
185 }
186
187 /* The decrementer counts at the system (internal) clock frequency divided by
188  * sixteen, or external oscillator divided by four.  We force the processor
189  * to use system clock divided by sixteen.
190  */
191 void __init m8xx_calibrate_decr(void)
192 {
193         bd_t    *binfo = (bd_t *)__res;
194         int freq, fp, divisor;
195
196         /* Unlock the SCCR. */
197         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrstk.cark_sccrk, ~KAPWR_KEY);
198         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrstk.cark_sccrk, KAPWR_KEY);
199
200         /* Force all 8xx processors to use divide by 16 processor clock. */
201         setbits32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_sccr, 0x02000000);
202         /* Processor frequency is MHz.
203          * The value 'fp' is the number of decrementer ticks per second.
204          */
205         fp = binfo->bi_intfreq / 16;
206         freq = fp*60;   /* try to make freq/1e6 an integer */
207         divisor = 60;
208         printk("Decrementer Frequency = %d/%d\n", freq, divisor);
209         tb_ticks_per_jiffy = freq / HZ / divisor;
210         tb_to_us = mulhwu_scale_factor(freq / divisor, 1000000);
211
212         /* Perform some more timer/timebase initialization.  This used
213          * to be done elsewhere, but other changes caused it to get
214          * called more than once....that is a bad thing.
215          *
216          * First, unlock all of the registers we are going to modify.
217          * To protect them from corruption during power down, registers
218          * that are maintained by keep alive power are "locked".  To
219          * modify these registers we have to write the key value to
220          * the key location associated with the register.
221          * Some boards power up with these unlocked, while others
222          * are locked.  Writing anything (including the unlock code?)
223          * to the unlocked registers will lock them again.  So, here
224          * we guarantee the registers are locked, then we unlock them
225          * for our use.
226          */
227         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbscrk, ~KAPWR_KEY);
228         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtcsck, ~KAPWR_KEY);
229         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbk, ~KAPWR_KEY);
230         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbscrk, KAPWR_KEY);
231         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtcsck, KAPWR_KEY);
232         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbk, KAPWR_KEY);
233
234         init_internal_rtc();
235
236         /* Enabling the decrementer also enables the timebase interrupts
237          * (or from the other point of view, to get decrementer interrupts
238          * we have to enable the timebase).  The decrementer interrupt
239          * is wired into the vector table, nothing to do here for that.
240          */
241         out_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_tbscr, (mk_int_int_mask(DEC_INTERRUPT) << 8) | (TBSCR_TBF | TBSCR_TBE));
242
243         if (setup_irq(DEC_INTERRUPT, &tbint_irqaction))
244                 panic("Could not allocate timer IRQ!");
245
246 #ifdef CONFIG_8xx_WDT
247         /* Install watchdog timer handler early because it might be
248          * already enabled by the bootloader
249          */
250         m8xx_wdt_handler_install(binfo);
251 #endif
252 }
253
254 /* The RTC on the MPC8xx is an internal register.
255  * We want to protect this during power down, so we need to unlock,
256  * modify, and re-lock.
257  */
258 static int
259 m8xx_set_rtc_time(unsigned long time)
260 {
261         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtck, KAPWR_KEY);
262         out_be32(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtc, time);
263         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtck, ~KAPWR_KEY);
264         return(0);
265 }
266
267 static unsigned long
268 m8xx_get_rtc_time(void)
269 {
270         /* Get time from the RTC. */
271         return (unsigned long) in_be32(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtc);
272 }
273
274 static void
275 m8xx_restart(char *cmd)
276 {
277         __volatile__ unsigned char dummy;
278
279         local_irq_disable();
280
281         setbits32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_plprcr, 0x00000080);
282         /* Clear the ME bit in MSR to cause checkstop on machine check
283         */
284         mtmsr(mfmsr() & ~0x1000);
285
286         dummy = in_8(&((immap_t *)IMAP_ADDR)->im_clkrst.res[0]);
287         printk("Restart failed\n");
288         while(1);
289 }
290
291 static void
292 m8xx_power_off(void)
293 {
294    m8xx_restart(NULL);
295 }
296
297 static void
298 m8xx_halt(void)
299 {
300    m8xx_restart(NULL);
301 }
302
303
304 static int
305 m8xx_show_percpuinfo(struct seq_file *m, int i)
306 {
307         bd_t    *bp;
308
309         bp = (bd_t *)__res;
310
311         seq_printf(m, "clock\t\t: %uMHz\n"
312                    "bus clock\t: %uMHz\n",
313                    bp->bi_intfreq / 1000000,
314                    bp->bi_busfreq / 1000000);
315
316         return 0;
317 }
318
319 #ifdef CONFIG_PCI
320 static struct irqaction mbx_i8259_irqaction = {
321         .handler = mbx_i8259_action,
322         .mask = CPU_MASK_NONE,
323         .name = "i8259 cascade",
324 };
325 #endif
326
327 /* Initialize the internal interrupt controller.  The number of
328  * interrupts supported can vary with the processor type, and the
329  * 82xx family can have up to 64.
330  * External interrupts can be either edge or level triggered, and
331  * need to be initialized by the appropriate driver.
332  */
333 static void __init
334 m8xx_init_IRQ(void)
335 {
336         int i;
337
338         for (i = SIU_IRQ_OFFSET ; i < SIU_IRQ_OFFSET + NR_SIU_INTS ; i++)
339                 irq_desc[i].chip = &ppc8xx_pic;
340
341         cpm_interrupt_init();
342
343 #if defined(CONFIG_PCI)
344         for (i = I8259_IRQ_OFFSET ; i < I8259_IRQ_OFFSET + NR_8259_INTS ; i++)
345                 irq_desc[i].chip = &i8259_pic;
346
347         i8259_pic_irq_offset = I8259_IRQ_OFFSET;
348         i8259_init(0);
349
350         /* The i8259 cascade interrupt must be level sensitive. */
351
352         clrbits32(&((immap_t *)IMAP_ADDR)->im_siu_conf.sc_siel, (0x80000000 >> ISA_BRIDGE_INT));
353         if (setup_irq(ISA_BRIDGE_INT, &mbx_i8259_irqaction))
354                 enable_irq(ISA_BRIDGE_INT);
355 #endif  /* CONFIG_PCI */
356 }
357
358 /* -------------------------------------------------------------------- */
359
360 /*
361  * This is a big hack right now, but it may turn into something real
362  * someday.
363  *
364  * For the 8xx boards (at this time anyway), there is nothing to initialize
365  * associated the PROM.  Rather than include all of the prom.c
366  * functions in the image just to get prom_init, all we really need right
367  * now is the initialization of the physical memory region.
368  */
369 static unsigned long __init
370 m8xx_find_end_of_memory(void)
371 {
372         bd_t    *binfo;
373         extern unsigned char __res[];
374
375         binfo = (bd_t *)__res;
376
377         return binfo->bi_memsize;
378 }
379
380 /*
381  * Now map in some of the I/O space that is generically needed
382  * or shared with multiple devices.
383  * All of this fits into the same 4Mbyte region, so it only
384  * requires one page table page.  (or at least it used to  -- paulus)
385  */
386 static void __init
387 m8xx_map_io(void)
388 {
389         io_block_mapping(IMAP_ADDR, IMAP_ADDR, IMAP_SIZE, _PAGE_IO);
390 #ifdef CONFIG_MBX
391         io_block_mapping(NVRAM_ADDR, NVRAM_ADDR, NVRAM_SIZE, _PAGE_IO);
392         io_block_mapping(MBX_CSR_ADDR, MBX_CSR_ADDR, MBX_CSR_SIZE, _PAGE_IO);
393         io_block_mapping(PCI_CSR_ADDR, PCI_CSR_ADDR, PCI_CSR_SIZE, _PAGE_IO);
394
395         /* Map some of the PCI/ISA I/O space to get the IDE interface.
396         */
397         io_block_mapping(PCI_ISA_IO_ADDR, PCI_ISA_IO_ADDR, 0x4000, _PAGE_IO);
398         io_block_mapping(PCI_IDE_ADDR, PCI_IDE_ADDR, 0x4000, _PAGE_IO);
399 #endif
400 #if defined(CONFIG_RPXLITE) || defined(CONFIG_RPXCLASSIC)
401         io_block_mapping(RPX_CSR_ADDR, RPX_CSR_ADDR, RPX_CSR_SIZE, _PAGE_IO);
402 #if !defined(CONFIG_PCI)
403         io_block_mapping(_IO_BASE,_IO_BASE,_IO_BASE_SIZE, _PAGE_IO);
404 #endif
405 #endif
406 #if defined(CONFIG_RPXTOUCH) || defined(CONFIG_FB_RPX)
407         io_block_mapping(HIOX_CSR_ADDR, HIOX_CSR_ADDR, HIOX_CSR_SIZE, _PAGE_IO);
408 #endif
409 #ifdef CONFIG_FADS
410         io_block_mapping(BCSR_ADDR, BCSR_ADDR, BCSR_SIZE, _PAGE_IO);
411 #endif
412 #ifdef CONFIG_PCI
413         io_block_mapping(PCI_CSR_ADDR, PCI_CSR_ADDR, PCI_CSR_SIZE, _PAGE_IO);
414 #endif
415 #if defined(CONFIG_NETTA)
416         io_block_mapping(_IO_BASE,_IO_BASE,_IO_BASE_SIZE, _PAGE_IO);
417 #endif
418 }
419
420 void __init
421 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
422                 unsigned long r6, unsigned long r7)
423 {
424         parse_bootinfo(find_bootinfo());
425
426         if ( r3 )
427                 memcpy( (void *)__res,(void *)(r3+KERNELBASE), sizeof(bd_t) );
428
429 #ifdef CONFIG_PCI
430         m8xx_setup_pci_ptrs();
431 #endif
432
433 #ifdef CONFIG_BLK_DEV_INITRD
434         /* take care of initrd if we have one */
435         if ( r4 )
436         {
437                 initrd_start = r4 + KERNELBASE;
438                 initrd_end = r5 + KERNELBASE;
439         }
440 #endif /* CONFIG_BLK_DEV_INITRD */
441         /* take care of cmd line */
442         if ( r6 )
443         {
444                 *(char *)(r7+KERNELBASE) = 0;
445                 strcpy(cmd_line, (char *)(r6+KERNELBASE));
446         }
447
448         identify_ppc_sys_by_name(BOARD_CHIP_NAME);
449
450         ppc_md.setup_arch               = m8xx_setup_arch;
451         ppc_md.show_percpuinfo          = m8xx_show_percpuinfo;
452         ppc_md.init_IRQ                 = m8xx_init_IRQ;
453         ppc_md.get_irq                  = m8xx_get_irq;
454         ppc_md.init                     = NULL;
455
456         ppc_md.restart                  = m8xx_restart;
457         ppc_md.power_off                = m8xx_power_off;
458         ppc_md.halt                     = m8xx_halt;
459
460         ppc_md.time_init                = NULL;
461         ppc_md.set_rtc_time             = m8xx_set_rtc_time;
462         ppc_md.get_rtc_time             = m8xx_get_rtc_time;
463         ppc_md.calibrate_decr           = m8xx_calibrate_decr;
464
465         ppc_md.find_end_of_memory       = m8xx_find_end_of_memory;
466         ppc_md.setup_io_mappings        = m8xx_map_io;
467
468 #if defined(CONFIG_BLK_DEV_MPC8xx_IDE)
469         m8xx_ide_init();
470 #endif
471 }