[POWERPC] macintosh/windfarm: Fix platform driver hotplug/coldplug
[linux-2.6.git] / arch / ppc / syslib / m8xx_setup.c
1 /*
2  *  Copyright (C) 1995  Linus Torvalds
3  *  Adapted from 'alpha' version by Gary Thomas
4  *  Modified by Cort Dougan (cort@cs.nmt.edu)
5  *  Modified for MBX using prep/chrp/pmac functions by Dan (dmalek@jlc.net)
6  *  Further modified for generic 8xx by Dan.
7  */
8
9 /*
10  * bootup setup stuff..
11  */
12
13 #include <linux/errno.h>
14 #include <linux/sched.h>
15 #include <linux/kernel.h>
16 #include <linux/mm.h>
17 #include <linux/stddef.h>
18 #include <linux/unistd.h>
19 #include <linux/ptrace.h>
20 #include <linux/slab.h>
21 #include <linux/user.h>
22 #include <linux/a.out.h>
23 #include <linux/tty.h>
24 #include <linux/major.h>
25 #include <linux/interrupt.h>
26 #include <linux/reboot.h>
27 #include <linux/init.h>
28 #include <linux/initrd.h>
29 #include <linux/ioport.h>
30 #include <linux/bootmem.h>
31 #include <linux/seq_file.h>
32 #include <linux/root_dev.h>
33
34 #if defined(CONFIG_MTD) && defined(CONFIG_MTD_PHYSMAP)
35 #include <linux/mtd/partitions.h>
36 #include <linux/mtd/physmap.h>
37 #include <linux/mtd/mtd.h>
38 #include <linux/mtd/map.h>
39 #endif
40
41 #include <asm/mmu.h>
42 #include <asm/reg.h>
43 #include <asm/residual.h>
44 #include <asm/io.h>
45 #include <asm/pgtable.h>
46 #include <asm/mpc8xx.h>
47 #include <asm/8xx_immap.h>
48 #include <asm/machdep.h>
49 #include <asm/bootinfo.h>
50 #include <asm/time.h>
51 #include <asm/xmon.h>
52 #include <asm/ppc_sys.h>
53
54 #include "ppc8xx_pic.h"
55
56 #ifdef CONFIG_MTD_PHYSMAP
57 #define MPC8xxADS_BANK_WIDTH 4
58 #endif
59
60 #define MPC8xxADS_U_BOOT_SIZE          0x80000
61 #define MPC8xxADS_FREE_AREA_OFFSET     MPC8xxADS_U_BOOT_SIZE
62
63 #if defined(CONFIG_MTD_PARTITIONS)
64  /*
65    NOTE: bank width and interleave relative to the installed flash
66    should have been chosen within MTD_CFI_GEOMETRY options.
67  */
68 static struct mtd_partition mpc8xxads_partitions[] = {
69         {
70                 .name = "bootloader",
71                 .size = MPC8xxADS_U_BOOT_SIZE,
72                 .offset = 0,
73                 .mask_flags   = MTD_WRITEABLE,  /* force read-only */
74         }, {
75                 .name = "User FS",
76                 .offset = MPC8xxADS_FREE_AREA_OFFSET
77         }
78 };
79
80 #define mpc8xxads_part_num ARRAY_SIZE(mpc8xxads_partitions)
81
82 #endif
83
84 static int m8xx_set_rtc_time(unsigned long time);
85 static unsigned long m8xx_get_rtc_time(void);
86 void m8xx_calibrate_decr(void);
87
88 unsigned char __res[sizeof(bd_t)];
89
90 extern unsigned long find_available_memory(void);
91 extern void m8xx_cpm_reset(void);
92 extern void m8xx_wdt_handler_install(bd_t *bp);
93 extern void rpxfb_alloc_pages(void);
94 extern void cpm_interrupt_init(void);
95
96 void __attribute__ ((weak))
97 board_init(void)
98 {
99 }
100
101 void __init
102 m8xx_setup_arch(void)
103 {
104 #if defined(CONFIG_MTD) && defined(CONFIG_MTD_PHYSMAP)
105         bd_t *binfo = (bd_t *)__res;
106 #endif
107
108         /* Reset the Communication Processor Module.
109         */
110         m8xx_cpm_reset();
111
112 #ifdef CONFIG_FB_RPX
113         rpxfb_alloc_pages();
114 #endif
115
116 #ifdef notdef
117         ROOT_DEV = Root_HDA1; /* hda1 */
118 #endif
119
120 #ifdef CONFIG_BLK_DEV_INITRD
121 #if 0
122         ROOT_DEV = Root_FD0; /* floppy */
123         rd_prompt = 1;
124         rd_doload = 1;
125         rd_image_start = 0;
126 #endif
127 #if 0   /* XXX this may need to be updated for the new bootmem stuff,
128            or possibly just deleted (see set_phys_avail() in init.c).
129            - paulus. */
130         /* initrd_start and size are setup by boot/head.S and kernel/head.S */
131         if ( initrd_start )
132         {
133                 if (initrd_end > *memory_end_p)
134                 {
135                         printk("initrd extends beyond end of memory "
136                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
137                                initrd_end,*memory_end_p);
138                         initrd_start = 0;
139                 }
140         }
141 #endif
142 #endif
143
144 #if defined (CONFIG_MPC86XADS) || defined (CONFIG_MPC885ADS)
145 #if defined(CONFIG_MTD_PHYSMAP)
146        physmap_configure(binfo->bi_flashstart, binfo->bi_flashsize,
147                                                MPC8xxADS_BANK_WIDTH, NULL);
148 #ifdef CONFIG_MTD_PARTITIONS
149        physmap_set_partitions(mpc8xxads_partitions, mpc8xxads_part_num);
150 #endif /* CONFIG_MTD_PARTITIONS */
151 #endif /* CONFIG_MTD_PHYSMAP */
152 #endif
153
154         board_init();
155 }
156
157 void
158 abort(void)
159 {
160 #ifdef CONFIG_XMON
161         xmon(0);
162 #endif
163         machine_restart(NULL);
164
165         /* not reached */
166         for (;;);
167 }
168
169 /* A place holder for time base interrupts, if they are ever enabled. */
170 irqreturn_t timebase_interrupt(int irq, void * dev)
171 {
172         printk ("timebase_interrupt()\n");
173
174         return IRQ_HANDLED;
175 }
176
177 static struct irqaction tbint_irqaction = {
178         .handler = timebase_interrupt,
179         .mask = CPU_MASK_NONE,
180         .name = "tbint",
181 };
182
183 /* per-board overridable init_internal_rtc() function. */
184 void __init __attribute__ ((weak))
185 init_internal_rtc(void)
186 {
187         /* Disable the RTC one second and alarm interrupts. */
188         clrbits16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc, (RTCSC_SIE | RTCSC_ALE));
189
190         /* Enable the RTC */
191         setbits16(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtcsc, (RTCSC_RTF | RTCSC_RTE));
192
193 }
194
195 /* The decrementer counts at the system (internal) clock frequency divided by
196  * sixteen, or external oscillator divided by four.  We force the processor
197  * to use system clock divided by sixteen.
198  */
199 void __init m8xx_calibrate_decr(void)
200 {
201         bd_t    *binfo = (bd_t *)__res;
202         int freq, fp, divisor;
203
204         /* Unlock the SCCR. */
205         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrstk.cark_sccrk, ~KAPWR_KEY);
206         out_be32(&((immap_t *)IMAP_ADDR)->im_clkrstk.cark_sccrk, KAPWR_KEY);
207
208         /* Force all 8xx processors to use divide by 16 processor clock. */
209         setbits32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_sccr, 0x02000000);
210         /* Processor frequency is MHz.
211          * The value 'fp' is the number of decrementer ticks per second.
212          */
213         fp = binfo->bi_intfreq / 16;
214         freq = fp*60;   /* try to make freq/1e6 an integer */
215         divisor = 60;
216         printk("Decrementer Frequency = %d/%d\n", freq, divisor);
217         tb_ticks_per_jiffy = freq / HZ / divisor;
218         tb_to_us = mulhwu_scale_factor(freq / divisor, 1000000);
219
220         /* Perform some more timer/timebase initialization.  This used
221          * to be done elsewhere, but other changes caused it to get
222          * called more than once....that is a bad thing.
223          *
224          * First, unlock all of the registers we are going to modify.
225          * To protect them from corruption during power down, registers
226          * that are maintained by keep alive power are "locked".  To
227          * modify these registers we have to write the key value to
228          * the key location associated with the register.
229          * Some boards power up with these unlocked, while others
230          * are locked.  Writing anything (including the unlock code?)
231          * to the unlocked registers will lock them again.  So, here
232          * we guarantee the registers are locked, then we unlock them
233          * for our use.
234          */
235         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbscrk, ~KAPWR_KEY);
236         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtcsck, ~KAPWR_KEY);
237         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbk, ~KAPWR_KEY);
238         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbscrk, KAPWR_KEY);
239         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtcsck, KAPWR_KEY);
240         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_tbk, KAPWR_KEY);
241
242         init_internal_rtc();
243
244         /* Enabling the decrementer also enables the timebase interrupts
245          * (or from the other point of view, to get decrementer interrupts
246          * we have to enable the timebase).  The decrementer interrupt
247          * is wired into the vector table, nothing to do here for that.
248          */
249         out_be16(&((immap_t *)IMAP_ADDR)->im_sit.sit_tbscr, (mk_int_int_mask(DEC_INTERRUPT) << 8) | (TBSCR_TBF | TBSCR_TBE));
250
251         if (setup_irq(DEC_INTERRUPT, &tbint_irqaction))
252                 panic("Could not allocate timer IRQ!");
253
254 #ifdef CONFIG_8xx_WDT
255         /* Install watchdog timer handler early because it might be
256          * already enabled by the bootloader
257          */
258         m8xx_wdt_handler_install(binfo);
259 #endif
260 }
261
262 /* The RTC on the MPC8xx is an internal register.
263  * We want to protect this during power down, so we need to unlock,
264  * modify, and re-lock.
265  */
266 static int
267 m8xx_set_rtc_time(unsigned long time)
268 {
269         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtck, KAPWR_KEY);
270         out_be32(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtc, time);
271         out_be32(&((immap_t *)IMAP_ADDR)->im_sitk.sitk_rtck, ~KAPWR_KEY);
272         return(0);
273 }
274
275 static unsigned long
276 m8xx_get_rtc_time(void)
277 {
278         /* Get time from the RTC. */
279         return (unsigned long) in_be32(&((immap_t *)IMAP_ADDR)->im_sit.sit_rtc);
280 }
281
282 static void
283 m8xx_restart(char *cmd)
284 {
285         __volatile__ unsigned char dummy;
286
287         local_irq_disable();
288
289         setbits32(&((immap_t *)IMAP_ADDR)->im_clkrst.car_plprcr, 0x00000080);
290         /* Clear the ME bit in MSR to cause checkstop on machine check
291         */
292         mtmsr(mfmsr() & ~0x1000);
293
294         dummy = in_8(&((immap_t *)IMAP_ADDR)->im_clkrst.res[0]);
295         printk("Restart failed\n");
296         while(1);
297 }
298
299 static void
300 m8xx_power_off(void)
301 {
302    m8xx_restart(NULL);
303 }
304
305 static void
306 m8xx_halt(void)
307 {
308    m8xx_restart(NULL);
309 }
310
311
312 static int
313 m8xx_show_percpuinfo(struct seq_file *m, int i)
314 {
315         bd_t    *bp;
316
317         bp = (bd_t *)__res;
318
319         seq_printf(m, "clock\t\t: %uMHz\n"
320                    "bus clock\t: %uMHz\n",
321                    bp->bi_intfreq / 1000000,
322                    bp->bi_busfreq / 1000000);
323
324         return 0;
325 }
326
327 #ifdef CONFIG_PCI
328 static struct irqaction mbx_i8259_irqaction = {
329         .handler = mbx_i8259_action,
330         .mask = CPU_MASK_NONE,
331         .name = "i8259 cascade",
332 };
333 #endif
334
335 /* Initialize the internal interrupt controller.  The number of
336  * interrupts supported can vary with the processor type, and the
337  * 82xx family can have up to 64.
338  * External interrupts can be either edge or level triggered, and
339  * need to be initialized by the appropriate driver.
340  */
341 static void __init
342 m8xx_init_IRQ(void)
343 {
344         int i;
345
346         for (i = SIU_IRQ_OFFSET ; i < SIU_IRQ_OFFSET + NR_SIU_INTS ; i++)
347                 irq_desc[i].chip = &ppc8xx_pic;
348
349         cpm_interrupt_init();
350
351 #if defined(CONFIG_PCI)
352         for (i = I8259_IRQ_OFFSET ; i < I8259_IRQ_OFFSET + NR_8259_INTS ; i++)
353                 irq_desc[i].chip = &i8259_pic;
354
355         i8259_pic_irq_offset = I8259_IRQ_OFFSET;
356         i8259_init(0);
357
358         /* The i8259 cascade interrupt must be level sensitive. */
359
360         clrbits32(&((immap_t *)IMAP_ADDR)->im_siu_conf.sc_siel, (0x80000000 >> ISA_BRIDGE_INT));
361         if (setup_irq(ISA_BRIDGE_INT, &mbx_i8259_irqaction))
362                 enable_irq(ISA_BRIDGE_INT);
363 #endif  /* CONFIG_PCI */
364 }
365
366 /* -------------------------------------------------------------------- */
367
368 /*
369  * This is a big hack right now, but it may turn into something real
370  * someday.
371  *
372  * For the 8xx boards (at this time anyway), there is nothing to initialize
373  * associated the PROM.  Rather than include all of the prom.c
374  * functions in the image just to get prom_init, all we really need right
375  * now is the initialization of the physical memory region.
376  */
377 static unsigned long __init
378 m8xx_find_end_of_memory(void)
379 {
380         bd_t    *binfo;
381         extern unsigned char __res[];
382
383         binfo = (bd_t *)__res;
384
385         return binfo->bi_memsize;
386 }
387
388 /*
389  * Now map in some of the I/O space that is generically needed
390  * or shared with multiple devices.
391  * All of this fits into the same 4Mbyte region, so it only
392  * requires one page table page.  (or at least it used to  -- paulus)
393  */
394 static void __init
395 m8xx_map_io(void)
396 {
397         io_block_mapping(IMAP_ADDR, IMAP_ADDR, IMAP_SIZE, _PAGE_IO);
398 #ifdef CONFIG_MBX
399         io_block_mapping(NVRAM_ADDR, NVRAM_ADDR, NVRAM_SIZE, _PAGE_IO);
400         io_block_mapping(MBX_CSR_ADDR, MBX_CSR_ADDR, MBX_CSR_SIZE, _PAGE_IO);
401         io_block_mapping(PCI_CSR_ADDR, PCI_CSR_ADDR, PCI_CSR_SIZE, _PAGE_IO);
402
403         /* Map some of the PCI/ISA I/O space to get the IDE interface.
404         */
405         io_block_mapping(PCI_ISA_IO_ADDR, PCI_ISA_IO_ADDR, 0x4000, _PAGE_IO);
406         io_block_mapping(PCI_IDE_ADDR, PCI_IDE_ADDR, 0x4000, _PAGE_IO);
407 #endif
408 #if defined(CONFIG_RPXLITE) || defined(CONFIG_RPXCLASSIC)
409         io_block_mapping(RPX_CSR_ADDR, RPX_CSR_ADDR, RPX_CSR_SIZE, _PAGE_IO);
410 #if !defined(CONFIG_PCI)
411         io_block_mapping(_IO_BASE,_IO_BASE,_IO_BASE_SIZE, _PAGE_IO);
412 #endif
413 #endif
414 #if defined(CONFIG_RPXTOUCH) || defined(CONFIG_FB_RPX)
415         io_block_mapping(HIOX_CSR_ADDR, HIOX_CSR_ADDR, HIOX_CSR_SIZE, _PAGE_IO);
416 #endif
417 #ifdef CONFIG_FADS
418         io_block_mapping(BCSR_ADDR, BCSR_ADDR, BCSR_SIZE, _PAGE_IO);
419 #endif
420 #ifdef CONFIG_PCI
421         io_block_mapping(PCI_CSR_ADDR, PCI_CSR_ADDR, PCI_CSR_SIZE, _PAGE_IO);
422 #endif
423 #if defined(CONFIG_NETTA)
424         io_block_mapping(_IO_BASE,_IO_BASE,_IO_BASE_SIZE, _PAGE_IO);
425 #endif
426 }
427
428 void __init
429 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
430                 unsigned long r6, unsigned long r7)
431 {
432         parse_bootinfo(find_bootinfo());
433
434         if ( r3 )
435                 memcpy( (void *)__res,(void *)(r3+KERNELBASE), sizeof(bd_t) );
436
437 #ifdef CONFIG_PCI
438         m8xx_setup_pci_ptrs();
439 #endif
440
441 #ifdef CONFIG_BLK_DEV_INITRD
442         /* take care of initrd if we have one */
443         if ( r4 )
444         {
445                 initrd_start = r4 + KERNELBASE;
446                 initrd_end = r5 + KERNELBASE;
447         }
448 #endif /* CONFIG_BLK_DEV_INITRD */
449         /* take care of cmd line */
450         if ( r6 )
451         {
452                 *(char *)(r7+KERNELBASE) = 0;
453                 strcpy(cmd_line, (char *)(r6+KERNELBASE));
454         }
455
456         identify_ppc_sys_by_name(BOARD_CHIP_NAME);
457
458         ppc_md.setup_arch               = m8xx_setup_arch;
459         ppc_md.show_percpuinfo          = m8xx_show_percpuinfo;
460         ppc_md.init_IRQ                 = m8xx_init_IRQ;
461         ppc_md.get_irq                  = m8xx_get_irq;
462         ppc_md.init                     = NULL;
463
464         ppc_md.restart                  = m8xx_restart;
465         ppc_md.power_off                = m8xx_power_off;
466         ppc_md.halt                     = m8xx_halt;
467
468         ppc_md.time_init                = NULL;
469         ppc_md.set_rtc_time             = m8xx_set_rtc_time;
470         ppc_md.get_rtc_time             = m8xx_get_rtc_time;
471         ppc_md.calibrate_decr           = m8xx_calibrate_decr;
472
473         ppc_md.find_end_of_memory       = m8xx_find_end_of_memory;
474         ppc_md.setup_io_mappings        = m8xx_map_io;
475 }