[PATCH] RapidIO support: ppc32
[linux-2.6.git] / arch / ppc / platforms / 85xx / sbc85xx.c
1 /*
2  * arch/ppc/platform/85xx/sbc85xx.c
3  * 
4  * WindRiver PowerQUICC III SBC85xx board common routines
5  *
6  * Copyright 2002, 2003 Motorola Inc.
7  * Copyright 2004 Red Hat, Inc.
8  * 
9  * This program is free software; you can redistribute  it and/or modify it
10  * under  the terms of  the GNU General  Public License as published by the
11  * Free Software Foundation;  either version 2 of the  License, or (at your
12  * option) any later version.
13  */
14
15 #include <linux/config.h>
16 #include <linux/stddef.h>
17 #include <linux/kernel.h>
18 #include <linux/init.h>
19 #include <linux/errno.h>
20 #include <linux/reboot.h>
21 #include <linux/pci.h>
22 #include <linux/kdev_t.h>
23 #include <linux/major.h>
24 #include <linux/console.h>
25 #include <linux/delay.h>
26 #include <linux/seq_file.h>
27 #include <linux/serial.h>
28 #include <linux/module.h>
29
30 #include <asm/system.h>
31 #include <asm/pgtable.h>
32 #include <asm/page.h>
33 #include <asm/atomic.h>
34 #include <asm/time.h>
35 #include <asm/io.h>
36 #include <asm/machdep.h>
37 #include <asm/open_pic.h>
38 #include <asm/bootinfo.h>
39 #include <asm/pci-bridge.h>
40 #include <asm/mpc85xx.h>
41 #include <asm/irq.h>
42 #include <asm/immap_85xx.h>
43 #include <asm/ppc_sys.h>
44
45 #include <mm/mmu_decl.h>
46
47 #include <platforms/85xx/sbc85xx.h>
48
49 unsigned char __res[sizeof (bd_t)];
50
51 #ifndef CONFIG_PCI
52 unsigned long isa_io_base = 0;
53 unsigned long isa_mem_base = 0;
54 unsigned long pci_dram_offset = 0;
55 #endif
56
57 extern unsigned long total_memory;      /* in mm/init */
58
59 /* Internal interrupts are all Level Sensitive, and Positive Polarity */
60 static u_char sbc8560_openpic_initsenses[] __initdata = {
61         MPC85XX_INTERNAL_IRQ_SENSES,
62         0x0,                            /* External  0: */
63         0x0,                            /* External  1: */
64 #if defined(CONFIG_PCI)
65         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 2: PCI slot 0 */
66         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 3: PCI slot 1 */
67         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 4: PCI slot 2 */
68         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 5: PCI slot 3 */
69 #else
70         0x0,                            /* External  2: */
71         0x0,                            /* External  3: */
72         0x0,                            /* External  4: */
73         0x0,                            /* External  5: */
74 #endif
75         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 6: PHY */
76         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 7: PHY */
77         0x0,                            /* External  8: */
78         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* External 9: PHY */
79         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE),      /* External 10: PHY */
80         0x0,                            /* External 11: */
81 };
82
83 /* ************************************************************************ */
84 int
85 sbc8560_show_cpuinfo(struct seq_file *m)
86 {
87         uint pvid, svid, phid1;
88         uint memsize = total_memory;
89         bd_t *binfo = (bd_t *) __res;
90         unsigned int freq;
91
92         /* get the core frequency */
93         freq = binfo->bi_intfreq;
94
95         pvid = mfspr(SPRN_PVR);
96         svid = mfspr(SPRN_SVR);
97
98         seq_printf(m, "Vendor\t\t: Wind River\n");
99         seq_printf(m, "Machine\t\t: SBC%s\n", cur_ppc_sys_spec->ppc_sys_name);
100         seq_printf(m, "clock\t\t: %dMHz\n", freq / 1000000);
101         seq_printf(m, "PVR\t\t: 0x%x\n", pvid);
102         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
103
104         /* Display cpu Pll setting */
105         phid1 = mfspr(SPRN_HID1);
106         seq_printf(m, "PLL setting\t: 0x%x\n", ((phid1 >> 24) & 0x3f));
107
108         /* Display the amount of memory */
109         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
110
111         return 0;
112 }
113
114 void __init
115 sbc8560_init_IRQ(void)
116 {
117         bd_t *binfo = (bd_t *) __res;
118         /* Determine the Physical Address of the OpenPIC regs */
119         phys_addr_t OpenPIC_PAddr =
120             binfo->bi_immr_base + MPC85xx_OPENPIC_OFFSET;
121         OpenPIC_Addr = ioremap(OpenPIC_PAddr, MPC85xx_OPENPIC_SIZE);
122         OpenPIC_InitSenses = sbc8560_openpic_initsenses;
123         OpenPIC_NumInitSenses = sizeof (sbc8560_openpic_initsenses);
124
125         /* Skip reserved space and internal sources */
126         openpic_set_sources(0, 32, OpenPIC_Addr + 0x10200);
127         /* Map PIC IRQs 0-11 */
128         openpic_set_sources(48, 12, OpenPIC_Addr + 0x10000);
129
130         /* we let openpic interrupts starting from an offset, to 
131          * leave space for cascading interrupts underneath.
132          */
133         openpic_init(MPC85xx_OPENPIC_IRQ_OFFSET);
134
135         return;
136 }
137
138 /*
139  * interrupt routing
140  */
141
142 #ifdef CONFIG_PCI
143 int mpc85xx_map_irq(struct pci_dev *dev, unsigned char idsel,
144                     unsigned char pin)
145 {
146         static char pci_irq_table[][4] =
147             /*
148              *      PCI IDSEL/INTPIN->INTLINE
149              *        A      B      C      D
150              */
151         {
152                 {PIRQA, PIRQB, PIRQC, PIRQD},
153                 {PIRQD, PIRQA, PIRQB, PIRQC},
154                 {PIRQC, PIRQD, PIRQA, PIRQB},
155                 {PIRQB, PIRQC, PIRQD, PIRQA},
156         };
157
158         const long min_idsel = 12, max_idsel = 15, irqs_per_slot = 4;
159         return PCI_IRQ_TABLE_LOOKUP;
160 }
161
162 int mpc85xx_exclude_device(u_char bus, u_char devfn)
163 {
164         if (bus == 0 && PCI_SLOT(devfn) == 0)
165                 return PCIBIOS_DEVICE_NOT_FOUND;
166         else
167                 return PCIBIOS_SUCCESSFUL;
168 }
169 #endif /* CONFIG_PCI */