2a736be42c8ca0fa933a4cf543fc5eba3ec88f39
[linux-2.6.git] / arch / mips / emma2rh / markeins / irq.c
1 /*
2  *  arch/mips/emma2rh/markeins/irq.c
3  *      This file defines the irq handler for EMMA2RH.
4  *
5  *  Copyright (C) NEC Electronics Corporation 2004-2006
6  *
7  *  This file is based on the arch/mips/ddb5xxx/ddb5477/irq.c
8  *
9  *      Copyright 2001 MontaVista Software Inc.
10  *
11  *  This program is free software; you can redistribute it and/or modify
12  *  it under the terms of the GNU General Public License as published by
13  *  the Free Software Foundation; either version 2 of the License, or
14  *  (at your option) any later version.
15  *
16  *  This program is distributed in the hope that it will be useful,
17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  *  GNU General Public License for more details.
20  *
21  *  You should have received a copy of the GNU General Public License
22  *  along with this program; if not, write to the Free Software
23  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
24  */
25 #include <linux/init.h>
26 #include <linux/interrupt.h>
27 #include <linux/irq.h>
28 #include <linux/types.h>
29 #include <linux/ptrace.h>
30 #include <linux/delay.h>
31
32 #include <asm/i8259.h>
33 #include <asm/irq_cpu.h>
34 #include <asm/system.h>
35 #include <asm/mipsregs.h>
36 #include <asm/debug.h>
37 #include <asm/addrspace.h>
38 #include <asm/bootinfo.h>
39
40 #include <asm/emma2rh/emma2rh.h>
41
42 /*
43  * IRQ mapping
44  *
45  *  0-7: 8 CPU interrupts
46  *      0 -     software interrupt 0
47  *      1 -     software interrupt 1
48  *      2 -     most Vrc5477 interrupts are routed to this pin
49  *      3 -     (optional) some other interrupts routed to this pin for debugg
50  *      4 -     not used
51  *      5 -     not used
52  *      6 -     not used
53  *      7 -     cpu timer (used by default)
54  *
55  */
56
57 extern void emma2rh_sw_irq_init(u32 base);
58 extern void emma2rh_gpio_irq_init(u32 base);
59 extern void emma2rh_irq_init(u32 base);
60 extern asmlinkage void emma2rh_irq_dispatch(struct pt_regs *regs);
61
62 static struct irqaction irq_cascade = {
63            .handler = no_action,
64            .flags = 0,
65            .mask = CPU_MASK_NONE,
66            .name = "cascade",
67            .dev_id = NULL,
68            .next = NULL,
69 };
70
71 void __init arch_init_irq(void)
72 {
73         u32 reg;
74
75         db_run(printk("markeins_irq_setup invoked.\n"));
76
77         /* by default, interrupts are disabled. */
78         emma2rh_out32(EMMA2RH_BHIF_INT_EN_0, 0);
79         emma2rh_out32(EMMA2RH_BHIF_INT_EN_1, 0);
80         emma2rh_out32(EMMA2RH_BHIF_INT_EN_2, 0);
81         emma2rh_out32(EMMA2RH_BHIF_INT1_EN_0, 0);
82         emma2rh_out32(EMMA2RH_BHIF_INT1_EN_1, 0);
83         emma2rh_out32(EMMA2RH_BHIF_INT1_EN_2, 0);
84         emma2rh_out32(EMMA2RH_BHIF_SW_INT_EN, 0);
85
86         clear_c0_status(0xff00);
87         set_c0_status(0x0400);
88
89 #define GPIO_PCI (0xf<<15)
90         /* setup GPIO interrupt for PCI interface */
91         /* direction input */
92         reg = emma2rh_in32(EMMA2RH_GPIO_DIR);
93         emma2rh_out32(EMMA2RH_GPIO_DIR, reg & ~GPIO_PCI);
94         /* disable interrupt */
95         reg = emma2rh_in32(EMMA2RH_GPIO_INT_MASK);
96         emma2rh_out32(EMMA2RH_GPIO_INT_MASK, reg & ~GPIO_PCI);
97         /* level triggerd */
98         reg = emma2rh_in32(EMMA2RH_GPIO_INT_MODE);
99         emma2rh_out32(EMMA2RH_GPIO_INT_MODE, reg | GPIO_PCI);
100         reg = emma2rh_in32(EMMA2RH_GPIO_INT_CND_A);
101         emma2rh_out32(EMMA2RH_GPIO_INT_CND_A, reg & (~GPIO_PCI));
102         /* interrupt clear */
103         emma2rh_out32(EMMA2RH_GPIO_INT_ST, ~GPIO_PCI);
104
105         /* init all controllers */
106         emma2rh_irq_init(EMMA2RH_IRQ_BASE);
107         emma2rh_sw_irq_init(EMMA2RH_SW_IRQ_BASE);
108         emma2rh_gpio_irq_init(EMMA2RH_GPIO_IRQ_BASE);
109         mips_cpu_irq_init(CPU_IRQ_BASE);
110
111         /* setup cascade interrupts */
112         setup_irq(EMMA2RH_IRQ_BASE + EMMA2RH_SW_CASCADE, &irq_cascade);
113         setup_irq(EMMA2RH_IRQ_BASE + EMMA2RH_GPIO_CASCADE, &irq_cascade);
114         setup_irq(CPU_IRQ_BASE + CPU_EMMA2RH_CASCADE, &irq_cascade);
115 }
116
117 asmlinkage void plat_irq_dispatch(struct pt_regs *regs)
118 {
119         unsigned int pending = read_c0_status() & read_c0_cause();
120
121         if (pending & STATUSF_IP7)
122                 do_IRQ(CPU_IRQ_BASE + 7, regs);
123         else if (pending & STATUSF_IP2)
124                 emma2rh_irq_dispatch(regs);
125         else if (pending & STATUSF_IP1)
126                 do_IRQ(CPU_IRQ_BASE + 1, regs);
127         else if (pending & STATUSF_IP0)
128                 do_IRQ(CPU_IRQ_BASE + 0, regs);
129         else
130                 spurious_interrupt(regs);
131 }
132
133