[PATCH] voyager: fix the cpu_possible_map to make voyager boot again
[linux-2.6.git] / arch / i386 / mach-voyager / voyager_smp.c
1 /* -*- mode: c; c-basic-offset: 8 -*- */
2
3 /* Copyright (C) 1999,2001
4  *
5  * Author: J.E.J.Bottomley@HansenPartnership.com
6  *
7  * linux/arch/i386/kernel/voyager_smp.c
8  *
9  * This file provides all the same external entries as smp.c but uses
10  * the voyager hal to provide the functionality
11  */
12 #include <linux/config.h>
13 #include <linux/module.h>
14 #include <linux/mm.h>
15 #include <linux/kernel_stat.h>
16 #include <linux/delay.h>
17 #include <linux/mc146818rtc.h>
18 #include <linux/cache.h>
19 #include <linux/interrupt.h>
20 #include <linux/smp_lock.h>
21 #include <linux/init.h>
22 #include <linux/kernel.h>
23 #include <linux/bootmem.h>
24 #include <linux/completion.h>
25 #include <asm/desc.h>
26 #include <asm/voyager.h>
27 #include <asm/vic.h>
28 #include <asm/mtrr.h>
29 #include <asm/pgalloc.h>
30 #include <asm/tlbflush.h>
31 #include <asm/arch_hooks.h>
32
33 /* TLB state -- visible externally, indexed physically */
34 DEFINE_PER_CPU(struct tlb_state, cpu_tlbstate) ____cacheline_aligned = { &init_mm, 0 };
35
36 /* CPU IRQ affinity -- set to all ones initially */
37 static unsigned long cpu_irq_affinity[NR_CPUS] __cacheline_aligned = { [0 ... NR_CPUS-1]  = ~0UL };
38
39 /* per CPU data structure (for /proc/cpuinfo et al), visible externally
40  * indexed physically */
41 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
42 EXPORT_SYMBOL(cpu_data);
43
44 /* physical ID of the CPU used to boot the system */
45 unsigned char boot_cpu_id;
46
47 /* The memory line addresses for the Quad CPIs */
48 struct voyager_qic_cpi *voyager_quad_cpi_addr[NR_CPUS] __cacheline_aligned;
49
50 /* The masks for the Extended VIC processors, filled in by cat_init */
51 __u32 voyager_extended_vic_processors = 0;
52
53 /* Masks for the extended Quad processors which cannot be VIC booted */
54 __u32 voyager_allowed_boot_processors = 0;
55
56 /* The mask for the Quad Processors (both extended and non-extended) */
57 __u32 voyager_quad_processors = 0;
58
59 /* Total count of live CPUs, used in process.c to display
60  * the CPU information and in irq.c for the per CPU irq
61  * activity count.  Finally exported by i386_ksyms.c */
62 static int voyager_extended_cpus = 1;
63
64 /* Have we found an SMP box - used by time.c to do the profiling
65    interrupt for timeslicing; do not set to 1 until the per CPU timer
66    interrupt is active */
67 int smp_found_config = 0;
68
69 /* Used for the invalidate map that's also checked in the spinlock */
70 static volatile unsigned long smp_invalidate_needed;
71
72 /* Bitmask of currently online CPUs - used by setup.c for
73    /proc/cpuinfo, visible externally but still physical */
74 cpumask_t cpu_online_map = CPU_MASK_NONE;
75 EXPORT_SYMBOL(cpu_online_map);
76
77 /* Bitmask of CPUs present in the system - exported by i386_syms.c, used
78  * by scheduler but indexed physically */
79 cpumask_t phys_cpu_present_map = CPU_MASK_NONE;
80
81
82 /* The internal functions */
83 static void send_CPI(__u32 cpuset, __u8 cpi);
84 static void ack_CPI(__u8 cpi);
85 static int ack_QIC_CPI(__u8 cpi);
86 static void ack_special_QIC_CPI(__u8 cpi);
87 static void ack_VIC_CPI(__u8 cpi);
88 static void send_CPI_allbutself(__u8 cpi);
89 static void enable_vic_irq(unsigned int irq);
90 static void disable_vic_irq(unsigned int irq);
91 static unsigned int startup_vic_irq(unsigned int irq);
92 static void enable_local_vic_irq(unsigned int irq);
93 static void disable_local_vic_irq(unsigned int irq);
94 static void before_handle_vic_irq(unsigned int irq);
95 static void after_handle_vic_irq(unsigned int irq);
96 static void set_vic_irq_affinity(unsigned int irq, cpumask_t mask);
97 static void ack_vic_irq(unsigned int irq);
98 static void vic_enable_cpi(void);
99 static void do_boot_cpu(__u8 cpuid);
100 static void do_quad_bootstrap(void);
101
102 int hard_smp_processor_id(void);
103
104 /* Inline functions */
105 static inline void
106 send_one_QIC_CPI(__u8 cpu, __u8 cpi)
107 {
108         voyager_quad_cpi_addr[cpu]->qic_cpi[cpi].cpi =
109                 (smp_processor_id() << 16) + cpi;
110 }
111
112 static inline void
113 send_QIC_CPI(__u32 cpuset, __u8 cpi)
114 {
115         int cpu;
116
117         for_each_online_cpu(cpu) {
118                 if(cpuset & (1<<cpu)) {
119 #ifdef VOYAGER_DEBUG
120                         if(!cpu_isset(cpu, cpu_online_map))
121                                 VDEBUG(("CPU%d sending cpi %d to CPU%d not in cpu_online_map\n", hard_smp_processor_id(), cpi, cpu));
122 #endif
123                         send_one_QIC_CPI(cpu, cpi - QIC_CPI_OFFSET);
124                 }
125         }
126 }
127
128 static inline void
129 wrapper_smp_local_timer_interrupt(struct pt_regs *regs)
130 {
131         irq_enter();
132         smp_local_timer_interrupt(regs);
133         irq_exit();
134 }
135
136 static inline void
137 send_one_CPI(__u8 cpu, __u8 cpi)
138 {
139         if(voyager_quad_processors & (1<<cpu))
140                 send_one_QIC_CPI(cpu, cpi - QIC_CPI_OFFSET);
141         else
142                 send_CPI(1<<cpu, cpi);
143 }
144
145 static inline void
146 send_CPI_allbutself(__u8 cpi)
147 {
148         __u8 cpu = smp_processor_id();
149         __u32 mask = cpus_addr(cpu_online_map)[0] & ~(1 << cpu);
150         send_CPI(mask, cpi);
151 }
152
153 static inline int
154 is_cpu_quad(void)
155 {
156         __u8 cpumask = inb(VIC_PROC_WHO_AM_I);
157         return ((cpumask & QUAD_IDENTIFIER) == QUAD_IDENTIFIER);
158 }
159
160 static inline int
161 is_cpu_extended(void)
162 {
163         __u8 cpu = hard_smp_processor_id();
164
165         return(voyager_extended_vic_processors & (1<<cpu));
166 }
167
168 static inline int
169 is_cpu_vic_boot(void)
170 {
171         __u8 cpu = hard_smp_processor_id();
172
173         return(voyager_extended_vic_processors
174                & voyager_allowed_boot_processors & (1<<cpu));
175 }
176
177
178 static inline void
179 ack_CPI(__u8 cpi)
180 {
181         switch(cpi) {
182         case VIC_CPU_BOOT_CPI:
183                 if(is_cpu_quad() && !is_cpu_vic_boot())
184                         ack_QIC_CPI(cpi);
185                 else
186                         ack_VIC_CPI(cpi);
187                 break;
188         case VIC_SYS_INT:
189         case VIC_CMN_INT: 
190                 /* These are slightly strange.  Even on the Quad card,
191                  * They are vectored as VIC CPIs */
192                 if(is_cpu_quad())
193                         ack_special_QIC_CPI(cpi);
194                 else
195                         ack_VIC_CPI(cpi);
196                 break;
197         default:
198                 printk("VOYAGER ERROR: CPI%d is in common CPI code\n", cpi);
199                 break;
200         }
201 }
202
203 /* local variables */
204
205 /* The VIC IRQ descriptors -- these look almost identical to the
206  * 8259 IRQs except that masks and things must be kept per processor
207  */
208 static struct hw_interrupt_type vic_irq_type = {
209         .typename = "VIC-level",
210         .startup = startup_vic_irq,
211         .shutdown = disable_vic_irq,
212         .enable = enable_vic_irq,
213         .disable = disable_vic_irq,
214         .ack = before_handle_vic_irq,
215         .end = after_handle_vic_irq,
216         .set_affinity = set_vic_irq_affinity,
217 };
218
219 /* used to count up as CPUs are brought on line (starts at 0) */
220 static int cpucount = 0;
221
222 /* steal a page from the bottom of memory for the trampoline and
223  * squirrel its address away here.  This will be in kernel virtual
224  * space */
225 static __u32 trampoline_base;
226
227 /* The per cpu profile stuff - used in smp_local_timer_interrupt */
228 static DEFINE_PER_CPU(int, prof_multiplier) = 1;
229 static DEFINE_PER_CPU(int, prof_old_multiplier) = 1;
230 static DEFINE_PER_CPU(int, prof_counter) =  1;
231
232 /* the map used to check if a CPU has booted */
233 static __u32 cpu_booted_map;
234
235 /* the synchronize flag used to hold all secondary CPUs spinning in
236  * a tight loop until the boot sequence is ready for them */
237 static cpumask_t smp_commenced_mask = CPU_MASK_NONE;
238
239 /* This is for the new dynamic CPU boot code */
240 cpumask_t cpu_callin_map = CPU_MASK_NONE;
241 cpumask_t cpu_callout_map = CPU_MASK_NONE;
242 EXPORT_SYMBOL(cpu_callout_map);
243 cpumask_t cpu_possible_map = CPU_MASK_NONE;
244 EXPORT_SYMBOL(cpu_possible_map);
245
246 /* The per processor IRQ masks (these are usually kept in sync) */
247 static __u16 vic_irq_mask[NR_CPUS] __cacheline_aligned;
248
249 /* the list of IRQs to be enabled by the VIC_ENABLE_IRQ_CPI */
250 static __u16 vic_irq_enable_mask[NR_CPUS] __cacheline_aligned = { 0 };
251
252 /* Lock for enable/disable of VIC interrupts */
253 static  __cacheline_aligned DEFINE_SPINLOCK(vic_irq_lock);
254
255 /* The boot processor is correctly set up in PC mode when it 
256  * comes up, but the secondaries need their master/slave 8259
257  * pairs initializing correctly */
258
259 /* Interrupt counters (per cpu) and total - used to try to
260  * even up the interrupt handling routines */
261 static long vic_intr_total = 0;
262 static long vic_intr_count[NR_CPUS] __cacheline_aligned = { 0 };
263 static unsigned long vic_tick[NR_CPUS] __cacheline_aligned = { 0 };
264
265 /* Since we can only use CPI0, we fake all the other CPIs */
266 static unsigned long vic_cpi_mailbox[NR_CPUS] __cacheline_aligned;
267
268 /* debugging routine to read the isr of the cpu's pic */
269 static inline __u16
270 vic_read_isr(void)
271 {
272         __u16 isr;
273
274         outb(0x0b, 0xa0);
275         isr = inb(0xa0) << 8;
276         outb(0x0b, 0x20);
277         isr |= inb(0x20);
278
279         return isr;
280 }
281
282 static __init void
283 qic_setup(void)
284 {
285         if(!is_cpu_quad()) {
286                 /* not a quad, no setup */
287                 return;
288         }
289         outb(QIC_DEFAULT_MASK0, QIC_MASK_REGISTER0);
290         outb(QIC_CPI_ENABLE, QIC_MASK_REGISTER1);
291         
292         if(is_cpu_extended()) {
293                 /* the QIC duplicate of the VIC base register */
294                 outb(VIC_DEFAULT_CPI_BASE, QIC_VIC_CPI_BASE_REGISTER);
295                 outb(QIC_DEFAULT_CPI_BASE, QIC_CPI_BASE_REGISTER);
296
297                 /* FIXME: should set up the QIC timer and memory parity
298                  * error vectors here */
299         }
300 }
301
302 static __init void
303 vic_setup_pic(void)
304 {
305         outb(1, VIC_REDIRECT_REGISTER_1);
306         /* clear the claim registers for dynamic routing */
307         outb(0, VIC_CLAIM_REGISTER_0);
308         outb(0, VIC_CLAIM_REGISTER_1);
309
310         outb(0, VIC_PRIORITY_REGISTER);
311         /* Set the Primary and Secondary Microchannel vector
312          * bases to be the same as the ordinary interrupts
313          *
314          * FIXME: This would be more efficient using separate
315          * vectors. */
316         outb(FIRST_EXTERNAL_VECTOR, VIC_PRIMARY_MC_BASE);
317         outb(FIRST_EXTERNAL_VECTOR, VIC_SECONDARY_MC_BASE);
318         /* Now initiallise the master PIC belonging to this CPU by
319          * sending the four ICWs */
320
321         /* ICW1: level triggered, ICW4 needed */
322         outb(0x19, 0x20);
323
324         /* ICW2: vector base */
325         outb(FIRST_EXTERNAL_VECTOR, 0x21);
326
327         /* ICW3: slave at line 2 */
328         outb(0x04, 0x21);
329
330         /* ICW4: 8086 mode */
331         outb(0x01, 0x21);
332
333         /* now the same for the slave PIC */
334
335         /* ICW1: level trigger, ICW4 needed */
336         outb(0x19, 0xA0);
337
338         /* ICW2: slave vector base */
339         outb(FIRST_EXTERNAL_VECTOR + 8, 0xA1);
340         
341         /* ICW3: slave ID */
342         outb(0x02, 0xA1);
343
344         /* ICW4: 8086 mode */
345         outb(0x01, 0xA1);
346 }
347
348 static void
349 do_quad_bootstrap(void)
350 {
351         if(is_cpu_quad() && is_cpu_vic_boot()) {
352                 int i;
353                 unsigned long flags;
354                 __u8 cpuid = hard_smp_processor_id();
355
356                 local_irq_save(flags);
357
358                 for(i = 0; i<4; i++) {
359                         /* FIXME: this would be >>3 &0x7 on the 32 way */
360                         if(((cpuid >> 2) & 0x03) == i)
361                                 /* don't lower our own mask! */
362                                 continue;
363
364                         /* masquerade as local Quad CPU */
365                         outb(QIC_CPUID_ENABLE | i, QIC_PROCESSOR_ID);
366                         /* enable the startup CPI */
367                         outb(QIC_BOOT_CPI_MASK, QIC_MASK_REGISTER1);
368                         /* restore cpu id */
369                         outb(0, QIC_PROCESSOR_ID);
370                 }
371                 local_irq_restore(flags);
372         }
373 }
374
375
376 /* Set up all the basic stuff: read the SMP config and make all the
377  * SMP information reflect only the boot cpu.  All others will be
378  * brought on-line later. */
379 void __init 
380 find_smp_config(void)
381 {
382         int i;
383
384         boot_cpu_id = hard_smp_processor_id();
385
386         printk("VOYAGER SMP: Boot cpu is %d\n", boot_cpu_id);
387
388         /* initialize the CPU structures (moved from smp_boot_cpus) */
389         for(i=0; i<NR_CPUS; i++) {
390                 cpu_irq_affinity[i] = ~0;
391         }
392         cpu_online_map = cpumask_of_cpu(boot_cpu_id);
393
394         /* The boot CPU must be extended */
395         voyager_extended_vic_processors = 1<<boot_cpu_id;
396         /* initially, all of the first 8 cpu's can boot */
397         voyager_allowed_boot_processors = 0xff;
398         /* set up everything for just this CPU, we can alter
399          * this as we start the other CPUs later */
400         /* now get the CPU disposition from the extended CMOS */
401         cpus_addr(phys_cpu_present_map)[0] = voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK);
402         cpus_addr(phys_cpu_present_map)[0] |= voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK + 1) << 8;
403         cpus_addr(phys_cpu_present_map)[0] |= voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK + 2) << 16;
404         cpus_addr(phys_cpu_present_map)[0] |= voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK + 3) << 24;
405         cpu_possible_map = phys_cpu_present_map;
406         printk("VOYAGER SMP: phys_cpu_present_map = 0x%lx\n", cpus_addr(phys_cpu_present_map)[0]);
407         /* Here we set up the VIC to enable SMP */
408         /* enable the CPIs by writing the base vector to their register */
409         outb(VIC_DEFAULT_CPI_BASE, VIC_CPI_BASE_REGISTER);
410         outb(1, VIC_REDIRECT_REGISTER_1);
411         /* set the claim registers for static routing --- Boot CPU gets
412          * all interrupts untill all other CPUs started */
413         outb(0xff, VIC_CLAIM_REGISTER_0);
414         outb(0xff, VIC_CLAIM_REGISTER_1);
415         /* Set the Primary and Secondary Microchannel vector
416          * bases to be the same as the ordinary interrupts
417          *
418          * FIXME: This would be more efficient using separate
419          * vectors. */
420         outb(FIRST_EXTERNAL_VECTOR, VIC_PRIMARY_MC_BASE);
421         outb(FIRST_EXTERNAL_VECTOR, VIC_SECONDARY_MC_BASE);
422
423         /* Finally tell the firmware that we're driving */
424         outb(inb(VOYAGER_SUS_IN_CONTROL_PORT) | VOYAGER_IN_CONTROL_FLAG,
425              VOYAGER_SUS_IN_CONTROL_PORT);
426
427         current_thread_info()->cpu = boot_cpu_id;
428 }
429
430 /*
431  *      The bootstrap kernel entry code has set these up. Save them
432  *      for a given CPU, id is physical */
433 void __init
434 smp_store_cpu_info(int id)
435 {
436         struct cpuinfo_x86 *c=&cpu_data[id];
437
438         *c = boot_cpu_data;
439
440         identify_cpu(c);
441 }
442
443 /* set up the trampoline and return the physical address of the code */
444 static __u32 __init
445 setup_trampoline(void)
446 {
447         /* these two are global symbols in trampoline.S */
448         extern __u8 trampoline_end[];
449         extern __u8 trampoline_data[];
450
451         memcpy((__u8 *)trampoline_base, trampoline_data,
452                trampoline_end - trampoline_data);
453         return virt_to_phys((__u8 *)trampoline_base);
454 }
455
456 /* Routine initially called when a non-boot CPU is brought online */
457 static void __init
458 start_secondary(void *unused)
459 {
460         __u8 cpuid = hard_smp_processor_id();
461         /* external functions not defined in the headers */
462         extern void calibrate_delay(void);
463
464         cpu_init();
465
466         /* OK, we're in the routine */
467         ack_CPI(VIC_CPU_BOOT_CPI);
468
469         /* setup the 8259 master slave pair belonging to this CPU ---
470          * we won't actually receive any until the boot CPU
471          * relinquishes it's static routing mask */
472         vic_setup_pic();
473
474         qic_setup();
475
476         if(is_cpu_quad() && !is_cpu_vic_boot()) {
477                 /* clear the boot CPI */
478                 __u8 dummy;
479
480                 dummy = voyager_quad_cpi_addr[cpuid]->qic_cpi[VIC_CPU_BOOT_CPI].cpi;
481                 printk("read dummy %d\n", dummy);
482         }
483
484         /* lower the mask to receive CPIs */
485         vic_enable_cpi();
486
487         VDEBUG(("VOYAGER SMP: CPU%d, stack at about %p\n", cpuid, &cpuid));
488
489         /* enable interrupts */
490         local_irq_enable();
491
492         /* get our bogomips */
493         calibrate_delay();
494
495         /* save our processor parameters */
496         smp_store_cpu_info(cpuid);
497
498         /* if we're a quad, we may need to bootstrap other CPUs */
499         do_quad_bootstrap();
500
501         /* FIXME: this is rather a poor hack to prevent the CPU
502          * activating softirqs while it's supposed to be waiting for
503          * permission to proceed.  Without this, the new per CPU stuff
504          * in the softirqs will fail */
505         local_irq_disable();
506         cpu_set(cpuid, cpu_callin_map);
507
508         /* signal that we're done */
509         cpu_booted_map = 1;
510
511         while (!cpu_isset(cpuid, smp_commenced_mask))
512                 rep_nop();
513         local_irq_enable();
514
515         local_flush_tlb();
516
517         cpu_set(cpuid, cpu_online_map);
518         wmb();
519         cpu_idle();
520 }
521
522
523 /* Routine to kick start the given CPU and wait for it to report ready
524  * (or timeout in startup).  When this routine returns, the requested
525  * CPU is either fully running and configured or known to be dead.
526  *
527  * We call this routine sequentially 1 CPU at a time, so no need for
528  * locking */
529
530 static void __init
531 do_boot_cpu(__u8 cpu)
532 {
533         struct task_struct *idle;
534         int timeout;
535         unsigned long flags;
536         int quad_boot = (1<<cpu) & voyager_quad_processors 
537                 & ~( voyager_extended_vic_processors
538                      & voyager_allowed_boot_processors);
539
540         /* For the 486, we can't use the 4Mb page table trick, so
541          * must map a region of memory */
542 #ifdef CONFIG_M486
543         int i;
544         unsigned long *page_table_copies = (unsigned long *)
545                 __get_free_page(GFP_KERNEL);
546 #endif
547         pgd_t orig_swapper_pg_dir0;
548
549         /* This is an area in head.S which was used to set up the
550          * initial kernel stack.  We need to alter this to give the
551          * booting CPU a new stack (taken from its idle process) */
552         extern struct {
553                 __u8 *esp;
554                 unsigned short ss;
555         } stack_start;
556         /* This is the format of the CPI IDT gate (in real mode) which
557          * we're hijacking to boot the CPU */
558         union   IDTFormat {
559                 struct seg {
560                         __u16   Offset;
561                         __u16   Segment;
562                 } idt;
563                 __u32 val;
564         } hijack_source;
565
566         __u32 *hijack_vector;
567         __u32 start_phys_address = setup_trampoline();
568
569         /* There's a clever trick to this: The linux trampoline is
570          * compiled to begin at absolute location zero, so make the
571          * address zero but have the data segment selector compensate
572          * for the actual address */
573         hijack_source.idt.Offset = start_phys_address & 0x000F;
574         hijack_source.idt.Segment = (start_phys_address >> 4) & 0xFFFF;
575
576         cpucount++;
577         idle = fork_idle(cpu);
578         if(IS_ERR(idle))
579                 panic("failed fork for CPU%d", cpu);
580         idle->thread.eip = (unsigned long) start_secondary;
581         /* init_tasks (in sched.c) is indexed logically */
582         stack_start.esp = (void *) idle->thread.esp;
583
584         irq_ctx_init(cpu);
585
586         /* Note: Don't modify initial ss override */
587         VDEBUG(("VOYAGER SMP: Booting CPU%d at 0x%lx[%x:%x], stack %p\n", cpu, 
588                 (unsigned long)hijack_source.val, hijack_source.idt.Segment,
589                 hijack_source.idt.Offset, stack_start.esp));
590         /* set the original swapper_pg_dir[0] to map 0 to 4Mb transparently
591          * (so that the booting CPU can find start_32 */
592         orig_swapper_pg_dir0 = swapper_pg_dir[0];
593 #ifdef CONFIG_M486
594         if(page_table_copies == NULL)
595                 panic("No free memory for 486 page tables\n");
596         for(i = 0; i < PAGE_SIZE/sizeof(unsigned long); i++)
597                 page_table_copies[i] = (i * PAGE_SIZE) 
598                         | _PAGE_RW | _PAGE_USER | _PAGE_PRESENT;
599
600         ((unsigned long *)swapper_pg_dir)[0] = 
601                 ((virt_to_phys(page_table_copies)) & PAGE_MASK)
602                 | _PAGE_RW | _PAGE_USER | _PAGE_PRESENT;
603 #else
604         ((unsigned long *)swapper_pg_dir)[0] = 
605                 (virt_to_phys(pg0) & PAGE_MASK)
606                 | _PAGE_RW | _PAGE_USER | _PAGE_PRESENT;
607 #endif
608
609         if(quad_boot) {
610                 printk("CPU %d: non extended Quad boot\n", cpu);
611                 hijack_vector = (__u32 *)phys_to_virt((VIC_CPU_BOOT_CPI + QIC_DEFAULT_CPI_BASE)*4);
612                 *hijack_vector = hijack_source.val;
613         } else {
614                 printk("CPU%d: extended VIC boot\n", cpu);
615                 hijack_vector = (__u32 *)phys_to_virt((VIC_CPU_BOOT_CPI + VIC_DEFAULT_CPI_BASE)*4);
616                 *hijack_vector = hijack_source.val;
617                 /* VIC errata, may also receive interrupt at this address */
618                 hijack_vector = (__u32 *)phys_to_virt((VIC_CPU_BOOT_ERRATA_CPI + VIC_DEFAULT_CPI_BASE)*4);
619                 *hijack_vector = hijack_source.val;
620         }
621         /* All non-boot CPUs start with interrupts fully masked.  Need
622          * to lower the mask of the CPI we're about to send.  We do
623          * this in the VIC by masquerading as the processor we're
624          * about to boot and lowering its interrupt mask */
625         local_irq_save(flags);
626         if(quad_boot) {
627                 send_one_QIC_CPI(cpu, VIC_CPU_BOOT_CPI);
628         } else {
629                 outb(VIC_CPU_MASQUERADE_ENABLE | cpu, VIC_PROCESSOR_ID);
630                 /* here we're altering registers belonging to `cpu' */
631                 
632                 outb(VIC_BOOT_INTERRUPT_MASK, 0x21);
633                 /* now go back to our original identity */
634                 outb(boot_cpu_id, VIC_PROCESSOR_ID);
635
636                 /* and boot the CPU */
637
638                 send_CPI((1<<cpu), VIC_CPU_BOOT_CPI);
639         }
640         cpu_booted_map = 0;
641         local_irq_restore(flags);
642
643         /* now wait for it to become ready (or timeout) */
644         for(timeout = 0; timeout < 50000; timeout++) {
645                 if(cpu_booted_map)
646                         break;
647                 udelay(100);
648         }
649         /* reset the page table */
650         swapper_pg_dir[0] = orig_swapper_pg_dir0;
651         local_flush_tlb();
652 #ifdef CONFIG_M486
653         free_page((unsigned long)page_table_copies);
654 #endif
655           
656         if (cpu_booted_map) {
657                 VDEBUG(("CPU%d: Booted successfully, back in CPU %d\n",
658                         cpu, smp_processor_id()));
659         
660                 printk("CPU%d: ", cpu);
661                 print_cpu_info(&cpu_data[cpu]);
662                 wmb();
663                 cpu_set(cpu, cpu_callout_map);
664         }
665         else {
666                 printk("CPU%d FAILED TO BOOT: ", cpu);
667                 if (*((volatile unsigned char *)phys_to_virt(start_phys_address))==0xA5)
668                         printk("Stuck.\n");
669                 else
670                         printk("Not responding.\n");
671                 
672                 cpucount--;
673         }
674 }
675
676 void __init
677 smp_boot_cpus(void)
678 {
679         int i;
680
681         /* CAT BUS initialisation must be done after the memory */
682         /* FIXME: The L4 has a catbus too, it just needs to be
683          * accessed in a totally different way */
684         if(voyager_level == 5) {
685                 voyager_cat_init();
686
687                 /* now that the cat has probed the Voyager System Bus, sanity
688                  * check the cpu map */
689                 if( ((voyager_quad_processors | voyager_extended_vic_processors)
690                      & cpus_addr(phys_cpu_present_map)[0]) != cpus_addr(phys_cpu_present_map)[0]) {
691                         /* should panic */
692                         printk("\n\n***WARNING*** Sanity check of CPU present map FAILED\n");
693                 }
694         } else if(voyager_level == 4)
695                 voyager_extended_vic_processors = cpus_addr(phys_cpu_present_map)[0];
696
697         /* this sets up the idle task to run on the current cpu */
698         voyager_extended_cpus = 1;
699         /* Remove the global_irq_holder setting, it triggers a BUG() on
700          * schedule at the moment */
701         //global_irq_holder = boot_cpu_id;
702
703         /* FIXME: Need to do something about this but currently only works
704          * on CPUs with a tsc which none of mine have. 
705         smp_tune_scheduling();
706          */
707         smp_store_cpu_info(boot_cpu_id);
708         printk("CPU%d: ", boot_cpu_id);
709         print_cpu_info(&cpu_data[boot_cpu_id]);
710
711         if(is_cpu_quad()) {
712                 /* booting on a Quad CPU */
713                 printk("VOYAGER SMP: Boot CPU is Quad\n");
714                 qic_setup();
715                 do_quad_bootstrap();
716         }
717
718         /* enable our own CPIs */
719         vic_enable_cpi();
720
721         cpu_set(boot_cpu_id, cpu_online_map);
722         cpu_set(boot_cpu_id, cpu_callout_map);
723         
724         /* loop over all the extended VIC CPUs and boot them.  The 
725          * Quad CPUs must be bootstrapped by their extended VIC cpu */
726         for(i = 0; i < NR_CPUS; i++) {
727                 if(i == boot_cpu_id || !cpu_isset(i, phys_cpu_present_map))
728                         continue;
729                 do_boot_cpu(i);
730                 /* This udelay seems to be needed for the Quad boots
731                  * don't remove unless you know what you're doing */
732                 udelay(1000);
733         }
734         /* we could compute the total bogomips here, but why bother?,
735          * Code added from smpboot.c */
736         {
737                 unsigned long bogosum = 0;
738                 for (i = 0; i < NR_CPUS; i++)
739                         if (cpu_isset(i, cpu_online_map))
740                                 bogosum += cpu_data[i].loops_per_jiffy;
741                 printk(KERN_INFO "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
742                         cpucount+1,
743                         bogosum/(500000/HZ),
744                         (bogosum/(5000/HZ))%100);
745         }
746         voyager_extended_cpus = hweight32(voyager_extended_vic_processors);
747         printk("VOYAGER: Extended (interrupt handling CPUs): %d, non-extended: %d\n", voyager_extended_cpus, num_booting_cpus() - voyager_extended_cpus);
748         /* that's it, switch to symmetric mode */
749         outb(0, VIC_PRIORITY_REGISTER);
750         outb(0, VIC_CLAIM_REGISTER_0);
751         outb(0, VIC_CLAIM_REGISTER_1);
752         
753         VDEBUG(("VOYAGER SMP: Booted with %d CPUs\n", num_booting_cpus()));
754 }
755
756 /* Reload the secondary CPUs task structure (this function does not
757  * return ) */
758 void __init 
759 initialize_secondary(void)
760 {
761 #if 0
762         // AC kernels only
763         set_current(hard_get_current());
764 #endif
765
766         /*
767          * We don't actually need to load the full TSS,
768          * basically just the stack pointer and the eip.
769          */
770
771         asm volatile(
772                 "movl %0,%%esp\n\t"
773                 "jmp *%1"
774                 :
775                 :"r" (current->thread.esp),"r" (current->thread.eip));
776 }
777
778 /* handle a Voyager SYS_INT -- If we don't, the base board will
779  * panic the system.
780  *
781  * System interrupts occur because some problem was detected on the
782  * various busses.  To find out what you have to probe all the
783  * hardware via the CAT bus.  FIXME: At the moment we do nothing. */
784 fastcall void
785 smp_vic_sys_interrupt(struct pt_regs *regs)
786 {
787         ack_CPI(VIC_SYS_INT);
788         printk("Voyager SYSTEM INTERRUPT\n");
789 }
790
791 /* Handle a voyager CMN_INT; These interrupts occur either because of
792  * a system status change or because a single bit memory error
793  * occurred.  FIXME: At the moment, ignore all this. */
794 fastcall void
795 smp_vic_cmn_interrupt(struct pt_regs *regs)
796 {
797         static __u8 in_cmn_int = 0;
798         static DEFINE_SPINLOCK(cmn_int_lock);
799
800         /* common ints are broadcast, so make sure we only do this once */
801         _raw_spin_lock(&cmn_int_lock);
802         if(in_cmn_int)
803                 goto unlock_end;
804
805         in_cmn_int++;
806         _raw_spin_unlock(&cmn_int_lock);
807
808         VDEBUG(("Voyager COMMON INTERRUPT\n"));
809
810         if(voyager_level == 5)
811                 voyager_cat_do_common_interrupt();
812
813         _raw_spin_lock(&cmn_int_lock);
814         in_cmn_int = 0;
815  unlock_end:
816         _raw_spin_unlock(&cmn_int_lock);
817         ack_CPI(VIC_CMN_INT);
818 }
819
820 /*
821  * Reschedule call back. Nothing to do, all the work is done
822  * automatically when we return from the interrupt.  */
823 static void
824 smp_reschedule_interrupt(void)
825 {
826         /* do nothing */
827 }
828
829 static struct mm_struct * flush_mm;
830 static unsigned long flush_va;
831 static DEFINE_SPINLOCK(tlbstate_lock);
832 #define FLUSH_ALL       0xffffffff
833
834 /*
835  * We cannot call mmdrop() because we are in interrupt context, 
836  * instead update mm->cpu_vm_mask.
837  *
838  * We need to reload %cr3 since the page tables may be going
839  * away from under us..
840  */
841 static inline void
842 leave_mm (unsigned long cpu)
843 {
844         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK)
845                 BUG();
846         cpu_clear(cpu, per_cpu(cpu_tlbstate, cpu).active_mm->cpu_vm_mask);
847         load_cr3(swapper_pg_dir);
848 }
849
850
851 /*
852  * Invalidate call-back
853  */
854 static void 
855 smp_invalidate_interrupt(void)
856 {
857         __u8 cpu = smp_processor_id();
858
859         if (!test_bit(cpu, &smp_invalidate_needed))
860                 return;
861         /* This will flood messages.  Don't uncomment unless you see
862          * Problems with cross cpu invalidation
863         VDEBUG(("VOYAGER SMP: CPU%d received INVALIDATE_CPI\n",
864                 smp_processor_id()));
865         */
866
867         if (flush_mm == per_cpu(cpu_tlbstate, cpu).active_mm) {
868                 if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK) {
869                         if (flush_va == FLUSH_ALL)
870                                 local_flush_tlb();
871                         else
872                                 __flush_tlb_one(flush_va);
873                 } else
874                         leave_mm(cpu);
875         }
876         smp_mb__before_clear_bit();
877         clear_bit(cpu, &smp_invalidate_needed);
878         smp_mb__after_clear_bit();
879 }
880
881 /* All the new flush operations for 2.4 */
882
883
884 /* This routine is called with a physical cpu mask */
885 static void
886 flush_tlb_others (unsigned long cpumask, struct mm_struct *mm,
887                                                 unsigned long va)
888 {
889         int stuck = 50000;
890
891         if (!cpumask)
892                 BUG();
893         if ((cpumask & cpus_addr(cpu_online_map)[0]) != cpumask)
894                 BUG();
895         if (cpumask & (1 << smp_processor_id()))
896                 BUG();
897         if (!mm)
898                 BUG();
899
900         spin_lock(&tlbstate_lock);
901         
902         flush_mm = mm;
903         flush_va = va;
904         atomic_set_mask(cpumask, &smp_invalidate_needed);
905         /*
906          * We have to send the CPI only to
907          * CPUs affected.
908          */
909         send_CPI(cpumask, VIC_INVALIDATE_CPI);
910
911         while (smp_invalidate_needed) {
912                 mb();
913                 if(--stuck == 0) {
914                         printk("***WARNING*** Stuck doing invalidate CPI (CPU%d)\n", smp_processor_id());
915                         break;
916                 }
917         }
918
919         /* Uncomment only to debug invalidation problems
920         VDEBUG(("VOYAGER SMP: Completed invalidate CPI (CPU%d)\n", cpu));
921         */
922
923         flush_mm = NULL;
924         flush_va = 0;
925         spin_unlock(&tlbstate_lock);
926 }
927
928 void
929 flush_tlb_current_task(void)
930 {
931         struct mm_struct *mm = current->mm;
932         unsigned long cpu_mask;
933
934         preempt_disable();
935
936         cpu_mask = cpus_addr(mm->cpu_vm_mask)[0] & ~(1 << smp_processor_id());
937         local_flush_tlb();
938         if (cpu_mask)
939                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
940
941         preempt_enable();
942 }
943
944
945 void
946 flush_tlb_mm (struct mm_struct * mm)
947 {
948         unsigned long cpu_mask;
949
950         preempt_disable();
951
952         cpu_mask = cpus_addr(mm->cpu_vm_mask)[0] & ~(1 << smp_processor_id());
953
954         if (current->active_mm == mm) {
955                 if (current->mm)
956                         local_flush_tlb();
957                 else
958                         leave_mm(smp_processor_id());
959         }
960         if (cpu_mask)
961                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
962
963         preempt_enable();
964 }
965
966 void flush_tlb_page(struct vm_area_struct * vma, unsigned long va)
967 {
968         struct mm_struct *mm = vma->vm_mm;
969         unsigned long cpu_mask;
970
971         preempt_disable();
972
973         cpu_mask = cpus_addr(mm->cpu_vm_mask)[0] & ~(1 << smp_processor_id());
974         if (current->active_mm == mm) {
975                 if(current->mm)
976                         __flush_tlb_one(va);
977                  else
978                         leave_mm(smp_processor_id());
979         }
980
981         if (cpu_mask)
982                 flush_tlb_others(cpu_mask, mm, va);
983
984         preempt_enable();
985 }
986 EXPORT_SYMBOL(flush_tlb_page);
987
988 /* enable the requested IRQs */
989 static void
990 smp_enable_irq_interrupt(void)
991 {
992         __u8 irq;
993         __u8 cpu = get_cpu();
994
995         VDEBUG(("VOYAGER SMP: CPU%d enabling irq mask 0x%x\n", cpu,
996                vic_irq_enable_mask[cpu]));
997
998         spin_lock(&vic_irq_lock);
999         for(irq = 0; irq < 16; irq++) {
1000                 if(vic_irq_enable_mask[cpu] & (1<<irq))
1001                         enable_local_vic_irq(irq);
1002         }
1003         vic_irq_enable_mask[cpu] = 0;
1004         spin_unlock(&vic_irq_lock);
1005
1006         put_cpu_no_resched();
1007 }
1008         
1009 /*
1010  *      CPU halt call-back
1011  */
1012 static void
1013 smp_stop_cpu_function(void *dummy)
1014 {
1015         VDEBUG(("VOYAGER SMP: CPU%d is STOPPING\n", smp_processor_id()));
1016         cpu_clear(smp_processor_id(), cpu_online_map);
1017         local_irq_disable();
1018         for(;;)
1019                 halt();
1020 }
1021
1022 static DEFINE_SPINLOCK(call_lock);
1023
1024 struct call_data_struct {
1025         void (*func) (void *info);
1026         void *info;
1027         volatile unsigned long started;
1028         volatile unsigned long finished;
1029         int wait;
1030 };
1031
1032 static struct call_data_struct * call_data;
1033
1034 /* execute a thread on a new CPU.  The function to be called must be
1035  * previously set up.  This is used to schedule a function for
1036  * execution on all CPU's - set up the function then broadcast a
1037  * function_interrupt CPI to come here on each CPU */
1038 static void
1039 smp_call_function_interrupt(void)
1040 {
1041         void (*func) (void *info) = call_data->func;
1042         void *info = call_data->info;
1043         /* must take copy of wait because call_data may be replaced
1044          * unless the function is waiting for us to finish */
1045         int wait = call_data->wait;
1046         __u8 cpu = smp_processor_id();
1047
1048         /*
1049          * Notify initiating CPU that I've grabbed the data and am
1050          * about to execute the function
1051          */
1052         mb();
1053         if(!test_and_clear_bit(cpu, &call_data->started)) {
1054                 /* If the bit wasn't set, this could be a replay */
1055                 printk(KERN_WARNING "VOYAGER SMP: CPU %d received call funtion with no call pending\n", cpu);
1056                 return;
1057         }
1058         /*
1059          * At this point the info structure may be out of scope unless wait==1
1060          */
1061         irq_enter();
1062         (*func)(info);
1063         irq_exit();
1064         if (wait) {
1065                 mb();
1066                 clear_bit(cpu, &call_data->finished);
1067         }
1068 }
1069
1070 /* Call this function on all CPUs using the function_interrupt above 
1071     <func> The function to run. This must be fast and non-blocking.
1072     <info> An arbitrary pointer to pass to the function.
1073     <retry> If true, keep retrying until ready.
1074     <wait> If true, wait until function has completed on other CPUs.
1075     [RETURNS] 0 on success, else a negative status code. Does not return until
1076     remote CPUs are nearly ready to execute <<func>> or are or have executed.
1077 */
1078 int
1079 smp_call_function (void (*func) (void *info), void *info, int retry,
1080                    int wait)
1081 {
1082         struct call_data_struct data;
1083         __u32 mask = cpus_addr(cpu_online_map)[0];
1084
1085         mask &= ~(1<<smp_processor_id());
1086
1087         if (!mask)
1088                 return 0;
1089
1090         /* Can deadlock when called with interrupts disabled */
1091         WARN_ON(irqs_disabled());
1092
1093         data.func = func;
1094         data.info = info;
1095         data.started = mask;
1096         data.wait = wait;
1097         if (wait)
1098                 data.finished = mask;
1099
1100         spin_lock(&call_lock);
1101         call_data = &data;
1102         wmb();
1103         /* Send a message to all other CPUs and wait for them to respond */
1104         send_CPI_allbutself(VIC_CALL_FUNCTION_CPI);
1105
1106         /* Wait for response */
1107         while (data.started)
1108                 barrier();
1109
1110         if (wait)
1111                 while (data.finished)
1112                         barrier();
1113
1114         spin_unlock(&call_lock);
1115
1116         return 0;
1117 }
1118 EXPORT_SYMBOL(smp_call_function);
1119
1120 /* Sorry about the name.  In an APIC based system, the APICs
1121  * themselves are programmed to send a timer interrupt.  This is used
1122  * by linux to reschedule the processor.  Voyager doesn't have this,
1123  * so we use the system clock to interrupt one processor, which in
1124  * turn, broadcasts a timer CPI to all the others --- we receive that
1125  * CPI here.  We don't use this actually for counting so losing
1126  * ticks doesn't matter 
1127  *
1128  * FIXME: For those CPU's which actually have a local APIC, we could
1129  * try to use it to trigger this interrupt instead of having to
1130  * broadcast the timer tick.  Unfortunately, all my pentium DYADs have
1131  * no local APIC, so I can't do this
1132  *
1133  * This function is currently a placeholder and is unused in the code */
1134 fastcall void 
1135 smp_apic_timer_interrupt(struct pt_regs *regs)
1136 {
1137         wrapper_smp_local_timer_interrupt(regs);
1138 }
1139
1140 /* All of the QUAD interrupt GATES */
1141 fastcall void
1142 smp_qic_timer_interrupt(struct pt_regs *regs)
1143 {
1144         ack_QIC_CPI(QIC_TIMER_CPI);
1145         wrapper_smp_local_timer_interrupt(regs);
1146 }
1147
1148 fastcall void
1149 smp_qic_invalidate_interrupt(struct pt_regs *regs)
1150 {
1151         ack_QIC_CPI(QIC_INVALIDATE_CPI);
1152         smp_invalidate_interrupt();
1153 }
1154
1155 fastcall void
1156 smp_qic_reschedule_interrupt(struct pt_regs *regs)
1157 {
1158         ack_QIC_CPI(QIC_RESCHEDULE_CPI);
1159         smp_reschedule_interrupt();
1160 }
1161
1162 fastcall void
1163 smp_qic_enable_irq_interrupt(struct pt_regs *regs)
1164 {
1165         ack_QIC_CPI(QIC_ENABLE_IRQ_CPI);
1166         smp_enable_irq_interrupt();
1167 }
1168
1169 fastcall void
1170 smp_qic_call_function_interrupt(struct pt_regs *regs)
1171 {
1172         ack_QIC_CPI(QIC_CALL_FUNCTION_CPI);
1173         smp_call_function_interrupt();
1174 }
1175
1176 fastcall void
1177 smp_vic_cpi_interrupt(struct pt_regs *regs)
1178 {
1179         __u8 cpu = smp_processor_id();
1180
1181         if(is_cpu_quad())
1182                 ack_QIC_CPI(VIC_CPI_LEVEL0);
1183         else
1184                 ack_VIC_CPI(VIC_CPI_LEVEL0);
1185
1186         if(test_and_clear_bit(VIC_TIMER_CPI, &vic_cpi_mailbox[cpu]))
1187                 wrapper_smp_local_timer_interrupt(regs);
1188         if(test_and_clear_bit(VIC_INVALIDATE_CPI, &vic_cpi_mailbox[cpu]))
1189                 smp_invalidate_interrupt();
1190         if(test_and_clear_bit(VIC_RESCHEDULE_CPI, &vic_cpi_mailbox[cpu]))
1191                 smp_reschedule_interrupt();
1192         if(test_and_clear_bit(VIC_ENABLE_IRQ_CPI, &vic_cpi_mailbox[cpu]))
1193                 smp_enable_irq_interrupt();
1194         if(test_and_clear_bit(VIC_CALL_FUNCTION_CPI, &vic_cpi_mailbox[cpu]))
1195                 smp_call_function_interrupt();
1196 }
1197
1198 static void
1199 do_flush_tlb_all(void* info)
1200 {
1201         unsigned long cpu = smp_processor_id();
1202
1203         __flush_tlb_all();
1204         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_LAZY)
1205                 leave_mm(cpu);
1206 }
1207
1208
1209 /* flush the TLB of every active CPU in the system */
1210 void
1211 flush_tlb_all(void)
1212 {
1213         on_each_cpu(do_flush_tlb_all, 0, 1, 1);
1214 }
1215
1216 /* used to set up the trampoline for other CPUs when the memory manager
1217  * is sorted out */
1218 void __init
1219 smp_alloc_memory(void)
1220 {
1221         trampoline_base = (__u32)alloc_bootmem_low_pages(PAGE_SIZE);
1222         if(__pa(trampoline_base) >= 0x93000)
1223                 BUG();
1224 }
1225
1226 /* send a reschedule CPI to one CPU by physical CPU number*/
1227 void
1228 smp_send_reschedule(int cpu)
1229 {
1230         send_one_CPI(cpu, VIC_RESCHEDULE_CPI);
1231 }
1232
1233
1234 int
1235 hard_smp_processor_id(void)
1236 {
1237         __u8 i;
1238         __u8 cpumask = inb(VIC_PROC_WHO_AM_I);
1239         if((cpumask & QUAD_IDENTIFIER) == QUAD_IDENTIFIER)
1240                 return cpumask & 0x1F;
1241
1242         for(i = 0; i < 8; i++) {
1243                 if(cpumask & (1<<i))
1244                         return i;
1245         }
1246         printk("** WARNING ** Illegal cpuid returned by VIC: %d", cpumask);
1247         return 0;
1248 }
1249
1250 /* broadcast a halt to all other CPUs */
1251 void
1252 smp_send_stop(void)
1253 {
1254         smp_call_function(smp_stop_cpu_function, NULL, 1, 1);
1255 }
1256
1257 /* this function is triggered in time.c when a clock tick fires
1258  * we need to re-broadcast the tick to all CPUs */
1259 void
1260 smp_vic_timer_interrupt(struct pt_regs *regs)
1261 {
1262         send_CPI_allbutself(VIC_TIMER_CPI);
1263         smp_local_timer_interrupt(regs);
1264 }
1265
1266 /* local (per CPU) timer interrupt.  It does both profiling and
1267  * process statistics/rescheduling.
1268  *
1269  * We do profiling in every local tick, statistics/rescheduling
1270  * happen only every 'profiling multiplier' ticks. The default
1271  * multiplier is 1 and it can be changed by writing the new multiplier
1272  * value into /proc/profile.
1273  */
1274 void
1275 smp_local_timer_interrupt(struct pt_regs * regs)
1276 {
1277         int cpu = smp_processor_id();
1278         long weight;
1279
1280         profile_tick(CPU_PROFILING, regs);
1281         if (--per_cpu(prof_counter, cpu) <= 0) {
1282                 /*
1283                  * The multiplier may have changed since the last time we got
1284                  * to this point as a result of the user writing to
1285                  * /proc/profile. In this case we need to adjust the APIC
1286                  * timer accordingly.
1287                  *
1288                  * Interrupts are already masked off at this point.
1289                  */
1290                 per_cpu(prof_counter,cpu) = per_cpu(prof_multiplier, cpu);
1291                 if (per_cpu(prof_counter, cpu) !=
1292                                         per_cpu(prof_old_multiplier, cpu)) {
1293                         /* FIXME: need to update the vic timer tick here */
1294                         per_cpu(prof_old_multiplier, cpu) =
1295                                                 per_cpu(prof_counter, cpu);
1296                 }
1297
1298                 update_process_times(user_mode_vm(regs));
1299         }
1300
1301         if( ((1<<cpu) & voyager_extended_vic_processors) == 0)
1302                 /* only extended VIC processors participate in
1303                  * interrupt distribution */
1304                 return;
1305
1306         /*
1307          * We take the 'long' return path, and there every subsystem
1308          * grabs the apropriate locks (kernel lock/ irq lock).
1309          *
1310          * we might want to decouple profiling from the 'long path',
1311          * and do the profiling totally in assembly.
1312          *
1313          * Currently this isn't too much of an issue (performance wise),
1314          * we can take more than 100K local irqs per second on a 100 MHz P5.
1315          */
1316
1317         if((++vic_tick[cpu] & 0x7) != 0)
1318                 return;
1319         /* get here every 16 ticks (about every 1/6 of a second) */
1320
1321         /* Change our priority to give someone else a chance at getting
1322          * the IRQ. The algorithm goes like this:
1323          *
1324          * In the VIC, the dynamically routed interrupt is always
1325          * handled by the lowest priority eligible (i.e. receiving
1326          * interrupts) CPU.  If >1 eligible CPUs are equal lowest, the
1327          * lowest processor number gets it.
1328          *
1329          * The priority of a CPU is controlled by a special per-CPU
1330          * VIC priority register which is 3 bits wide 0 being lowest
1331          * and 7 highest priority..
1332          *
1333          * Therefore we subtract the average number of interrupts from
1334          * the number we've fielded.  If this number is negative, we
1335          * lower the activity count and if it is positive, we raise
1336          * it.
1337          *
1338          * I'm afraid this still leads to odd looking interrupt counts:
1339          * the totals are all roughly equal, but the individual ones
1340          * look rather skewed.
1341          *
1342          * FIXME: This algorithm is total crap when mixed with SMP
1343          * affinity code since we now try to even up the interrupt
1344          * counts when an affinity binding is keeping them on a
1345          * particular CPU*/
1346         weight = (vic_intr_count[cpu]*voyager_extended_cpus
1347                   - vic_intr_total) >> 4;
1348         weight += 4;
1349         if(weight > 7)
1350                 weight = 7;
1351         if(weight < 0)
1352                 weight = 0;
1353         
1354         outb((__u8)weight, VIC_PRIORITY_REGISTER);
1355
1356 #ifdef VOYAGER_DEBUG
1357         if((vic_tick[cpu] & 0xFFF) == 0) {
1358                 /* print this message roughly every 25 secs */
1359                 printk("VOYAGER SMP: vic_tick[%d] = %lu, weight = %ld\n",
1360                        cpu, vic_tick[cpu], weight);
1361         }
1362 #endif
1363 }
1364
1365 /* setup the profiling timer */
1366 int 
1367 setup_profiling_timer(unsigned int multiplier)
1368 {
1369         int i;
1370
1371         if ( (!multiplier))
1372                 return -EINVAL;
1373
1374         /* 
1375          * Set the new multiplier for each CPU. CPUs don't start using the
1376          * new values until the next timer interrupt in which they do process
1377          * accounting.
1378          */
1379         for (i = 0; i < NR_CPUS; ++i)
1380                 per_cpu(prof_multiplier, i) = multiplier;
1381
1382         return 0;
1383 }
1384
1385
1386 /*  The CPIs are handled in the per cpu 8259s, so they must be
1387  *  enabled to be received: FIX: enabling the CPIs in the early
1388  *  boot sequence interferes with bug checking; enable them later
1389  *  on in smp_init */
1390 #define VIC_SET_GATE(cpi, vector) \
1391         set_intr_gate((cpi) + VIC_DEFAULT_CPI_BASE, (vector))
1392 #define QIC_SET_GATE(cpi, vector) \
1393         set_intr_gate((cpi) + QIC_DEFAULT_CPI_BASE, (vector))
1394
1395 void __init
1396 smp_intr_init(void)
1397 {
1398         int i;
1399
1400         /* initialize the per cpu irq mask to all disabled */
1401         for(i = 0; i < NR_CPUS; i++)
1402                 vic_irq_mask[i] = 0xFFFF;
1403
1404         VIC_SET_GATE(VIC_CPI_LEVEL0, vic_cpi_interrupt);
1405
1406         VIC_SET_GATE(VIC_SYS_INT, vic_sys_interrupt);
1407         VIC_SET_GATE(VIC_CMN_INT, vic_cmn_interrupt);
1408
1409         QIC_SET_GATE(QIC_TIMER_CPI, qic_timer_interrupt);
1410         QIC_SET_GATE(QIC_INVALIDATE_CPI, qic_invalidate_interrupt);
1411         QIC_SET_GATE(QIC_RESCHEDULE_CPI, qic_reschedule_interrupt);
1412         QIC_SET_GATE(QIC_ENABLE_IRQ_CPI, qic_enable_irq_interrupt);
1413         QIC_SET_GATE(QIC_CALL_FUNCTION_CPI, qic_call_function_interrupt);
1414         
1415
1416         /* now put the VIC descriptor into the first 48 IRQs 
1417          *
1418          * This is for later: first 16 correspond to PC IRQs; next 16
1419          * are Primary MC IRQs and final 16 are Secondary MC IRQs */
1420         for(i = 0; i < 48; i++)
1421                 irq_desc[i].handler = &vic_irq_type;
1422 }
1423
1424 /* send a CPI at level cpi to a set of cpus in cpuset (set 1 bit per
1425  * processor to receive CPI */
1426 static void
1427 send_CPI(__u32 cpuset, __u8 cpi)
1428 {
1429         int cpu;
1430         __u32 quad_cpuset = (cpuset & voyager_quad_processors);
1431
1432         if(cpi < VIC_START_FAKE_CPI) {
1433                 /* fake CPI are only used for booting, so send to the 
1434                  * extended quads as well---Quads must be VIC booted */
1435                 outb((__u8)(cpuset), VIC_CPI_Registers[cpi]);
1436                 return;
1437         }
1438         if(quad_cpuset)
1439                 send_QIC_CPI(quad_cpuset, cpi);
1440         cpuset &= ~quad_cpuset;
1441         cpuset &= 0xff;         /* only first 8 CPUs vaild for VIC CPI */
1442         if(cpuset == 0)
1443                 return;
1444         for_each_online_cpu(cpu) {
1445                 if(cpuset & (1<<cpu))
1446                         set_bit(cpi, &vic_cpi_mailbox[cpu]);
1447         }
1448         if(cpuset)
1449                 outb((__u8)cpuset, VIC_CPI_Registers[VIC_CPI_LEVEL0]);
1450 }
1451
1452 /* Acknowledge receipt of CPI in the QIC, clear in QIC hardware and
1453  * set the cache line to shared by reading it.
1454  *
1455  * DON'T make this inline otherwise the cache line read will be
1456  * optimised away
1457  * */
1458 static int
1459 ack_QIC_CPI(__u8 cpi) {
1460         __u8 cpu = hard_smp_processor_id();
1461
1462         cpi &= 7;
1463
1464         outb(1<<cpi, QIC_INTERRUPT_CLEAR1);
1465         return voyager_quad_cpi_addr[cpu]->qic_cpi[cpi].cpi;
1466 }
1467
1468 static void
1469 ack_special_QIC_CPI(__u8 cpi)
1470 {
1471         switch(cpi) {
1472         case VIC_CMN_INT:
1473                 outb(QIC_CMN_INT, QIC_INTERRUPT_CLEAR0);
1474                 break;
1475         case VIC_SYS_INT:
1476                 outb(QIC_SYS_INT, QIC_INTERRUPT_CLEAR0);
1477                 break;
1478         }
1479         /* also clear at the VIC, just in case (nop for non-extended proc) */
1480         ack_VIC_CPI(cpi);
1481 }
1482
1483 /* Acknowledge receipt of CPI in the VIC (essentially an EOI) */
1484 static void
1485 ack_VIC_CPI(__u8 cpi)
1486 {
1487 #ifdef VOYAGER_DEBUG
1488         unsigned long flags;
1489         __u16 isr;
1490         __u8 cpu = smp_processor_id();
1491
1492         local_irq_save(flags);
1493         isr = vic_read_isr();
1494         if((isr & (1<<(cpi &7))) == 0) {
1495                 printk("VOYAGER SMP: CPU%d lost CPI%d\n", cpu, cpi);
1496         }
1497 #endif
1498         /* send specific EOI; the two system interrupts have
1499          * bit 4 set for a separate vector but behave as the
1500          * corresponding 3 bit intr */
1501         outb_p(0x60|(cpi & 7),0x20);
1502
1503 #ifdef VOYAGER_DEBUG
1504         if((vic_read_isr() & (1<<(cpi &7))) != 0) {
1505                 printk("VOYAGER SMP: CPU%d still asserting CPI%d\n", cpu, cpi);
1506         }
1507         local_irq_restore(flags);
1508 #endif
1509 }
1510
1511 /* cribbed with thanks from irq.c */
1512 #define __byte(x,y)     (((unsigned char *)&(y))[x])
1513 #define cached_21(cpu)  (__byte(0,vic_irq_mask[cpu]))
1514 #define cached_A1(cpu)  (__byte(1,vic_irq_mask[cpu]))
1515
1516 static unsigned int
1517 startup_vic_irq(unsigned int irq)
1518 {
1519         enable_vic_irq(irq);
1520
1521         return 0;
1522 }
1523
1524 /* The enable and disable routines.  This is where we run into
1525  * conflicting architectural philosophy.  Fundamentally, the voyager
1526  * architecture does not expect to have to disable interrupts globally
1527  * (the IRQ controllers belong to each CPU).  The processor masquerade
1528  * which is used to start the system shouldn't be used in a running OS
1529  * since it will cause great confusion if two separate CPUs drive to
1530  * the same IRQ controller (I know, I've tried it).
1531  *
1532  * The solution is a variant on the NCR lazy SPL design:
1533  *
1534  * 1) To disable an interrupt, do nothing (other than set the
1535  *    IRQ_DISABLED flag).  This dares the interrupt actually to arrive.
1536  *
1537  * 2) If the interrupt dares to come in, raise the local mask against
1538  *    it (this will result in all the CPU masks being raised
1539  *    eventually).
1540  *
1541  * 3) To enable the interrupt, lower the mask on the local CPU and
1542  *    broadcast an Interrupt enable CPI which causes all other CPUs to
1543  *    adjust their masks accordingly.  */
1544
1545 static void
1546 enable_vic_irq(unsigned int irq)
1547 {
1548         /* linux doesn't to processor-irq affinity, so enable on
1549          * all CPUs we know about */
1550         int cpu = smp_processor_id(), real_cpu;
1551         __u16 mask = (1<<irq);
1552         __u32 processorList = 0;
1553         unsigned long flags;
1554
1555         VDEBUG(("VOYAGER: enable_vic_irq(%d) CPU%d affinity 0x%lx\n",
1556                 irq, cpu, cpu_irq_affinity[cpu]));
1557         spin_lock_irqsave(&vic_irq_lock, flags);
1558         for_each_online_cpu(real_cpu) {
1559                 if(!(voyager_extended_vic_processors & (1<<real_cpu)))
1560                         continue;
1561                 if(!(cpu_irq_affinity[real_cpu] & mask)) {
1562                         /* irq has no affinity for this CPU, ignore */
1563                         continue;
1564                 }
1565                 if(real_cpu == cpu) {
1566                         enable_local_vic_irq(irq);
1567                 }
1568                 else if(vic_irq_mask[real_cpu] & mask) {
1569                         vic_irq_enable_mask[real_cpu] |= mask;
1570                         processorList |= (1<<real_cpu);
1571                 }
1572         }
1573         spin_unlock_irqrestore(&vic_irq_lock, flags);
1574         if(processorList)
1575                 send_CPI(processorList, VIC_ENABLE_IRQ_CPI);
1576 }
1577
1578 static void
1579 disable_vic_irq(unsigned int irq)
1580 {
1581         /* lazy disable, do nothing */
1582 }
1583
1584 static void
1585 enable_local_vic_irq(unsigned int irq)
1586 {
1587         __u8 cpu = smp_processor_id();
1588         __u16 mask = ~(1 << irq);
1589         __u16 old_mask = vic_irq_mask[cpu];
1590
1591         vic_irq_mask[cpu] &= mask;
1592         if(vic_irq_mask[cpu] == old_mask)
1593                 return;
1594
1595         VDEBUG(("VOYAGER DEBUG: Enabling irq %d in hardware on CPU %d\n",
1596                 irq, cpu));
1597
1598         if (irq & 8) {
1599                 outb_p(cached_A1(cpu),0xA1);
1600                 (void)inb_p(0xA1);
1601         }
1602         else {
1603                 outb_p(cached_21(cpu),0x21);
1604                 (void)inb_p(0x21);
1605         }
1606 }
1607
1608 static void
1609 disable_local_vic_irq(unsigned int irq)
1610 {
1611         __u8 cpu = smp_processor_id();
1612         __u16 mask = (1 << irq);
1613         __u16 old_mask = vic_irq_mask[cpu];
1614
1615         if(irq == 7)
1616                 return;
1617
1618         vic_irq_mask[cpu] |= mask;
1619         if(old_mask == vic_irq_mask[cpu])
1620                 return;
1621
1622         VDEBUG(("VOYAGER DEBUG: Disabling irq %d in hardware on CPU %d\n",
1623                 irq, cpu));
1624
1625         if (irq & 8) {
1626                 outb_p(cached_A1(cpu),0xA1);
1627                 (void)inb_p(0xA1);
1628         }
1629         else {
1630                 outb_p(cached_21(cpu),0x21);
1631                 (void)inb_p(0x21);
1632         }
1633 }
1634
1635 /* The VIC is level triggered, so the ack can only be issued after the
1636  * interrupt completes.  However, we do Voyager lazy interrupt
1637  * handling here: It is an extremely expensive operation to mask an
1638  * interrupt in the vic, so we merely set a flag (IRQ_DISABLED).  If
1639  * this interrupt actually comes in, then we mask and ack here to push
1640  * the interrupt off to another CPU */
1641 static void
1642 before_handle_vic_irq(unsigned int irq)
1643 {
1644         irq_desc_t *desc = irq_desc + irq;
1645         __u8 cpu = smp_processor_id();
1646
1647         _raw_spin_lock(&vic_irq_lock);
1648         vic_intr_total++;
1649         vic_intr_count[cpu]++;
1650
1651         if(!(cpu_irq_affinity[cpu] & (1<<irq))) {
1652                 /* The irq is not in our affinity mask, push it off
1653                  * onto another CPU */
1654                 VDEBUG(("VOYAGER DEBUG: affinity triggered disable of irq %d on cpu %d\n",
1655                         irq, cpu));
1656                 disable_local_vic_irq(irq);
1657                 /* set IRQ_INPROGRESS to prevent the handler in irq.c from
1658                  * actually calling the interrupt routine */
1659                 desc->status |= IRQ_REPLAY | IRQ_INPROGRESS;
1660         } else if(desc->status & IRQ_DISABLED) {
1661                 /* Damn, the interrupt actually arrived, do the lazy
1662                  * disable thing. The interrupt routine in irq.c will
1663                  * not handle a IRQ_DISABLED interrupt, so nothing more
1664                  * need be done here */
1665                 VDEBUG(("VOYAGER DEBUG: lazy disable of irq %d on CPU %d\n",
1666                         irq, cpu));
1667                 disable_local_vic_irq(irq);
1668                 desc->status |= IRQ_REPLAY;
1669         } else {
1670                 desc->status &= ~IRQ_REPLAY;
1671         }
1672
1673         _raw_spin_unlock(&vic_irq_lock);
1674 }
1675
1676 /* Finish the VIC interrupt: basically mask */
1677 static void
1678 after_handle_vic_irq(unsigned int irq)
1679 {
1680         irq_desc_t *desc = irq_desc + irq;
1681
1682         _raw_spin_lock(&vic_irq_lock);
1683         {
1684                 unsigned int status = desc->status & ~IRQ_INPROGRESS;
1685 #ifdef VOYAGER_DEBUG
1686                 __u16 isr;
1687 #endif
1688
1689                 desc->status = status;
1690                 if ((status & IRQ_DISABLED))
1691                         disable_local_vic_irq(irq);
1692 #ifdef VOYAGER_DEBUG
1693                 /* DEBUG: before we ack, check what's in progress */
1694                 isr = vic_read_isr();
1695                 if((isr & (1<<irq) && !(status & IRQ_REPLAY)) == 0) {
1696                         int i;
1697                         __u8 cpu = smp_processor_id();
1698                         __u8 real_cpu;
1699                         int mask; /* Um... initialize me??? --RR */
1700
1701                         printk("VOYAGER SMP: CPU%d lost interrupt %d\n",
1702                                cpu, irq);
1703                         for_each_cpu(real_cpu, mask) {
1704
1705                                 outb(VIC_CPU_MASQUERADE_ENABLE | real_cpu,
1706                                      VIC_PROCESSOR_ID);
1707                                 isr = vic_read_isr();
1708                                 if(isr & (1<<irq)) {
1709                                         printk("VOYAGER SMP: CPU%d ack irq %d\n",
1710                                                real_cpu, irq);
1711                                         ack_vic_irq(irq);
1712                                 }
1713                                 outb(cpu, VIC_PROCESSOR_ID);
1714                         }
1715                 }
1716 #endif /* VOYAGER_DEBUG */
1717                 /* as soon as we ack, the interrupt is eligible for
1718                  * receipt by another CPU so everything must be in
1719                  * order here  */
1720                 ack_vic_irq(irq);
1721                 if(status & IRQ_REPLAY) {
1722                         /* replay is set if we disable the interrupt
1723                          * in the before_handle_vic_irq() routine, so
1724                          * clear the in progress bit here to allow the
1725                          * next CPU to handle this correctly */
1726                         desc->status &= ~(IRQ_REPLAY | IRQ_INPROGRESS);
1727                 }
1728 #ifdef VOYAGER_DEBUG
1729                 isr = vic_read_isr();
1730                 if((isr & (1<<irq)) != 0)
1731                         printk("VOYAGER SMP: after_handle_vic_irq() after ack irq=%d, isr=0x%x\n",
1732                                irq, isr);
1733 #endif /* VOYAGER_DEBUG */
1734         }
1735         _raw_spin_unlock(&vic_irq_lock);
1736
1737         /* All code after this point is out of the main path - the IRQ
1738          * may be intercepted by another CPU if reasserted */
1739 }
1740
1741
1742 /* Linux processor - interrupt affinity manipulations.
1743  *
1744  * For each processor, we maintain a 32 bit irq affinity mask.
1745  * Initially it is set to all 1's so every processor accepts every
1746  * interrupt.  In this call, we change the processor's affinity mask:
1747  *
1748  * Change from enable to disable:
1749  *
1750  * If the interrupt ever comes in to the processor, we will disable it
1751  * and ack it to push it off to another CPU, so just accept the mask here.
1752  *
1753  * Change from disable to enable:
1754  *
1755  * change the mask and then do an interrupt enable CPI to re-enable on
1756  * the selected processors */
1757
1758 void
1759 set_vic_irq_affinity(unsigned int irq, cpumask_t mask)
1760 {
1761         /* Only extended processors handle interrupts */
1762         unsigned long real_mask;
1763         unsigned long irq_mask = 1 << irq;
1764         int cpu;
1765
1766         real_mask = cpus_addr(mask)[0] & voyager_extended_vic_processors;
1767         
1768         if(cpus_addr(mask)[0] == 0)
1769                 /* can't have no cpu's to accept the interrupt -- extremely
1770                  * bad things will happen */
1771                 return;
1772
1773         if(irq == 0)
1774                 /* can't change the affinity of the timer IRQ.  This
1775                  * is due to the constraint in the voyager
1776                  * architecture that the CPI also comes in on and IRQ
1777                  * line and we have chosen IRQ0 for this.  If you
1778                  * raise the mask on this interrupt, the processor
1779                  * will no-longer be able to accept VIC CPIs */
1780                 return;
1781
1782         if(irq >= 32) 
1783                 /* You can only have 32 interrupts in a voyager system
1784                  * (and 32 only if you have a secondary microchannel
1785                  * bus) */
1786                 return;
1787
1788         for_each_online_cpu(cpu) {
1789                 unsigned long cpu_mask = 1 << cpu;
1790                 
1791                 if(cpu_mask & real_mask) {
1792                         /* enable the interrupt for this cpu */
1793                         cpu_irq_affinity[cpu] |= irq_mask;
1794                 } else {
1795                         /* disable the interrupt for this cpu */
1796                         cpu_irq_affinity[cpu] &= ~irq_mask;
1797                 }
1798         }
1799         /* this is magic, we now have the correct affinity maps, so
1800          * enable the interrupt.  This will send an enable CPI to
1801          * those cpu's who need to enable it in their local masks,
1802          * causing them to correct for the new affinity . If the
1803          * interrupt is currently globally disabled, it will simply be
1804          * disabled again as it comes in (voyager lazy disable).  If
1805          * the affinity map is tightened to disable the interrupt on a
1806          * cpu, it will be pushed off when it comes in */
1807         enable_vic_irq(irq);
1808 }
1809
1810 static void
1811 ack_vic_irq(unsigned int irq)
1812 {
1813         if (irq & 8) {
1814                 outb(0x62,0x20);        /* Specific EOI to cascade */
1815                 outb(0x60|(irq & 7),0xA0);
1816         } else {
1817                 outb(0x60 | (irq & 7),0x20);
1818         }
1819 }
1820
1821 /* enable the CPIs.  In the VIC, the CPIs are delivered by the 8259
1822  * but are not vectored by it.  This means that the 8259 mask must be
1823  * lowered to receive them */
1824 static __init void
1825 vic_enable_cpi(void)
1826 {
1827         __u8 cpu = smp_processor_id();
1828         
1829         /* just take a copy of the current mask (nop for boot cpu) */
1830         vic_irq_mask[cpu] = vic_irq_mask[boot_cpu_id];
1831
1832         enable_local_vic_irq(VIC_CPI_LEVEL0);
1833         enable_local_vic_irq(VIC_CPI_LEVEL1);
1834         /* for sys int and cmn int */
1835         enable_local_vic_irq(7);
1836
1837         if(is_cpu_quad()) {
1838                 outb(QIC_DEFAULT_MASK0, QIC_MASK_REGISTER0);
1839                 outb(QIC_CPI_ENABLE, QIC_MASK_REGISTER1);
1840                 VDEBUG(("VOYAGER SMP: QIC ENABLE CPI: CPU%d: MASK 0x%x\n",
1841                         cpu, QIC_CPI_ENABLE));
1842         }
1843
1844         VDEBUG(("VOYAGER SMP: ENABLE CPI: CPU%d: MASK 0x%x\n",
1845                 cpu, vic_irq_mask[cpu]));
1846 }
1847
1848 void
1849 voyager_smp_dump()
1850 {
1851         int old_cpu = smp_processor_id(), cpu;
1852
1853         /* dump the interrupt masks of each processor */
1854         for_each_online_cpu(cpu) {
1855                 __u16 imr, isr, irr;
1856                 unsigned long flags;
1857
1858                 local_irq_save(flags);
1859                 outb(VIC_CPU_MASQUERADE_ENABLE | cpu, VIC_PROCESSOR_ID);
1860                 imr = (inb(0xa1) << 8) | inb(0x21);
1861                 outb(0x0a, 0xa0);
1862                 irr = inb(0xa0) << 8;
1863                 outb(0x0a, 0x20);
1864                 irr |= inb(0x20);
1865                 outb(0x0b, 0xa0);
1866                 isr = inb(0xa0) << 8;
1867                 outb(0x0b, 0x20);
1868                 isr |= inb(0x20);
1869                 outb(old_cpu, VIC_PROCESSOR_ID);
1870                 local_irq_restore(flags);
1871                 printk("\tCPU%d: mask=0x%x, IMR=0x%x, IRR=0x%x, ISR=0x%x\n",
1872                        cpu, vic_irq_mask[cpu], imr, irr, isr);
1873 #if 0
1874                 /* These lines are put in to try to unstick an un ack'd irq */
1875                 if(isr != 0) {
1876                         int irq;
1877                         for(irq=0; irq<16; irq++) {
1878                                 if(isr & (1<<irq)) {
1879                                         printk("\tCPU%d: ack irq %d\n",
1880                                                cpu, irq);
1881                                         local_irq_save(flags);
1882                                         outb(VIC_CPU_MASQUERADE_ENABLE | cpu,
1883                                              VIC_PROCESSOR_ID);
1884                                         ack_vic_irq(irq);
1885                                         outb(old_cpu, VIC_PROCESSOR_ID);
1886                                         local_irq_restore(flags);
1887                                 }
1888                         }
1889                 }
1890 #endif
1891         }
1892 }
1893
1894 void
1895 smp_voyager_power_off(void *dummy)
1896 {
1897         if(smp_processor_id() == boot_cpu_id) 
1898                 voyager_power_off();
1899         else
1900                 smp_stop_cpu_function(NULL);
1901 }
1902
1903 void __init
1904 smp_prepare_cpus(unsigned int max_cpus)
1905 {
1906         /* FIXME: ignore max_cpus for now */
1907         smp_boot_cpus();
1908 }
1909
1910 void __devinit smp_prepare_boot_cpu(void)
1911 {
1912         cpu_set(smp_processor_id(), cpu_online_map);
1913         cpu_set(smp_processor_id(), cpu_callout_map);
1914         cpu_set(smp_processor_id(), cpu_possible_map);
1915 }
1916
1917 int __devinit
1918 __cpu_up(unsigned int cpu)
1919 {
1920         /* This only works at boot for x86.  See "rewrite" above. */
1921         if (cpu_isset(cpu, smp_commenced_mask))
1922                 return -ENOSYS;
1923
1924         /* In case one didn't come up */
1925         if (!cpu_isset(cpu, cpu_callin_map))
1926                 return -EIO;
1927         /* Unleash the CPU! */
1928         cpu_set(cpu, smp_commenced_mask);
1929         while (!cpu_isset(cpu, cpu_online_map))
1930                 mb();
1931         return 0;
1932 }
1933
1934 void __init 
1935 smp_cpus_done(unsigned int max_cpus)
1936 {
1937         zap_low_mappings();
1938 }