a52ec3a17b05e3c87e7ed62e36204d4b87fbfd35
[linux-2.6.git] / arch / blackfin / mach-bf538 / include / mach / dma.h
1 /*
2  * file:         include/asm-blackfin/mach-bf538/dma.h
3  * based on:
4  * author:
5  *
6  * created:
7  * description:
8  *      system mmr register map
9  * rev:
10  *
11  * modified:
12  *
13  *
14  * bugs:         enter bugs at http://blackfin.uclinux.org/
15  *
16  * this program is free software; you can redistribute it and/or modify
17  * it under the terms of the gnu general public license as published by
18  * the free software foundation; either version 2, or (at your option)
19  * any later version.
20  *
21  * this program is distributed in the hope that it will be useful,
22  * but without any warranty; without even the implied warranty of
23  * merchantability or fitness for a particular purpose.  see the
24  * gnu general public license for more details.
25  *
26  * you should have received a copy of the gnu general public license
27  * along with this program; see the file copying.
28  * if not, write to the free software foundation,
29  * 59 temple place - suite 330, boston, ma 02111-1307, usa.
30  */
31
32 #ifndef _MACH_DMA_H_
33 #define _MACH_DMA_H_
34
35 #define CH_PPI                  0
36 #define CH_SPORT0_RX            1
37 #define CH_SPORT0_TX            2
38 #define CH_SPORT1_RX            3
39 #define CH_SPORT1_TX            4
40 #define CH_SPI0                 5
41 #define CH_UART0_RX             6
42 #define CH_UART0_TX             7
43 #define CH_SPORT2_RX            8
44 #define CH_SPORT2_TX            9
45 #define CH_SPORT3_RX            10
46 #define CH_SPORT3_TX            11
47 #define CH_SPI1                 14
48 #define CH_SPI2                 15
49 #define CH_UART1_RX             16
50 #define CH_UART1_TX             17
51 #define CH_UART2_RX             18
52 #define CH_UART2_TX             19
53
54 #define CH_MEM_STREAM0_DEST     20
55 #define CH_MEM_STREAM0_SRC      21
56 #define CH_MEM_STREAM1_DEST     22
57 #define CH_MEM_STREAM1_SRC      23
58 #define CH_MEM_STREAM2_DEST     24
59 #define CH_MEM_STREAM2_SRC      25
60 #define CH_MEM_STREAM3_DEST     26
61 #define CH_MEM_STREAM3_SRC      27
62
63 #define MAX_DMA_CHANNELS 28
64
65 #endif