03665a8e16be73e676b392b164aed4abcfe067dc
[linux-2.6.git] / arch / blackfin / mach-bf527 / include / mach / blackfin.h
1 /*
2  * File:         include/asm-blackfin/mach-bf527/blackfin.h
3  * Based on:
4  * Author:
5  *
6  * Created:
7  * Description:
8  *
9  * Rev:
10  *
11  * Modified:
12  *
13  *
14  * Bugs:         Enter bugs at http://blackfin.uclinux.org/
15  *
16  * This program is free software; you can redistribute it and/or modify
17  * it under the terms of the GNU General Public License as published by
18  * the Free Software Foundation; either version 2, or (at your option)
19  * any later version.
20  *
21  * This program is distributed in the hope that it will be useful,
22  * but WITHOUT ANY WARRANTY; without even the implied warranty of
23  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
24  * GNU General Public License for more details.
25  *
26  * You should have received a copy of the GNU General Public License
27  * along with this program; see the file COPYING.
28  * If not, write to the Free Software Foundation,
29  * 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
30  */
31
32 #ifndef _MACH_BLACKFIN_H_
33 #define _MACH_BLACKFIN_H_
34
35 #include "bf527.h"
36 #include "defBF522.h"
37 #include "anomaly.h"
38
39 #if defined(CONFIG_BF527) || defined(CONFIG_BF526)
40 #include "defBF527.h"
41 #endif
42
43 #if defined(CONFIG_BF525) || defined(CONFIG_BF524)
44 #include "defBF525.h"
45 #endif
46
47 #if !defined(__ASSEMBLY__)
48 #include "cdefBF522.h"
49
50 #if defined(CONFIG_BF527) || defined(CONFIG_BF526)
51 #include "cdefBF527.h"
52 #endif
53
54 #if defined(CONFIG_BF525) || defined(CONFIG_BF524)
55 #include "cdefBF525.h"
56 #endif
57 #endif
58
59 /* UART_IIR Register */
60 #define STATUS(x)       ((x << 1) & 0x06)
61 #define STATUS_P1       0x02
62 #define STATUS_P0       0x01
63
64 #define BFIN_UART_NR_PORTS      2
65
66 #define OFFSET_THR              0x00    /* Transmit Holding register            */
67 #define OFFSET_RBR              0x00    /* Receive Buffer register              */
68 #define OFFSET_DLL              0x00    /* Divisor Latch (Low-Byte)             */
69 #define OFFSET_IER              0x04    /* Interrupt Enable Register            */
70 #define OFFSET_DLH              0x04    /* Divisor Latch (High-Byte)            */
71 #define OFFSET_IIR              0x08    /* Interrupt Identification Register    */
72 #define OFFSET_LCR              0x0C    /* Line Control Register                */
73 #define OFFSET_MCR              0x10    /* Modem Control Register               */
74 #define OFFSET_LSR              0x14    /* Line Status Register                 */
75 #define OFFSET_MSR              0x18    /* Modem Status Register                */
76 #define OFFSET_SCR              0x1C    /* SCR Scratch Register                 */
77 #define OFFSET_GCTL             0x24    /* Global Control Register              */
78
79 /* DPMC*/
80 #define bfin_read_STOPCK_OFF() bfin_read_STOPCK()
81 #define bfin_write_STOPCK_OFF(val) bfin_write_STOPCK(val)
82 #define STOPCK_OFF STOPCK
83
84 /* PLL_DIV Masks                                                                                                        */
85 #define CCLK_DIV1 CSEL_DIV1     /*          CCLK = VCO / 1                                  */
86 #define CCLK_DIV2 CSEL_DIV2     /*          CCLK = VCO / 2                                  */
87 #define CCLK_DIV4 CSEL_DIV4     /*          CCLK = VCO / 4                                  */
88 #define CCLK_DIV8 CSEL_DIV8     /*          CCLK = VCO / 8                                  */
89
90 #endif