Merge branches 'x86-asm-for-linus', 'x86-cleanups-for-linus', 'x86-cpu-for-linus...
[linux-3.10.git] / arch / x86 / kernel / process.c
1 #include <linux/errno.h>
2 #include <linux/kernel.h>
3 #include <linux/mm.h>
4 #include <linux/smp.h>
5 #include <linux/prctl.h>
6 #include <linux/slab.h>
7 #include <linux/sched.h>
8 #include <linux/module.h>
9 #include <linux/pm.h>
10 #include <linux/clockchips.h>
11 #include <linux/random.h>
12 #include <linux/user-return-notifier.h>
13 #include <linux/dmi.h>
14 #include <linux/utsname.h>
15 #include <linux/stackprotector.h>
16 #include <linux/tick.h>
17 #include <linux/cpuidle.h>
18 #include <trace/events/power.h>
19 #include <linux/hw_breakpoint.h>
20 #include <asm/cpu.h>
21 #include <asm/apic.h>
22 #include <asm/syscalls.h>
23 #include <asm/idle.h>
24 #include <asm/uaccess.h>
25 #include <asm/i387.h>
26 #include <asm/fpu-internal.h>
27 #include <asm/debugreg.h>
28 #include <asm/nmi.h>
29
30 /*
31  * per-CPU TSS segments. Threads are completely 'soft' on Linux,
32  * no more per-task TSS's. The TSS size is kept cacheline-aligned
33  * so they are allowed to end up in the .data..cacheline_aligned
34  * section. Since TSS's are completely CPU-local, we want them
35  * on exact cacheline boundaries, to eliminate cacheline ping-pong.
36  */
37 DEFINE_PER_CPU_SHARED_ALIGNED(struct tss_struct, init_tss) = INIT_TSS;
38
39 #ifdef CONFIG_X86_64
40 static DEFINE_PER_CPU(unsigned char, is_idle);
41 static ATOMIC_NOTIFIER_HEAD(idle_notifier);
42
43 void idle_notifier_register(struct notifier_block *n)
44 {
45         atomic_notifier_chain_register(&idle_notifier, n);
46 }
47 EXPORT_SYMBOL_GPL(idle_notifier_register);
48
49 void idle_notifier_unregister(struct notifier_block *n)
50 {
51         atomic_notifier_chain_unregister(&idle_notifier, n);
52 }
53 EXPORT_SYMBOL_GPL(idle_notifier_unregister);
54 #endif
55
56 struct kmem_cache *task_xstate_cachep;
57 EXPORT_SYMBOL_GPL(task_xstate_cachep);
58
59 int arch_dup_task_struct(struct task_struct *dst, struct task_struct *src)
60 {
61         int ret;
62
63         *dst = *src;
64         if (fpu_allocated(&src->thread.fpu)) {
65                 memset(&dst->thread.fpu, 0, sizeof(dst->thread.fpu));
66                 ret = fpu_alloc(&dst->thread.fpu);
67                 if (ret)
68                         return ret;
69                 fpu_copy(&dst->thread.fpu, &src->thread.fpu);
70         }
71         return 0;
72 }
73
74 void free_thread_xstate(struct task_struct *tsk)
75 {
76         fpu_free(&tsk->thread.fpu);
77 }
78
79 void arch_release_task_struct(struct task_struct *tsk)
80 {
81         free_thread_xstate(tsk);
82 }
83
84 void arch_task_cache_init(void)
85 {
86         task_xstate_cachep =
87                 kmem_cache_create("task_xstate", xstate_size,
88                                   __alignof__(union thread_xstate),
89                                   SLAB_PANIC | SLAB_NOTRACK, NULL);
90 }
91
92 /*
93  * Free current thread data structures etc..
94  */
95 void exit_thread(void)
96 {
97         struct task_struct *me = current;
98         struct thread_struct *t = &me->thread;
99         unsigned long *bp = t->io_bitmap_ptr;
100
101         if (bp) {
102                 struct tss_struct *tss = &per_cpu(init_tss, get_cpu());
103
104                 t->io_bitmap_ptr = NULL;
105                 clear_thread_flag(TIF_IO_BITMAP);
106                 /*
107                  * Careful, clear this in the TSS too:
108                  */
109                 memset(tss->io_bitmap, 0xff, t->io_bitmap_max);
110                 t->io_bitmap_max = 0;
111                 put_cpu();
112                 kfree(bp);
113         }
114 }
115
116 void show_regs_common(void)
117 {
118         const char *vendor, *product, *board;
119
120         vendor = dmi_get_system_info(DMI_SYS_VENDOR);
121         if (!vendor)
122                 vendor = "";
123         product = dmi_get_system_info(DMI_PRODUCT_NAME);
124         if (!product)
125                 product = "";
126
127         /* Board Name is optional */
128         board = dmi_get_system_info(DMI_BOARD_NAME);
129
130         printk(KERN_CONT "\n");
131         printk(KERN_DEFAULT "Pid: %d, comm: %.20s %s %s %.*s",
132                 current->pid, current->comm, print_tainted(),
133                 init_utsname()->release,
134                 (int)strcspn(init_utsname()->version, " "),
135                 init_utsname()->version);
136         printk(KERN_CONT " %s %s", vendor, product);
137         if (board)
138                 printk(KERN_CONT "/%s", board);
139         printk(KERN_CONT "\n");
140 }
141
142 void flush_thread(void)
143 {
144         struct task_struct *tsk = current;
145
146         flush_ptrace_hw_breakpoint(tsk);
147         memset(tsk->thread.tls_array, 0, sizeof(tsk->thread.tls_array));
148         /*
149          * Forget coprocessor state..
150          */
151         tsk->fpu_counter = 0;
152         clear_fpu(tsk);
153         clear_used_math();
154 }
155
156 static void hard_disable_TSC(void)
157 {
158         write_cr4(read_cr4() | X86_CR4_TSD);
159 }
160
161 void disable_TSC(void)
162 {
163         preempt_disable();
164         if (!test_and_set_thread_flag(TIF_NOTSC))
165                 /*
166                  * Must flip the CPU state synchronously with
167                  * TIF_NOTSC in the current running context.
168                  */
169                 hard_disable_TSC();
170         preempt_enable();
171 }
172
173 static void hard_enable_TSC(void)
174 {
175         write_cr4(read_cr4() & ~X86_CR4_TSD);
176 }
177
178 static void enable_TSC(void)
179 {
180         preempt_disable();
181         if (test_and_clear_thread_flag(TIF_NOTSC))
182                 /*
183                  * Must flip the CPU state synchronously with
184                  * TIF_NOTSC in the current running context.
185                  */
186                 hard_enable_TSC();
187         preempt_enable();
188 }
189
190 int get_tsc_mode(unsigned long adr)
191 {
192         unsigned int val;
193
194         if (test_thread_flag(TIF_NOTSC))
195                 val = PR_TSC_SIGSEGV;
196         else
197                 val = PR_TSC_ENABLE;
198
199         return put_user(val, (unsigned int __user *)adr);
200 }
201
202 int set_tsc_mode(unsigned int val)
203 {
204         if (val == PR_TSC_SIGSEGV)
205                 disable_TSC();
206         else if (val == PR_TSC_ENABLE)
207                 enable_TSC();
208         else
209                 return -EINVAL;
210
211         return 0;
212 }
213
214 void __switch_to_xtra(struct task_struct *prev_p, struct task_struct *next_p,
215                       struct tss_struct *tss)
216 {
217         struct thread_struct *prev, *next;
218
219         prev = &prev_p->thread;
220         next = &next_p->thread;
221
222         if (test_tsk_thread_flag(prev_p, TIF_BLOCKSTEP) ^
223             test_tsk_thread_flag(next_p, TIF_BLOCKSTEP)) {
224                 unsigned long debugctl = get_debugctlmsr();
225
226                 debugctl &= ~DEBUGCTLMSR_BTF;
227                 if (test_tsk_thread_flag(next_p, TIF_BLOCKSTEP))
228                         debugctl |= DEBUGCTLMSR_BTF;
229
230                 update_debugctlmsr(debugctl);
231         }
232
233         if (test_tsk_thread_flag(prev_p, TIF_NOTSC) ^
234             test_tsk_thread_flag(next_p, TIF_NOTSC)) {
235                 /* prev and next are different */
236                 if (test_tsk_thread_flag(next_p, TIF_NOTSC))
237                         hard_disable_TSC();
238                 else
239                         hard_enable_TSC();
240         }
241
242         if (test_tsk_thread_flag(next_p, TIF_IO_BITMAP)) {
243                 /*
244                  * Copy the relevant range of the IO bitmap.
245                  * Normally this is 128 bytes or less:
246                  */
247                 memcpy(tss->io_bitmap, next->io_bitmap_ptr,
248                        max(prev->io_bitmap_max, next->io_bitmap_max));
249         } else if (test_tsk_thread_flag(prev_p, TIF_IO_BITMAP)) {
250                 /*
251                  * Clear any possible leftover bits:
252                  */
253                 memset(tss->io_bitmap, 0xff, prev->io_bitmap_max);
254         }
255         propagate_user_return_notify(prev_p, next_p);
256 }
257
258 int sys_fork(struct pt_regs *regs)
259 {
260         return do_fork(SIGCHLD, regs->sp, regs, 0, NULL, NULL);
261 }
262
263 /*
264  * This is trivial, and on the face of it looks like it
265  * could equally well be done in user mode.
266  *
267  * Not so, for quite unobvious reasons - register pressure.
268  * In user mode vfork() cannot have a stack frame, and if
269  * done by calling the "clone()" system call directly, you
270  * do not have enough call-clobbered registers to hold all
271  * the information you need.
272  */
273 int sys_vfork(struct pt_regs *regs)
274 {
275         return do_fork(CLONE_VFORK | CLONE_VM | SIGCHLD, regs->sp, regs, 0,
276                        NULL, NULL);
277 }
278
279 long
280 sys_clone(unsigned long clone_flags, unsigned long newsp,
281           void __user *parent_tid, void __user *child_tid, struct pt_regs *regs)
282 {
283         if (!newsp)
284                 newsp = regs->sp;
285         return do_fork(clone_flags, newsp, regs, 0, parent_tid, child_tid);
286 }
287
288 /*
289  * This gets run with %si containing the
290  * function to call, and %di containing
291  * the "args".
292  */
293 extern void kernel_thread_helper(void);
294
295 /*
296  * Create a kernel thread
297  */
298 int kernel_thread(int (*fn)(void *), void *arg, unsigned long flags)
299 {
300         struct pt_regs regs;
301
302         memset(&regs, 0, sizeof(regs));
303
304         regs.si = (unsigned long) fn;
305         regs.di = (unsigned long) arg;
306
307 #ifdef CONFIG_X86_32
308         regs.ds = __USER_DS;
309         regs.es = __USER_DS;
310         regs.fs = __KERNEL_PERCPU;
311         regs.gs = __KERNEL_STACK_CANARY;
312 #else
313         regs.ss = __KERNEL_DS;
314 #endif
315
316         regs.orig_ax = -1;
317         regs.ip = (unsigned long) kernel_thread_helper;
318         regs.cs = __KERNEL_CS | get_kernel_rpl();
319         regs.flags = X86_EFLAGS_IF | X86_EFLAGS_BIT1;
320
321         /* Ok, create the new process.. */
322         return do_fork(flags | CLONE_VM | CLONE_UNTRACED, 0, &regs, 0, NULL, NULL);
323 }
324 EXPORT_SYMBOL(kernel_thread);
325
326 /*
327  * sys_execve() executes a new program.
328  */
329 long sys_execve(const char __user *name,
330                 const char __user *const __user *argv,
331                 const char __user *const __user *envp, struct pt_regs *regs)
332 {
333         long error;
334         char *filename;
335
336         filename = getname(name);
337         error = PTR_ERR(filename);
338         if (IS_ERR(filename))
339                 return error;
340         error = do_execve(filename, argv, envp, regs);
341
342 #ifdef CONFIG_X86_32
343         if (error == 0) {
344                 /* Make sure we don't return using sysenter.. */
345                 set_thread_flag(TIF_IRET);
346         }
347 #endif
348
349         putname(filename);
350         return error;
351 }
352
353 /*
354  * Idle related variables and functions
355  */
356 unsigned long boot_option_idle_override = IDLE_NO_OVERRIDE;
357 EXPORT_SYMBOL(boot_option_idle_override);
358
359 /*
360  * Powermanagement idle function, if any..
361  */
362 void (*pm_idle)(void);
363 #ifdef CONFIG_APM_MODULE
364 EXPORT_SYMBOL(pm_idle);
365 #endif
366
367 static inline int hlt_use_halt(void)
368 {
369         return 1;
370 }
371
372 #ifndef CONFIG_SMP
373 static inline void play_dead(void)
374 {
375         BUG();
376 }
377 #endif
378
379 #ifdef CONFIG_X86_64
380 void enter_idle(void)
381 {
382         this_cpu_write(is_idle, 1);
383         atomic_notifier_call_chain(&idle_notifier, IDLE_START, NULL);
384 }
385
386 static void __exit_idle(void)
387 {
388         if (x86_test_and_clear_bit_percpu(0, is_idle) == 0)
389                 return;
390         atomic_notifier_call_chain(&idle_notifier, IDLE_END, NULL);
391 }
392
393 /* Called from interrupts to signify idle end */
394 void exit_idle(void)
395 {
396         /* idle loop has pid 0 */
397         if (current->pid)
398                 return;
399         __exit_idle();
400 }
401 #endif
402
403 /*
404  * The idle thread. There's no useful work to be
405  * done, so just try to conserve power and have a
406  * low exit latency (ie sit in a loop waiting for
407  * somebody to say that they'd like to reschedule)
408  */
409 void cpu_idle(void)
410 {
411         /*
412          * If we're the non-boot CPU, nothing set the stack canary up
413          * for us.  CPU0 already has it initialized but no harm in
414          * doing it again.  This is a good place for updating it, as
415          * we wont ever return from this function (so the invalid
416          * canaries already on the stack wont ever trigger).
417          */
418         boot_init_stack_canary();
419         current_thread_info()->status |= TS_POLLING;
420
421         while (1) {
422                 tick_nohz_idle_enter();
423
424                 while (!need_resched()) {
425                         rmb();
426
427                         if (cpu_is_offline(smp_processor_id()))
428                                 play_dead();
429
430                         /*
431                          * Idle routines should keep interrupts disabled
432                          * from here on, until they go to idle.
433                          * Otherwise, idle callbacks can misfire.
434                          */
435                         local_touch_nmi();
436                         local_irq_disable();
437
438                         enter_idle();
439
440                         /* Don't trace irqs off for idle */
441                         stop_critical_timings();
442
443                         /* enter_idle() needs rcu for notifiers */
444                         rcu_idle_enter();
445
446                         if (cpuidle_idle_call())
447                                 pm_idle();
448
449                         rcu_idle_exit();
450                         start_critical_timings();
451
452                         /* In many cases the interrupt that ended idle
453                            has already called exit_idle. But some idle
454                            loops can be woken up without interrupt. */
455                         __exit_idle();
456                 }
457
458                 tick_nohz_idle_exit();
459                 preempt_enable_no_resched();
460                 schedule();
461                 preempt_disable();
462         }
463 }
464
465 /*
466  * We use this if we don't have any better
467  * idle routine..
468  */
469 void default_idle(void)
470 {
471         if (hlt_use_halt()) {
472                 trace_power_start_rcuidle(POWER_CSTATE, 1, smp_processor_id());
473                 trace_cpu_idle_rcuidle(1, smp_processor_id());
474                 current_thread_info()->status &= ~TS_POLLING;
475                 /*
476                  * TS_POLLING-cleared state must be visible before we
477                  * test NEED_RESCHED:
478                  */
479                 smp_mb();
480
481                 if (!need_resched())
482                         safe_halt();    /* enables interrupts racelessly */
483                 else
484                         local_irq_enable();
485                 current_thread_info()->status |= TS_POLLING;
486                 trace_power_end_rcuidle(smp_processor_id());
487                 trace_cpu_idle_rcuidle(PWR_EVENT_EXIT, smp_processor_id());
488         } else {
489                 local_irq_enable();
490                 /* loop is done by the caller */
491                 cpu_relax();
492         }
493 }
494 #ifdef CONFIG_APM_MODULE
495 EXPORT_SYMBOL(default_idle);
496 #endif
497
498 bool set_pm_idle_to_default(void)
499 {
500         bool ret = !!pm_idle;
501
502         pm_idle = default_idle;
503
504         return ret;
505 }
506 void stop_this_cpu(void *dummy)
507 {
508         local_irq_disable();
509         /*
510          * Remove this CPU:
511          */
512         set_cpu_online(smp_processor_id(), false);
513         disable_local_APIC();
514
515         for (;;) {
516                 if (hlt_works(smp_processor_id()))
517                         halt();
518         }
519 }
520
521 /* Default MONITOR/MWAIT with no hints, used for default C1 state */
522 static void mwait_idle(void)
523 {
524         if (!need_resched()) {
525                 trace_power_start_rcuidle(POWER_CSTATE, 1, smp_processor_id());
526                 trace_cpu_idle_rcuidle(1, smp_processor_id());
527                 if (this_cpu_has(X86_FEATURE_CLFLUSH_MONITOR))
528                         clflush((void *)&current_thread_info()->flags);
529
530                 __monitor((void *)&current_thread_info()->flags, 0, 0);
531                 smp_mb();
532                 if (!need_resched())
533                         __sti_mwait(0, 0);
534                 else
535                         local_irq_enable();
536                 trace_power_end_rcuidle(smp_processor_id());
537                 trace_cpu_idle_rcuidle(PWR_EVENT_EXIT, smp_processor_id());
538         } else
539                 local_irq_enable();
540 }
541
542 /*
543  * On SMP it's slightly faster (but much more power-consuming!)
544  * to poll the ->work.need_resched flag instead of waiting for the
545  * cross-CPU IPI to arrive. Use this option with caution.
546  */
547 static void poll_idle(void)
548 {
549         trace_power_start_rcuidle(POWER_CSTATE, 0, smp_processor_id());
550         trace_cpu_idle_rcuidle(0, smp_processor_id());
551         local_irq_enable();
552         while (!need_resched())
553                 cpu_relax();
554         trace_power_end_rcuidle(smp_processor_id());
555         trace_cpu_idle_rcuidle(PWR_EVENT_EXIT, smp_processor_id());
556 }
557
558 /*
559  * mwait selection logic:
560  *
561  * It depends on the CPU. For AMD CPUs that support MWAIT this is
562  * wrong. Family 0x10 and 0x11 CPUs will enter C1 on HLT. Powersavings
563  * then depend on a clock divisor and current Pstate of the core. If
564  * all cores of a processor are in halt state (C1) the processor can
565  * enter the C1E (C1 enhanced) state. If mwait is used this will never
566  * happen.
567  *
568  * idle=mwait overrides this decision and forces the usage of mwait.
569  */
570
571 #define MWAIT_INFO                      0x05
572 #define MWAIT_ECX_EXTENDED_INFO         0x01
573 #define MWAIT_EDX_C1                    0xf0
574
575 int mwait_usable(const struct cpuinfo_x86 *c)
576 {
577         u32 eax, ebx, ecx, edx;
578
579         /* Use mwait if idle=mwait boot option is given */
580         if (boot_option_idle_override == IDLE_FORCE_MWAIT)
581                 return 1;
582
583         /*
584          * Any idle= boot option other than idle=mwait means that we must not
585          * use mwait. Eg: idle=halt or idle=poll or idle=nomwait
586          */
587         if (boot_option_idle_override != IDLE_NO_OVERRIDE)
588                 return 0;
589
590         if (c->cpuid_level < MWAIT_INFO)
591                 return 0;
592
593         cpuid(MWAIT_INFO, &eax, &ebx, &ecx, &edx);
594         /* Check, whether EDX has extended info about MWAIT */
595         if (!(ecx & MWAIT_ECX_EXTENDED_INFO))
596                 return 1;
597
598         /*
599          * edx enumeratios MONITOR/MWAIT extensions. Check, whether
600          * C1  supports MWAIT
601          */
602         return (edx & MWAIT_EDX_C1);
603 }
604
605 bool amd_e400_c1e_detected;
606 EXPORT_SYMBOL(amd_e400_c1e_detected);
607
608 static cpumask_var_t amd_e400_c1e_mask;
609
610 void amd_e400_remove_cpu(int cpu)
611 {
612         if (amd_e400_c1e_mask != NULL)
613                 cpumask_clear_cpu(cpu, amd_e400_c1e_mask);
614 }
615
616 /*
617  * AMD Erratum 400 aware idle routine. We check for C1E active in the interrupt
618  * pending message MSR. If we detect C1E, then we handle it the same
619  * way as C3 power states (local apic timer and TSC stop)
620  */
621 static void amd_e400_idle(void)
622 {
623         if (need_resched())
624                 return;
625
626         if (!amd_e400_c1e_detected) {
627                 u32 lo, hi;
628
629                 rdmsr(MSR_K8_INT_PENDING_MSG, lo, hi);
630
631                 if (lo & K8_INTP_C1E_ACTIVE_MASK) {
632                         amd_e400_c1e_detected = true;
633                         if (!boot_cpu_has(X86_FEATURE_NONSTOP_TSC))
634                                 mark_tsc_unstable("TSC halt in AMD C1E");
635                         printk(KERN_INFO "System has AMD C1E enabled\n");
636                 }
637         }
638
639         if (amd_e400_c1e_detected) {
640                 int cpu = smp_processor_id();
641
642                 if (!cpumask_test_cpu(cpu, amd_e400_c1e_mask)) {
643                         cpumask_set_cpu(cpu, amd_e400_c1e_mask);
644                         /*
645                          * Force broadcast so ACPI can not interfere.
646                          */
647                         clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_FORCE,
648                                            &cpu);
649                         printk(KERN_INFO "Switch to broadcast mode on CPU%d\n",
650                                cpu);
651                 }
652                 clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_ENTER, &cpu);
653
654                 default_idle();
655
656                 /*
657                  * The switch back from broadcast mode needs to be
658                  * called with interrupts disabled.
659                  */
660                  local_irq_disable();
661                  clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_EXIT, &cpu);
662                  local_irq_enable();
663         } else
664                 default_idle();
665 }
666
667 void __cpuinit select_idle_routine(const struct cpuinfo_x86 *c)
668 {
669 #ifdef CONFIG_SMP
670         if (pm_idle == poll_idle && smp_num_siblings > 1) {
671                 printk_once(KERN_WARNING "WARNING: polling idle and HT enabled,"
672                         " performance may degrade.\n");
673         }
674 #endif
675         if (pm_idle)
676                 return;
677
678         if (cpu_has(c, X86_FEATURE_MWAIT) && mwait_usable(c)) {
679                 /*
680                  * One CPU supports mwait => All CPUs supports mwait
681                  */
682                 printk(KERN_INFO "using mwait in idle threads.\n");
683                 pm_idle = mwait_idle;
684         } else if (cpu_has_amd_erratum(amd_erratum_400)) {
685                 /* E400: APIC timer interrupt does not wake up CPU from C1e */
686                 printk(KERN_INFO "using AMD E400 aware idle routine\n");
687                 pm_idle = amd_e400_idle;
688         } else
689                 pm_idle = default_idle;
690 }
691
692 void __init init_amd_e400_c1e_mask(void)
693 {
694         /* If we're using amd_e400_idle, we need to allocate amd_e400_c1e_mask. */
695         if (pm_idle == amd_e400_idle)
696                 zalloc_cpumask_var(&amd_e400_c1e_mask, GFP_KERNEL);
697 }
698
699 static int __init idle_setup(char *str)
700 {
701         if (!str)
702                 return -EINVAL;
703
704         if (!strcmp(str, "poll")) {
705                 printk("using polling idle threads.\n");
706                 pm_idle = poll_idle;
707                 boot_option_idle_override = IDLE_POLL;
708         } else if (!strcmp(str, "mwait")) {
709                 boot_option_idle_override = IDLE_FORCE_MWAIT;
710                 WARN_ONCE(1, "\"idle=mwait\" will be removed in 2012\n");
711         } else if (!strcmp(str, "halt")) {
712                 /*
713                  * When the boot option of idle=halt is added, halt is
714                  * forced to be used for CPU idle. In such case CPU C2/C3
715                  * won't be used again.
716                  * To continue to load the CPU idle driver, don't touch
717                  * the boot_option_idle_override.
718                  */
719                 pm_idle = default_idle;
720                 boot_option_idle_override = IDLE_HALT;
721         } else if (!strcmp(str, "nomwait")) {
722                 /*
723                  * If the boot option of "idle=nomwait" is added,
724                  * it means that mwait will be disabled for CPU C2/C3
725                  * states. In such case it won't touch the variable
726                  * of boot_option_idle_override.
727                  */
728                 boot_option_idle_override = IDLE_NOMWAIT;
729         } else
730                 return -1;
731
732         return 0;
733 }
734 early_param("idle", idle_setup);
735
736 unsigned long arch_align_stack(unsigned long sp)
737 {
738         if (!(current->personality & ADDR_NO_RANDOMIZE) && randomize_va_space)
739                 sp -= get_random_int() % 8192;
740         return sp & ~0xf;
741 }
742
743 unsigned long arch_randomize_brk(struct mm_struct *mm)
744 {
745         unsigned long range_end = mm->brk + 0x02000000;
746         return randomize_range(mm->brk, range_end, 0) ? : mm->brk;
747 }
748