4aad7ecc90a24d974ab86dec2c9f97caa9cf9bb9
[linux-2.6.git] / sound / soc / davinci / davinci-i2s.c
1 /*
2  * ALSA SoC I2S (McBSP) Audio Layer for TI DAVINCI processor
3  *
4  * Author:      Vladimir Barinov, <vbarinov@embeddedalley.com>
5  * Copyright:   (C) 2007 MontaVista Software, Inc., <source@mvista.com>
6  *
7  * This program is free software; you can redistribute it and/or modify
8  * it under the terms of the GNU General Public License version 2 as
9  * published by the Free Software Foundation.
10  */
11
12 #include <linux/init.h>
13 #include <linux/module.h>
14 #include <linux/device.h>
15 #include <linux/delay.h>
16 #include <linux/io.h>
17 #include <linux/clk.h>
18
19 #include <sound/core.h>
20 #include <sound/pcm.h>
21 #include <sound/pcm_params.h>
22 #include <sound/initval.h>
23 #include <sound/soc.h>
24
25 #include <mach/asp.h>
26
27 #include "davinci-pcm.h"
28
29
30 /*
31  * NOTE:  terminology here is confusing.
32  *
33  *  - This driver supports the "Audio Serial Port" (ASP),
34  *    found on dm6446, dm355, and other DaVinci chips.
35  *
36  *  - But it labels it a "Multi-channel Buffered Serial Port"
37  *    (McBSP) as on older chips like the dm642 ... which was
38  *    backward-compatible, possibly explaining that confusion.
39  *
40  *  - OMAP chips have a controller called McBSP, which is
41  *    incompatible with the DaVinci flavor of McBSP.
42  *
43  *  - Newer DaVinci chips have a controller called McASP,
44  *    incompatible with ASP and with either McBSP.
45  *
46  * In short:  this uses ASP to implement I2S, not McBSP.
47  * And it won't be the only DaVinci implemention of I2S.
48  */
49 #define DAVINCI_MCBSP_DRR_REG   0x00
50 #define DAVINCI_MCBSP_DXR_REG   0x04
51 #define DAVINCI_MCBSP_SPCR_REG  0x08
52 #define DAVINCI_MCBSP_RCR_REG   0x0c
53 #define DAVINCI_MCBSP_XCR_REG   0x10
54 #define DAVINCI_MCBSP_SRGR_REG  0x14
55 #define DAVINCI_MCBSP_PCR_REG   0x24
56
57 #define DAVINCI_MCBSP_SPCR_RRST         (1 << 0)
58 #define DAVINCI_MCBSP_SPCR_RINTM(v)     ((v) << 4)
59 #define DAVINCI_MCBSP_SPCR_XRST         (1 << 16)
60 #define DAVINCI_MCBSP_SPCR_XINTM(v)     ((v) << 20)
61 #define DAVINCI_MCBSP_SPCR_GRST         (1 << 22)
62 #define DAVINCI_MCBSP_SPCR_FRST         (1 << 23)
63 #define DAVINCI_MCBSP_SPCR_FREE         (1 << 25)
64
65 #define DAVINCI_MCBSP_RCR_RWDLEN1(v)    ((v) << 5)
66 #define DAVINCI_MCBSP_RCR_RFRLEN1(v)    ((v) << 8)
67 #define DAVINCI_MCBSP_RCR_RDATDLY(v)    ((v) << 16)
68 #define DAVINCI_MCBSP_RCR_RFIG          (1 << 18)
69 #define DAVINCI_MCBSP_RCR_RWDLEN2(v)    ((v) << 21)
70
71 #define DAVINCI_MCBSP_XCR_XWDLEN1(v)    ((v) << 5)
72 #define DAVINCI_MCBSP_XCR_XFRLEN1(v)    ((v) << 8)
73 #define DAVINCI_MCBSP_XCR_XDATDLY(v)    ((v) << 16)
74 #define DAVINCI_MCBSP_XCR_XFIG          (1 << 18)
75 #define DAVINCI_MCBSP_XCR_XWDLEN2(v)    ((v) << 21)
76
77 #define DAVINCI_MCBSP_SRGR_FWID(v)      ((v) << 8)
78 #define DAVINCI_MCBSP_SRGR_FPER(v)      ((v) << 16)
79 #define DAVINCI_MCBSP_SRGR_FSGM         (1 << 28)
80
81 #define DAVINCI_MCBSP_PCR_CLKRP         (1 << 0)
82 #define DAVINCI_MCBSP_PCR_CLKXP         (1 << 1)
83 #define DAVINCI_MCBSP_PCR_FSRP          (1 << 2)
84 #define DAVINCI_MCBSP_PCR_FSXP          (1 << 3)
85 #define DAVINCI_MCBSP_PCR_SCLKME        (1 << 7)
86 #define DAVINCI_MCBSP_PCR_CLKRM         (1 << 8)
87 #define DAVINCI_MCBSP_PCR_CLKXM         (1 << 9)
88 #define DAVINCI_MCBSP_PCR_FSRM          (1 << 10)
89 #define DAVINCI_MCBSP_PCR_FSXM          (1 << 11)
90
91 enum {
92         DAVINCI_MCBSP_WORD_8 = 0,
93         DAVINCI_MCBSP_WORD_12,
94         DAVINCI_MCBSP_WORD_16,
95         DAVINCI_MCBSP_WORD_20,
96         DAVINCI_MCBSP_WORD_24,
97         DAVINCI_MCBSP_WORD_32,
98 };
99
100 static const unsigned char data_type[SNDRV_PCM_FORMAT_S32_LE + 1] = {
101         [SNDRV_PCM_FORMAT_S8]           = 1,
102         [SNDRV_PCM_FORMAT_S16_LE]       = 2,
103         [SNDRV_PCM_FORMAT_S32_LE]       = 4,
104 };
105
106 static const unsigned char asp_word_length[SNDRV_PCM_FORMAT_S32_LE + 1] = {
107         [SNDRV_PCM_FORMAT_S8]           = DAVINCI_MCBSP_WORD_8,
108         [SNDRV_PCM_FORMAT_S16_LE]       = DAVINCI_MCBSP_WORD_16,
109         [SNDRV_PCM_FORMAT_S32_LE]       = DAVINCI_MCBSP_WORD_32,
110 };
111
112 static const unsigned char double_fmt[SNDRV_PCM_FORMAT_S32_LE + 1] = {
113         [SNDRV_PCM_FORMAT_S8]           = SNDRV_PCM_FORMAT_S16_LE,
114         [SNDRV_PCM_FORMAT_S16_LE]       = SNDRV_PCM_FORMAT_S32_LE,
115 };
116
117 struct davinci_mcbsp_dev {
118         struct davinci_pcm_dma_params   dma_params[2];
119         void __iomem                    *base;
120 #define MOD_DSP_A       0
121 #define MOD_DSP_B       1
122         int                             mode;
123         u32                             pcr;
124         struct clk                      *clk;
125         /*
126          * Combining both channels into 1 element will at least double the
127          * amount of time between servicing the dma channel, increase
128          * effiency, and reduce the chance of overrun/underrun. But,
129          * it will result in the left & right channels being swapped.
130          *
131          * If relabeling the left and right channels is not possible,
132          * you may want to let the codec know to swap them back.
133          *
134          * It may allow x10 the amount of time to service dma requests,
135          * if the codec is master and is using an unnecessarily fast bit clock
136          * (ie. tlvaic23b), independent of the sample rate. So, having an
137          * entire frame at once means it can be serviced at the sample rate
138          * instead of the bit clock rate.
139          *
140          * In the now unlikely case that an underrun still
141          * occurs, both the left and right samples will be repeated
142          * so that no pops are heard, and the left and right channels
143          * won't end up being swapped because of the underrun.
144          */
145         unsigned enable_channel_combine:1;
146 };
147
148 static inline void davinci_mcbsp_write_reg(struct davinci_mcbsp_dev *dev,
149                                            int reg, u32 val)
150 {
151         __raw_writel(val, dev->base + reg);
152 }
153
154 static inline u32 davinci_mcbsp_read_reg(struct davinci_mcbsp_dev *dev, int reg)
155 {
156         return __raw_readl(dev->base + reg);
157 }
158
159 static void toggle_clock(struct davinci_mcbsp_dev *dev, int playback)
160 {
161         u32 m = playback ? DAVINCI_MCBSP_PCR_CLKXP : DAVINCI_MCBSP_PCR_CLKRP;
162         /* The clock needs to toggle to complete reset.
163          * So, fake it by toggling the clk polarity.
164          */
165         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_PCR_REG, dev->pcr ^ m);
166         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_PCR_REG, dev->pcr);
167 }
168
169 static void davinci_mcbsp_start(struct davinci_mcbsp_dev *dev,
170                 struct snd_pcm_substream *substream)
171 {
172         struct snd_soc_pcm_runtime *rtd = substream->private_data;
173         struct snd_soc_device *socdev = rtd->socdev;
174         struct snd_soc_platform *platform = socdev->card->platform;
175         int playback = (substream->stream == SNDRV_PCM_STREAM_PLAYBACK);
176         u32 spcr;
177         u32 mask = playback ? DAVINCI_MCBSP_SPCR_XRST : DAVINCI_MCBSP_SPCR_RRST;
178         spcr = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
179         if (spcr & mask) {
180                 /* start off disabled */
181                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG,
182                                 spcr & ~mask);
183                 toggle_clock(dev, playback);
184         }
185         if (dev->pcr & (DAVINCI_MCBSP_PCR_FSXM | DAVINCI_MCBSP_PCR_FSRM |
186                         DAVINCI_MCBSP_PCR_CLKXM | DAVINCI_MCBSP_PCR_CLKRM)) {
187                 /* Start the sample generator */
188                 spcr |= DAVINCI_MCBSP_SPCR_GRST;
189                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
190         }
191
192         if (playback) {
193                 /* Stop the DMA to avoid data loss */
194                 /* while the transmitter is out of reset to handle XSYNCERR */
195                 if (platform->pcm_ops->trigger) {
196                         int ret = platform->pcm_ops->trigger(substream,
197                                 SNDRV_PCM_TRIGGER_STOP);
198                         if (ret < 0)
199                                 printk(KERN_DEBUG "Playback DMA stop failed\n");
200                 }
201
202                 /* Enable the transmitter */
203                 spcr = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
204                 spcr |= DAVINCI_MCBSP_SPCR_XRST;
205                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
206
207                 /* wait for any unexpected frame sync error to occur */
208                 udelay(100);
209
210                 /* Disable the transmitter to clear any outstanding XSYNCERR */
211                 spcr = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
212                 spcr &= ~DAVINCI_MCBSP_SPCR_XRST;
213                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
214                 toggle_clock(dev, playback);
215
216                 /* Restart the DMA */
217                 if (platform->pcm_ops->trigger) {
218                         int ret = platform->pcm_ops->trigger(substream,
219                                 SNDRV_PCM_TRIGGER_START);
220                         if (ret < 0)
221                                 printk(KERN_DEBUG "Playback DMA start failed\n");
222                 }
223         }
224
225         /* Enable transmitter or receiver */
226         spcr = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
227         spcr |= mask;
228
229         if (dev->pcr & (DAVINCI_MCBSP_PCR_FSXM | DAVINCI_MCBSP_PCR_FSRM)) {
230                 /* Start frame sync */
231                 spcr |= DAVINCI_MCBSP_SPCR_FRST;
232         }
233         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
234 }
235
236 static void davinci_mcbsp_stop(struct davinci_mcbsp_dev *dev, int playback)
237 {
238         u32 spcr;
239
240         /* Reset transmitter/receiver and sample rate/frame sync generators */
241         spcr = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
242         spcr &= ~(DAVINCI_MCBSP_SPCR_GRST | DAVINCI_MCBSP_SPCR_FRST);
243         spcr &= playback ? ~DAVINCI_MCBSP_SPCR_XRST : ~DAVINCI_MCBSP_SPCR_RRST;
244         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
245         toggle_clock(dev, playback);
246 }
247
248 #define DEFAULT_BITPERSAMPLE    16
249
250 static int davinci_i2s_set_dai_fmt(struct snd_soc_dai *cpu_dai,
251                                    unsigned int fmt)
252 {
253         struct davinci_mcbsp_dev *dev = cpu_dai->private_data;
254         unsigned int pcr;
255         unsigned int srgr;
256         srgr = DAVINCI_MCBSP_SRGR_FSGM |
257                 DAVINCI_MCBSP_SRGR_FPER(DEFAULT_BITPERSAMPLE * 2 - 1) |
258                 DAVINCI_MCBSP_SRGR_FWID(DEFAULT_BITPERSAMPLE - 1);
259
260         /* set master/slave audio interface */
261         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
262         case SND_SOC_DAIFMT_CBS_CFS:
263                 /* cpu is master */
264                 pcr = DAVINCI_MCBSP_PCR_FSXM |
265                         DAVINCI_MCBSP_PCR_FSRM |
266                         DAVINCI_MCBSP_PCR_CLKXM |
267                         DAVINCI_MCBSP_PCR_CLKRM;
268                 break;
269         case SND_SOC_DAIFMT_CBM_CFS:
270                 /* McBSP CLKR pin is the input for the Sample Rate Generator.
271                  * McBSP FSR and FSX are driven by the Sample Rate Generator. */
272                 pcr = DAVINCI_MCBSP_PCR_SCLKME |
273                         DAVINCI_MCBSP_PCR_FSXM |
274                         DAVINCI_MCBSP_PCR_FSRM;
275                 break;
276         case SND_SOC_DAIFMT_CBM_CFM:
277                 /* codec is master */
278                 pcr = 0;
279                 break;
280         default:
281                 printk(KERN_ERR "%s:bad master\n", __func__);
282                 return -EINVAL;
283         }
284
285         /* interface format */
286         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
287         case SND_SOC_DAIFMT_I2S:
288                 /* Davinci doesn't support TRUE I2S, but some codecs will have
289                  * the left and right channels contiguous. This allows
290                  * dsp_a mode to be used with an inverted normal frame clk.
291                  * If your codec is master and does not have contiguous
292                  * channels, then you will have sound on only one channel.
293                  * Try using a different mode, or codec as slave.
294                  *
295                  * The TLV320AIC33 is an example of a codec where this works.
296                  * It has a variable bit clock frequency allowing it to have
297                  * valid data on every bit clock.
298                  *
299                  * The TLV320AIC23 is an example of a codec where this does not
300                  * work. It has a fixed bit clock frequency with progressively
301                  * more empty bit clock slots between channels as the sample
302                  * rate is lowered.
303                  */
304                 fmt ^= SND_SOC_DAIFMT_NB_IF;
305         case SND_SOC_DAIFMT_DSP_A:
306                 dev->mode = MOD_DSP_A;
307                 break;
308         case SND_SOC_DAIFMT_DSP_B:
309                 dev->mode = MOD_DSP_B;
310                 break;
311         default:
312                 printk(KERN_ERR "%s:bad format\n", __func__);
313                 return -EINVAL;
314         }
315
316         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
317         case SND_SOC_DAIFMT_NB_NF:
318                 /* CLKRP Receive clock polarity,
319                  *      1 - sampled on rising edge of CLKR
320                  *      valid on rising edge
321                  * CLKXP Transmit clock polarity,
322                  *      1 - clocked on falling edge of CLKX
323                  *      valid on rising edge
324                  * FSRP  Receive frame sync pol, 0 - active high
325                  * FSXP  Transmit frame sync pol, 0 - active high
326                  */
327                 pcr |= (DAVINCI_MCBSP_PCR_CLKXP | DAVINCI_MCBSP_PCR_CLKRP);
328                 break;
329         case SND_SOC_DAIFMT_IB_IF:
330                 /* CLKRP Receive clock polarity,
331                  *      0 - sampled on falling edge of CLKR
332                  *      valid on falling edge
333                  * CLKXP Transmit clock polarity,
334                  *      0 - clocked on rising edge of CLKX
335                  *      valid on falling edge
336                  * FSRP  Receive frame sync pol, 1 - active low
337                  * FSXP  Transmit frame sync pol, 1 - active low
338                  */
339                 pcr |= (DAVINCI_MCBSP_PCR_FSXP | DAVINCI_MCBSP_PCR_FSRP);
340                 break;
341         case SND_SOC_DAIFMT_NB_IF:
342                 /* CLKRP Receive clock polarity,
343                  *      1 - sampled on rising edge of CLKR
344                  *      valid on rising edge
345                  * CLKXP Transmit clock polarity,
346                  *      1 - clocked on falling edge of CLKX
347                  *      valid on rising edge
348                  * FSRP  Receive frame sync pol, 1 - active low
349                  * FSXP  Transmit frame sync pol, 1 - active low
350                  */
351                 pcr |= (DAVINCI_MCBSP_PCR_CLKXP | DAVINCI_MCBSP_PCR_CLKRP |
352                         DAVINCI_MCBSP_PCR_FSXP | DAVINCI_MCBSP_PCR_FSRP);
353                 break;
354         case SND_SOC_DAIFMT_IB_NF:
355                 /* CLKRP Receive clock polarity,
356                  *      0 - sampled on falling edge of CLKR
357                  *      valid on falling edge
358                  * CLKXP Transmit clock polarity,
359                  *      0 - clocked on rising edge of CLKX
360                  *      valid on falling edge
361                  * FSRP  Receive frame sync pol, 0 - active high
362                  * FSXP  Transmit frame sync pol, 0 - active high
363                  */
364                 break;
365         default:
366                 return -EINVAL;
367         }
368         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SRGR_REG, srgr);
369         dev->pcr = pcr;
370         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_PCR_REG, pcr);
371         return 0;
372 }
373
374 static int davinci_i2s_hw_params(struct snd_pcm_substream *substream,
375                                  struct snd_pcm_hw_params *params,
376                                  struct snd_soc_dai *dai)
377 {
378         struct davinci_mcbsp_dev *dev = dai->private_data;
379         struct davinci_pcm_dma_params *dma_params =
380                                         &dev->dma_params[substream->stream];
381         struct snd_interval *i = NULL;
382         int mcbsp_word_length;
383         unsigned int rcr, xcr, srgr;
384         u32 spcr;
385         snd_pcm_format_t fmt;
386         unsigned element_cnt = 1;
387
388         /* general line settings */
389         spcr = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
390         if (substream->stream == SNDRV_PCM_STREAM_CAPTURE) {
391                 spcr |= DAVINCI_MCBSP_SPCR_RINTM(3) | DAVINCI_MCBSP_SPCR_FREE;
392                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
393         } else {
394                 spcr |= DAVINCI_MCBSP_SPCR_XINTM(3) | DAVINCI_MCBSP_SPCR_FREE;
395                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, spcr);
396         }
397
398         i = hw_param_interval(params, SNDRV_PCM_HW_PARAM_SAMPLE_BITS);
399         srgr = DAVINCI_MCBSP_SRGR_FSGM;
400         srgr |= DAVINCI_MCBSP_SRGR_FWID(snd_interval_value(i) - 1);
401
402         i = hw_param_interval(params, SNDRV_PCM_HW_PARAM_FRAME_BITS);
403         srgr |= DAVINCI_MCBSP_SRGR_FPER(snd_interval_value(i) - 1);
404         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SRGR_REG, srgr);
405
406         rcr = DAVINCI_MCBSP_RCR_RFIG;
407         xcr = DAVINCI_MCBSP_XCR_XFIG;
408         if (dev->mode == MOD_DSP_B) {
409                 rcr |= DAVINCI_MCBSP_RCR_RDATDLY(0);
410                 xcr |= DAVINCI_MCBSP_XCR_XDATDLY(0);
411         } else {
412                 rcr |= DAVINCI_MCBSP_RCR_RDATDLY(1);
413                 xcr |= DAVINCI_MCBSP_XCR_XDATDLY(1);
414         }
415         /* Determine xfer data type */
416         fmt = params_format(params);
417         if ((fmt > SNDRV_PCM_FORMAT_S32_LE) || !data_type[fmt]) {
418                 printk(KERN_WARNING "davinci-i2s: unsupported PCM format\n");
419                 return -EINVAL;
420         }
421
422         if (params_channels(params) == 2) {
423                 element_cnt = 2;
424                 if (double_fmt[fmt] && dev->enable_channel_combine) {
425                         element_cnt = 1;
426                         fmt = double_fmt[fmt];
427                 }
428         }
429         dma_params->acnt = dma_params->data_type = data_type[fmt];
430         dma_params->fifo_level = 0;
431         mcbsp_word_length = asp_word_length[fmt];
432         rcr |= DAVINCI_MCBSP_RCR_RFRLEN1(element_cnt - 1);
433         xcr |= DAVINCI_MCBSP_XCR_XFRLEN1(element_cnt - 1);
434
435         rcr |= DAVINCI_MCBSP_RCR_RWDLEN1(mcbsp_word_length) |
436                 DAVINCI_MCBSP_RCR_RWDLEN2(mcbsp_word_length);
437         xcr |= DAVINCI_MCBSP_XCR_XWDLEN1(mcbsp_word_length) |
438                 DAVINCI_MCBSP_XCR_XWDLEN2(mcbsp_word_length);
439
440         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
441                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_XCR_REG, xcr);
442         else
443                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_RCR_REG, rcr);
444         return 0;
445 }
446
447 static int davinci_i2s_prepare(struct snd_pcm_substream *substream,
448                 struct snd_soc_dai *dai)
449 {
450         struct davinci_mcbsp_dev *dev = dai->private_data;
451         int playback = (substream->stream == SNDRV_PCM_STREAM_PLAYBACK);
452         davinci_mcbsp_stop(dev, playback);
453         if ((dev->pcr & DAVINCI_MCBSP_PCR_FSXM) == 0) {
454                 /* codec is master */
455                 davinci_mcbsp_start(dev, substream);
456         }
457         return 0;
458 }
459
460 static int davinci_i2s_trigger(struct snd_pcm_substream *substream, int cmd,
461                                struct snd_soc_dai *dai)
462 {
463         struct davinci_mcbsp_dev *dev = dai->private_data;
464         int ret = 0;
465         int playback = (substream->stream == SNDRV_PCM_STREAM_PLAYBACK);
466         if ((dev->pcr & DAVINCI_MCBSP_PCR_FSXM) == 0)
467                 return 0;       /* return if codec is master */
468
469         switch (cmd) {
470         case SNDRV_PCM_TRIGGER_START:
471         case SNDRV_PCM_TRIGGER_RESUME:
472         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
473                 davinci_mcbsp_start(dev, substream);
474                 break;
475         case SNDRV_PCM_TRIGGER_STOP:
476         case SNDRV_PCM_TRIGGER_SUSPEND:
477         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
478                 davinci_mcbsp_stop(dev, playback);
479                 break;
480         default:
481                 ret = -EINVAL;
482         }
483         return ret;
484 }
485
486 static void davinci_i2s_shutdown(struct snd_pcm_substream *substream,
487                 struct snd_soc_dai *dai)
488 {
489         struct davinci_mcbsp_dev *dev = dai->private_data;
490         int playback = (substream->stream == SNDRV_PCM_STREAM_PLAYBACK);
491         davinci_mcbsp_stop(dev, playback);
492 }
493
494 #define DAVINCI_I2S_RATES       SNDRV_PCM_RATE_8000_96000
495
496 static struct snd_soc_dai_ops davinci_i2s_dai_ops = {
497         .shutdown       = davinci_i2s_shutdown,
498         .prepare        = davinci_i2s_prepare,
499         .trigger        = davinci_i2s_trigger,
500         .hw_params      = davinci_i2s_hw_params,
501         .set_fmt        = davinci_i2s_set_dai_fmt,
502
503 };
504
505 struct snd_soc_dai davinci_i2s_dai = {
506         .name = "davinci-i2s",
507         .id = 0,
508         .playback = {
509                 .channels_min = 2,
510                 .channels_max = 2,
511                 .rates = DAVINCI_I2S_RATES,
512                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
513         .capture = {
514                 .channels_min = 2,
515                 .channels_max = 2,
516                 .rates = DAVINCI_I2S_RATES,
517                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
518         .ops = &davinci_i2s_dai_ops,
519
520 };
521 EXPORT_SYMBOL_GPL(davinci_i2s_dai);
522
523 static int davinci_i2s_probe(struct platform_device *pdev)
524 {
525         struct snd_platform_data *pdata = pdev->dev.platform_data;
526         struct davinci_mcbsp_dev *dev;
527         struct resource *mem, *ioarea, *res;
528         int ret;
529
530         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
531         if (!mem) {
532                 dev_err(&pdev->dev, "no mem resource?\n");
533                 return -ENODEV;
534         }
535
536         ioarea = request_mem_region(mem->start, (mem->end - mem->start) + 1,
537                                     pdev->name);
538         if (!ioarea) {
539                 dev_err(&pdev->dev, "McBSP region already claimed\n");
540                 return -EBUSY;
541         }
542
543         dev = kzalloc(sizeof(struct davinci_mcbsp_dev), GFP_KERNEL);
544         if (!dev) {
545                 ret = -ENOMEM;
546                 goto err_release_region;
547         }
548         if (pdata) {
549                 dev->enable_channel_combine = pdata->enable_channel_combine;
550                 dev->dma_params[SNDRV_PCM_STREAM_PLAYBACK].sram_size =
551                         pdata->sram_size_playback;
552                 dev->dma_params[SNDRV_PCM_STREAM_CAPTURE].sram_size =
553                         pdata->sram_size_capture;
554         }
555         dev->clk = clk_get(&pdev->dev, NULL);
556         if (IS_ERR(dev->clk)) {
557                 ret = -ENODEV;
558                 goto err_free_mem;
559         }
560         clk_enable(dev->clk);
561
562         dev->base = (void __iomem *)IO_ADDRESS(mem->start);
563
564         dev->dma_params[SNDRV_PCM_STREAM_PLAYBACK].dma_addr =
565             (dma_addr_t)(io_v2p(dev->base) + DAVINCI_MCBSP_DXR_REG);
566
567         dev->dma_params[SNDRV_PCM_STREAM_CAPTURE].dma_addr =
568             (dma_addr_t)(io_v2p(dev->base) + DAVINCI_MCBSP_DRR_REG);
569
570         /* first TX, then RX */
571         res = platform_get_resource(pdev, IORESOURCE_DMA, 0);
572         if (!res) {
573                 dev_err(&pdev->dev, "no DMA resource\n");
574                 ret = -ENXIO;
575                 goto err_free_mem;
576         }
577         dev->dma_params[SNDRV_PCM_STREAM_PLAYBACK].channel = res->start;
578
579         res = platform_get_resource(pdev, IORESOURCE_DMA, 1);
580         if (!res) {
581                 dev_err(&pdev->dev, "no DMA resource\n");
582                 ret = -ENXIO;
583                 goto err_free_mem;
584         }
585         dev->dma_params[SNDRV_PCM_STREAM_CAPTURE].channel = res->start;
586
587         davinci_i2s_dai.private_data = dev;
588         davinci_i2s_dai.capture.dma_data = dev->dma_params;
589         davinci_i2s_dai.playback.dma_data = dev->dma_params;
590         ret = snd_soc_register_dai(&davinci_i2s_dai);
591         if (ret != 0)
592                 goto err_free_mem;
593
594         return 0;
595
596 err_free_mem:
597         kfree(dev);
598 err_release_region:
599         release_mem_region(mem->start, (mem->end - mem->start) + 1);
600
601         return ret;
602 }
603
604 static int davinci_i2s_remove(struct platform_device *pdev)
605 {
606         struct davinci_mcbsp_dev *dev = davinci_i2s_dai.private_data;
607         struct resource *mem;
608
609         snd_soc_unregister_dai(&davinci_i2s_dai);
610         clk_disable(dev->clk);
611         clk_put(dev->clk);
612         dev->clk = NULL;
613         kfree(dev);
614         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
615         release_mem_region(mem->start, (mem->end - mem->start) + 1);
616
617         return 0;
618 }
619
620 static struct platform_driver davinci_mcbsp_driver = {
621         .probe          = davinci_i2s_probe,
622         .remove         = davinci_i2s_remove,
623         .driver         = {
624                 .name   = "davinci-asp",
625                 .owner  = THIS_MODULE,
626         },
627 };
628
629 static int __init davinci_i2s_init(void)
630 {
631         return platform_driver_register(&davinci_mcbsp_driver);
632 }
633 module_init(davinci_i2s_init);
634
635 static void __exit davinci_i2s_exit(void)
636 {
637         platform_driver_unregister(&davinci_mcbsp_driver);
638 }
639 module_exit(davinci_i2s_exit);
640
641 MODULE_AUTHOR("Vladimir Barinov");
642 MODULE_DESCRIPTION("TI DAVINCI I2S (McBSP) SoC Interface");
643 MODULE_LICENSE("GPL");