a6865f0479f70a5f67bfd2705e4387f0249884cc
[linux-2.6.git] / include / linux / cyclades.h
1 /* $Revision: 3.0 $$Date: 1998/11/02 14:20:59 $
2  * linux/include/linux/cyclades.h
3  *
4  * This file was initially written by
5  * Randolph Bentson <bentson@grieg.seaslug.org> and is maintained by
6  * Ivan Passos <ivan@cyclades.com>.
7  *
8  * This file contains the general definitions for the cyclades.c driver
9  *$Log: cyclades.h,v $
10  *Revision 3.1  2002/01/29 11:36:16  henrique
11  *added throttle field on struct cyclades_port to indicate whether the
12  *port is throttled or not
13  *
14  *Revision 3.1  2000/04/19 18:52:52  ivan
15  *converted address fields to unsigned long and added fields for physical
16  *addresses on cyclades_card structure;
17  *
18  *Revision 3.0  1998/11/02 14:20:59  ivan
19  *added nports field on cyclades_card structure;
20  *
21  *Revision 2.5  1998/08/03 16:57:01  ivan
22  *added cyclades_idle_stats structure;
23  * 
24  *Revision 2.4  1998/06/01 12:09:53  ivan
25  *removed closing_wait2 from cyclades_port structure;
26  *
27  *Revision 2.3  1998/03/16 18:01:12  ivan
28  *changes in the cyclades_port structure to get it closer to the 
29  *standard serial port structure;
30  *added constants for new ioctls;
31  *
32  *Revision 2.2  1998/02/17 16:50:00  ivan
33  *changes in the cyclades_port structure (addition of shutdown_wait and 
34  *chip_rev variables);
35  *added constants for new ioctls and for CD1400 rev. numbers.
36  *
37  *Revision 2.1  1997/10/24 16:03:00  ivan
38  *added rflow (which allows enabling the CD1400 special flow control 
39  *feature) and rtsdtr_inv (which allows DTR/RTS pin inversion) to 
40  *cyclades_port structure;
41  *added Alpha support
42  *
43  *Revision 2.0  1997/06/30 10:30:00  ivan
44  *added some new doorbell command constants related to IOCTLW and
45  *UART error signaling
46  *
47  *Revision 1.8  1997/06/03 15:30:00  ivan
48  *added constant ZFIRM_HLT
49  *added constant CyPCI_Ze_win ( = 2 * Cy_PCI_Zwin)
50  *
51  *Revision 1.7  1997/03/26 10:30:00  daniel
52  *new entries at the end of cyclades_port struct to reallocate
53  *variables illegally allocated within card memory.
54  *
55  *Revision 1.6  1996/09/09 18:35:30  bentson
56  *fold in changes for Cyclom-Z -- including structures for
57  *communicating with board as well modest changes to original
58  *structures to support new features.
59  *
60  *Revision 1.5  1995/11/13 21:13:31  bentson
61  *changes suggested by Michael Chastain <mec@duracef.shout.net>
62  *to support use of this file in non-kernel applications
63  *
64  *
65  */
66
67 #ifndef _LINUX_CYCLADES_H
68 #define _LINUX_CYCLADES_H
69
70 struct cyclades_monitor {
71         unsigned long           int_count;
72         unsigned long           char_count;
73         unsigned long           char_max;
74         unsigned long           char_last;
75 };
76
77 /*
78  * These stats all reflect activity since the device was last initialized.
79  * (i.e., since the port was opened with no other processes already having it
80  * open)
81  */
82 struct cyclades_idle_stats {
83     time_t         in_use;      /* Time device has been in use (secs) */
84     time_t         recv_idle;   /* Time since last char received (secs) */
85     time_t         xmit_idle;   /* Time since last char transmitted (secs) */
86     unsigned long  recv_bytes;  /* Bytes received */
87     unsigned long  xmit_bytes;  /* Bytes transmitted */
88     unsigned long  overruns;    /* Input overruns */
89     unsigned long  frame_errs;  /* Input framing errors */
90     unsigned long  parity_errs; /* Input parity errors */
91 };
92
93 #define CYCLADES_MAGIC  0x4359
94
95 #define CYGETMON                0x435901
96 #define CYGETTHRESH             0x435902
97 #define CYSETTHRESH             0x435903
98 #define CYGETDEFTHRESH          0x435904
99 #define CYSETDEFTHRESH          0x435905
100 #define CYGETTIMEOUT            0x435906
101 #define CYSETTIMEOUT            0x435907
102 #define CYGETDEFTIMEOUT         0x435908
103 #define CYSETDEFTIMEOUT         0x435909
104 #define CYSETRFLOW              0x43590a
105 #define CYGETRFLOW              0x43590b
106 #define CYSETRTSDTR_INV         0x43590c
107 #define CYGETRTSDTR_INV         0x43590d
108 #define CYZSETPOLLCYCLE         0x43590e
109 #define CYZGETPOLLCYCLE         0x43590f
110 #define CYGETCD1400VER          0x435910
111 #define CYGETCARDINFO           0x435911
112 #define CYSETWAIT               0x435912
113 #define CYGETWAIT               0x435913
114
115 /*************** CYCLOM-Z ADDITIONS ***************/
116
117 #define CZIOC           ('M' << 8)
118 #define CZ_NBOARDS      (CZIOC|0xfa)
119 #define CZ_BOOT_START   (CZIOC|0xfb)
120 #define CZ_BOOT_DATA    (CZIOC|0xfc)
121 #define CZ_BOOT_END     (CZIOC|0xfd)
122 #define CZ_TEST         (CZIOC|0xfe)
123
124 #define CZ_DEF_POLL     (HZ/25)
125
126 #define MAX_BOARD       4       /* Max number of boards */
127 #define MAX_DEV         256     /* Max number of ports total */
128 #define CYZ_MAX_SPEED   921600
129
130 #define CYZ_FIFO_SIZE   16
131
132 #define CYZ_BOOT_NWORDS 0x100
133 struct CYZ_BOOT_CTRL {
134         unsigned short  nboard;
135         int             status[MAX_BOARD];
136         int             nchannel[MAX_BOARD];
137         int             fw_rev[MAX_BOARD];
138         unsigned long   offset;
139         unsigned long   data[CYZ_BOOT_NWORDS];
140 };
141
142
143 #ifndef DP_WINDOW_SIZE
144 /* #include "cyclomz.h" */
145 /****************** ****************** *******************/
146 /*
147  *      The data types defined below are used in all ZFIRM interface
148  *      data structures. They accomodate differences between HW
149  *      architectures and compilers.
150  */
151
152 #include <asm/types.h>
153
154 typedef __u64  ucdouble;                /* 64 bits, unsigned */
155 typedef __u32  uclong;                  /* 32 bits, unsigned */
156 typedef __u16  ucshort;         /* 16 bits, unsigned */
157 typedef __u8   ucchar;                  /* 8 bits, unsigned */
158
159 /*
160  *      Memory Window Sizes
161  */
162
163 #define DP_WINDOW_SIZE          (0x00080000)    /* window size 512 Kb */
164 #define ZE_DP_WINDOW_SIZE       (0x00100000)    /* window size 1 Mb (Ze and
165                                                   8Zo V.2 */
166 #define CTRL_WINDOW_SIZE        (0x00000080)    /* runtime regs 128 bytes */
167
168 /*
169  *      CUSTOM_REG - Cyclom-Z/PCI Custom Registers Set. The driver
170  *      normally will access only interested on the fpga_id, fpga_version,
171  *      start_cpu and stop_cpu.
172  */
173
174 struct  CUSTOM_REG {
175         uclong  fpga_id;                /* FPGA Identification Register */
176         uclong  fpga_version;           /* FPGA Version Number Register */
177         uclong  cpu_start;              /* CPU start Register (write) */
178         uclong  cpu_stop;               /* CPU stop Register (write) */
179         uclong  misc_reg;               /* Miscelaneous Register */
180         uclong  idt_mode;               /* IDT mode Register */
181         uclong  uart_irq_status;        /* UART IRQ status Register */
182         uclong  clear_timer0_irq;       /* Clear timer interrupt Register */
183         uclong  clear_timer1_irq;       /* Clear timer interrupt Register */
184         uclong  clear_timer2_irq;       /* Clear timer interrupt Register */
185         uclong  test_register;          /* Test Register */
186         uclong  test_count;             /* Test Count Register */
187         uclong  timer_select;           /* Timer select register */
188         uclong  pr_uart_irq_status;     /* Prioritized UART IRQ stat Reg */
189         uclong  ram_wait_state;         /* RAM wait-state Register */
190         uclong  uart_wait_state;        /* UART wait-state Register */
191         uclong  timer_wait_state;       /* timer wait-state Register */
192         uclong  ack_wait_state;         /* ACK wait State Register */
193 };
194
195 /*
196  *      RUNTIME_9060 - PLX PCI9060ES local configuration and shared runtime
197  *      registers. This structure can be used to access the 9060 registers
198  *      (memory mapped).
199  */
200
201 struct RUNTIME_9060 {
202         uclong  loc_addr_range; /* 00h - Local Address Range */
203         uclong  loc_addr_base;  /* 04h - Local Address Base */
204         uclong  loc_arbitr;     /* 08h - Local Arbitration */
205         uclong  endian_descr;   /* 0Ch - Big/Little Endian Descriptor */
206         uclong  loc_rom_range;  /* 10h - Local ROM Range */
207         uclong  loc_rom_base;   /* 14h - Local ROM Base */
208         uclong  loc_bus_descr;  /* 18h - Local Bus descriptor */
209         uclong  loc_range_mst;  /* 1Ch - Local Range for Master to PCI */
210         uclong  loc_base_mst;   /* 20h - Local Base for Master PCI */
211         uclong  loc_range_io;   /* 24h - Local Range for Master IO */
212         uclong  pci_base_mst;   /* 28h - PCI Base for Master PCI */
213         uclong  pci_conf_io;    /* 2Ch - PCI configuration for Master IO */
214         uclong  filler1;        /* 30h */
215         uclong  filler2;        /* 34h */
216         uclong  filler3;        /* 38h */
217         uclong  filler4;        /* 3Ch */
218         uclong  mail_box_0;     /* 40h - Mail Box 0 */
219         uclong  mail_box_1;     /* 44h - Mail Box 1 */
220         uclong  mail_box_2;     /* 48h - Mail Box 2 */
221         uclong  mail_box_3;     /* 4Ch - Mail Box 3 */
222         uclong  filler5;        /* 50h */
223         uclong  filler6;        /* 54h */
224         uclong  filler7;        /* 58h */
225         uclong  filler8;        /* 5Ch */
226         uclong  pci_doorbell;   /* 60h - PCI to Local Doorbell */
227         uclong  loc_doorbell;   /* 64h - Local to PCI Doorbell */
228         uclong  intr_ctrl_stat; /* 68h - Interrupt Control/Status */
229         uclong  init_ctrl;      /* 6Ch - EEPROM control, Init Control, etc */
230 };
231
232 /* Values for the Local Base Address re-map register */
233
234 #define WIN_RAM         0x00000001L     /* set the sliding window to RAM */
235 #define WIN_CREG        0x14000001L     /* set the window to custom Registers */
236
237 /* Values timer select registers */
238
239 #define TIMER_BY_1M     0x00            /* clock divided by 1M */
240 #define TIMER_BY_256K   0x01            /* clock divided by 256k */
241 #define TIMER_BY_128K   0x02            /* clock divided by 128k */
242 #define TIMER_BY_32K    0x03            /* clock divided by 32k */
243
244 /****************** ****************** *******************/
245 #endif
246
247 #ifndef ZFIRM_ID
248 /* #include "zfwint.h" */
249 /****************** ****************** *******************/
250 /*
251  *      This file contains the definitions for interfacing with the
252  *      Cyclom-Z ZFIRM Firmware.
253  */
254
255 /* General Constant definitions */
256
257 #define MAX_CHAN        64              /* max number of channels per board */
258
259 /* firmware id structure (set after boot) */
260
261 #define ID_ADDRESS      0x00000180L     /* signature/pointer address */
262 #define ZFIRM_ID        0x5557465AL     /* ZFIRM/U signature */
263 #define ZFIRM_HLT       0x59505B5CL     /* ZFIRM needs external power supply */
264 #define ZFIRM_RST       0x56040674L     /* RST signal (due to FW reset) */
265
266 #define ZF_TINACT_DEF   1000            /* default inactivity timeout 
267                                            (1000 ms) */
268 #define ZF_TINACT       ZF_TINACT_DEF
269
270 struct  FIRM_ID {
271         uclong  signature;              /* ZFIRM/U signature */
272         uclong  zfwctrl_addr;           /* pointer to ZFW_CTRL structure */
273 };
274
275 /* Op. System id */
276
277 #define C_OS_LINUX      0x00000030      /* generic Linux system */
278
279 /* channel op_mode */
280
281 #define C_CH_DISABLE    0x00000000      /* channel is disabled */
282 #define C_CH_TXENABLE   0x00000001      /* channel Tx enabled */
283 #define C_CH_RXENABLE   0x00000002      /* channel Rx enabled */
284 #define C_CH_ENABLE     0x00000003      /* channel Tx/Rx enabled */
285 #define C_CH_LOOPBACK   0x00000004      /* Loopback mode */
286
287 /* comm_parity - parity */
288
289 #define C_PR_NONE       0x00000000      /* None */
290 #define C_PR_ODD        0x00000001      /* Odd */
291 #define C_PR_EVEN       0x00000002      /* Even */
292 #define C_PR_MARK       0x00000004      /* Mark */
293 #define C_PR_SPACE      0x00000008      /* Space */
294 #define C_PR_PARITY     0x000000ff
295
296 #define C_PR_DISCARD    0x00000100      /* discard char with frame/par error */
297 #define C_PR_IGNORE     0x00000200      /* ignore frame/par error */
298
299 /* comm_data_l - data length and stop bits */
300
301 #define C_DL_CS5        0x00000001
302 #define C_DL_CS6        0x00000002
303 #define C_DL_CS7        0x00000004
304 #define C_DL_CS8        0x00000008
305 #define C_DL_CS         0x0000000f
306 #define C_DL_1STOP      0x00000010
307 #define C_DL_15STOP     0x00000020
308 #define C_DL_2STOP      0x00000040
309 #define C_DL_STOP       0x000000f0
310
311 /* interrupt enabling/status */
312
313 #define C_IN_DISABLE    0x00000000      /* zero, disable interrupts */
314 #define C_IN_TXBEMPTY   0x00000001      /* tx buffer empty */
315 #define C_IN_TXLOWWM    0x00000002      /* tx buffer below LWM */
316 #define C_IN_RXHIWM     0x00000010      /* rx buffer above HWM */
317 #define C_IN_RXNNDT     0x00000020      /* rx no new data timeout */
318 #define C_IN_MDCD       0x00000100      /* modem DCD change */
319 #define C_IN_MDSR       0x00000200      /* modem DSR change */
320 #define C_IN_MRI        0x00000400      /* modem RI change */
321 #define C_IN_MCTS       0x00000800      /* modem CTS change */
322 #define C_IN_RXBRK      0x00001000      /* Break received */
323 #define C_IN_PR_ERROR   0x00002000      /* parity error */
324 #define C_IN_FR_ERROR   0x00004000      /* frame error */
325 #define C_IN_OVR_ERROR  0x00008000      /* overrun error */
326 #define C_IN_RXOFL      0x00010000      /* RX buffer overflow */
327 #define C_IN_IOCTLW     0x00020000      /* I/O control w/ wait */
328 #define C_IN_MRTS       0x00040000      /* modem RTS drop */
329 #define C_IN_ICHAR      0x00080000
330  
331 /* flow control */
332
333 #define C_FL_OXX        0x00000001      /* output Xon/Xoff flow control */
334 #define C_FL_IXX        0x00000002      /* output Xon/Xoff flow control */
335 #define C_FL_OIXANY     0x00000004      /* output Xon/Xoff (any xon) */
336 #define C_FL_SWFLOW     0x0000000f
337
338 /* flow status */
339
340 #define C_FS_TXIDLE     0x00000000      /* no Tx data in the buffer or UART */
341 #define C_FS_SENDING    0x00000001      /* UART is sending data */
342 #define C_FS_SWFLOW     0x00000002      /* Tx is stopped by received Xoff */
343
344 /* rs_control/rs_status RS-232 signals */
345
346 #define C_RS_PARAM      0x80000000      /* Indicates presence of parameter in 
347                                            IOCTLM command */
348 #define C_RS_RTS        0x00000001      /* RTS */
349 #define C_RS_DTR        0x00000004      /* DTR */
350 #define C_RS_DCD        0x00000100      /* CD */
351 #define C_RS_DSR        0x00000200      /* DSR */
352 #define C_RS_RI         0x00000400      /* RI */
353 #define C_RS_CTS        0x00000800      /* CTS */
354
355 /* commands Host <-> Board */
356
357 #define C_CM_RESET      0x01            /* reset/flush buffers */
358 #define C_CM_IOCTL      0x02            /* re-read CH_CTRL */
359 #define C_CM_IOCTLW     0x03            /* re-read CH_CTRL, intr when done */
360 #define C_CM_IOCTLM     0x04            /* RS-232 outputs change */
361 #define C_CM_SENDXOFF   0x10            /* send Xoff */
362 #define C_CM_SENDXON    0x11            /* send Xon */
363 #define C_CM_CLFLOW     0x12            /* Clear flow control (resume) */
364 #define C_CM_SENDBRK    0x41            /* send break */
365 #define C_CM_INTBACK    0x42            /* Interrupt back */
366 #define C_CM_SET_BREAK  0x43            /* Tx break on */
367 #define C_CM_CLR_BREAK  0x44            /* Tx break off */
368 #define C_CM_CMD_DONE   0x45            /* Previous command done */
369 #define C_CM_INTBACK2   0x46            /* Alternate Interrupt back */
370 #define C_CM_TINACT     0x51            /* set inactivity detection */
371 #define C_CM_IRQ_ENBL   0x52            /* enable generation of interrupts */
372 #define C_CM_IRQ_DSBL   0x53            /* disable generation of interrupts */
373 #define C_CM_ACK_ENBL   0x54            /* enable acknowledged interrupt mode */
374 #define C_CM_ACK_DSBL   0x55            /* disable acknowledged intr mode */
375 #define C_CM_FLUSH_RX   0x56            /* flushes Rx buffer */
376 #define C_CM_FLUSH_TX   0x57            /* flushes Tx buffer */
377 #define C_CM_Q_ENABLE   0x58            /* enables queue access from the 
378                                            driver */
379 #define C_CM_Q_DISABLE  0x59            /* disables queue access from the 
380                                            driver */
381
382 #define C_CM_TXBEMPTY   0x60            /* Tx buffer is empty */
383 #define C_CM_TXLOWWM    0x61            /* Tx buffer low water mark */
384 #define C_CM_RXHIWM     0x62            /* Rx buffer high water mark */
385 #define C_CM_RXNNDT     0x63            /* rx no new data timeout */
386 #define C_CM_TXFEMPTY   0x64
387 #define C_CM_ICHAR      0x65
388 #define C_CM_MDCD       0x70            /* modem DCD change */
389 #define C_CM_MDSR       0x71            /* modem DSR change */
390 #define C_CM_MRI        0x72            /* modem RI change */
391 #define C_CM_MCTS       0x73            /* modem CTS change */
392 #define C_CM_MRTS       0x74            /* modem RTS drop */
393 #define C_CM_RXBRK      0x84            /* Break received */
394 #define C_CM_PR_ERROR   0x85            /* Parity error */
395 #define C_CM_FR_ERROR   0x86            /* Frame error */
396 #define C_CM_OVR_ERROR  0x87            /* Overrun error */
397 #define C_CM_RXOFL      0x88            /* RX buffer overflow */
398 #define C_CM_CMDERROR   0x90            /* command error */
399 #define C_CM_FATAL      0x91            /* fatal error */
400 #define C_CM_HW_RESET   0x92            /* reset board */
401
402 /*
403  *      CH_CTRL - This per port structure contains all parameters
404  *      that control an specific port. It can be seen as the
405  *      configuration registers of a "super-serial-controller".
406  */
407
408 struct CH_CTRL {
409         uclong  op_mode;        /* operation mode */
410         uclong  intr_enable;    /* interrupt masking */
411         uclong  sw_flow;        /* SW flow control */
412         uclong  flow_status;    /* output flow status */
413         uclong  comm_baud;      /* baud rate  - numerically specified */
414         uclong  comm_parity;    /* parity */
415         uclong  comm_data_l;    /* data length/stop */
416         uclong  comm_flags;     /* other flags */
417         uclong  hw_flow;        /* HW flow control */
418         uclong  rs_control;     /* RS-232 outputs */
419         uclong  rs_status;      /* RS-232 inputs */
420         uclong  flow_xon;       /* xon char */
421         uclong  flow_xoff;      /* xoff char */
422         uclong  hw_overflow;    /* hw overflow counter */
423         uclong  sw_overflow;    /* sw overflow counter */
424         uclong  comm_error;     /* frame/parity error counter */
425         uclong ichar;
426         uclong filler[7];
427 };
428
429
430 /*
431  *      BUF_CTRL - This per channel structure contains
432  *      all Tx and Rx buffer control for a given channel.
433  */
434
435 struct  BUF_CTRL        {
436         uclong  flag_dma;       /* buffers are in Host memory */
437         uclong  tx_bufaddr;     /* address of the tx buffer */
438         uclong  tx_bufsize;     /* tx buffer size */
439         uclong  tx_threshold;   /* tx low water mark */
440         uclong  tx_get;         /* tail index tx buf */
441         uclong  tx_put;         /* head index tx buf */
442         uclong  rx_bufaddr;     /* address of the rx buffer */
443         uclong  rx_bufsize;     /* rx buffer size */
444         uclong  rx_threshold;   /* rx high water mark */
445         uclong  rx_get;         /* tail index rx buf */
446         uclong  rx_put;         /* head index rx buf */
447         uclong  filler[5];      /* filler to align structures */
448 };
449
450 /*
451  *      BOARD_CTRL - This per board structure contains all global 
452  *      control fields related to the board.
453  */
454
455 struct BOARD_CTRL {
456
457         /* static info provided by the on-board CPU */
458         uclong  n_channel;      /* number of channels */
459         uclong  fw_version;     /* firmware version */
460
461         /* static info provided by the driver */
462         uclong  op_system;      /* op_system id */
463         uclong  dr_version;     /* driver version */
464
465         /* board control area */
466         uclong  inactivity;     /* inactivity control */
467
468         /* host to FW commands */
469         uclong  hcmd_channel;   /* channel number */
470         uclong  hcmd_param;     /* pointer to parameters */
471
472         /* FW to Host commands */
473         uclong  fwcmd_channel;  /* channel number */
474         uclong  fwcmd_param;    /* pointer to parameters */
475         uclong  zf_int_queue_addr; /* offset for INT_QUEUE structure */
476
477         /* filler so the structures are aligned */
478         uclong  filler[6];
479 };
480
481 /* Host Interrupt Queue */
482
483 #define QUEUE_SIZE      (10*MAX_CHAN)
484
485 struct  INT_QUEUE {
486         unsigned char   intr_code[QUEUE_SIZE];
487         unsigned long   channel[QUEUE_SIZE];
488         unsigned long   param[QUEUE_SIZE];
489         unsigned long   put;
490         unsigned long   get;
491 };
492
493 /*
494  *      ZFW_CTRL - This is the data structure that includes all other
495  *      data structures used by the Firmware.
496  */
497  
498 struct ZFW_CTRL {
499         struct BOARD_CTRL       board_ctrl;
500         struct CH_CTRL          ch_ctrl[MAX_CHAN];
501         struct BUF_CTRL         buf_ctrl[MAX_CHAN];
502 };
503
504 /****************** ****************** *******************/
505 #endif
506
507 /* Per card data structure */
508 struct resource;
509 struct cyclades_card {
510     unsigned long base_phys;
511     unsigned long ctl_phys;
512     void __iomem *base_addr;
513     void __iomem *ctl_addr;
514     int irq;
515     int num_chips;      /* 0 if card absent, -1 if Z/PCI, else Y */
516     int first_line;     /* minor number of first channel on card */
517     int nports;         /* Number of ports in the card */
518     int bus_index;      /* address shift - 0 for ISA, 1 for PCI */
519     int intr_enabled;   /* FW Interrupt flag - 0 disabled, 1 enabled */
520     struct pci_dev *pdev;
521 #ifdef __KERNEL__
522     spinlock_t card_lock;
523 #else
524     unsigned long filler;
525 #endif
526 };
527
528 struct cyclades_chip {
529   int filler;
530 };
531
532
533 #ifdef __KERNEL__
534
535 /***************************************
536  * Memory access functions/macros      *
537  * (required to support Alpha systems) *
538  ***************************************/
539
540 #define cy_writeb(port,val)     {writeb((val),(port)); mb();}
541 #define cy_writew(port,val)     {writew((val),(port)); mb();}
542 #define cy_writel(port,val)     {writel((val),(port)); mb();}
543
544 #define cy_readb(port)  readb(port)
545 #define cy_readw(port)  readw(port)
546 #define cy_readl(port)  readl(port)
547
548 /*
549  * Statistics counters
550  */
551 struct cyclades_icount {
552         __u32   cts, dsr, rng, dcd, tx, rx;
553         __u32   frame, parity, overrun, brk;
554         __u32   buf_overrun;
555 };
556
557 /*
558  * This is our internal structure for each serial port's state.
559  * 
560  * Many fields are paralleled by the structure used by the serial_struct
561  * structure.
562  *
563  * For definitions of the flags field, see tty.h
564  */
565
566 struct cyclades_port {
567         int                     magic;
568         int                     card;
569         int                     line;
570         int                     flags;          /* defined in tty.h */
571         int                     type;           /* UART type */
572         struct tty_struct       *tty;
573         int                     read_status_mask;
574         int                     ignore_status_mask;
575         int                     timeout;
576         int                     xmit_fifo_size;
577         int                     cor1,cor2,cor3,cor4,cor5;
578         int                     tbpr,tco,rbpr,rco;
579         int                     baud;
580         int                     rflow;
581         int                     rtsdtr_inv;
582         int                     chip_rev;
583         int                     custom_divisor;
584         int                     x_char; /* to be pushed out ASAP */
585         int                     close_delay;
586         unsigned short          closing_wait;
587         unsigned long           event;
588         unsigned long           last_active;
589         int                     count;  /* # of fd on device */
590         int                     breakon;
591         int                     breakoff;
592         int                     blocked_open; /* # of blocked opens */
593         unsigned char           *xmit_buf;
594         int                     xmit_head;
595         int                     xmit_tail;
596         int                     xmit_cnt;
597         int                     default_threshold;
598         int                     default_timeout;
599         unsigned long           jiffies[3];
600         unsigned long           rflush_count;
601         struct cyclades_monitor mon;
602         struct cyclades_idle_stats      idle_stats;
603         struct cyclades_icount  icount;
604         struct work_struct      tqueue;
605         wait_queue_head_t       open_wait;
606         wait_queue_head_t       close_wait;
607         wait_queue_head_t       shutdown_wait;
608         wait_queue_head_t       delta_msr_wait;
609         int throttle;
610 };
611
612 /*
613  * Events are used to schedule things to happen at timer-interrupt
614  * time, instead of at cy interrupt time.
615  */
616 #define Cy_EVENT_READ_PROCESS           0
617 #define Cy_EVENT_WRITE_WAKEUP           1
618 #define Cy_EVENT_HANGUP                 2
619 #define Cy_EVENT_BREAK                  3
620 #define Cy_EVENT_OPEN_WAKEUP            4
621 #define Cy_EVENT_SHUTDOWN_WAKEUP        5
622 #define Cy_EVENT_DELTA_WAKEUP           6
623 #define Cy_EVENT_Z_RX_FULL              7
624
625 #define CLOSING_WAIT_DELAY      30*HZ
626 #define CY_CLOSING_WAIT_NONE    65535
627 #define CY_CLOSING_WAIT_INF     0
628
629
630 #define CyMAX_CHIPS_PER_CARD    8
631 #define CyMAX_CHAR_FIFO         12
632 #define CyPORTS_PER_CHIP        4
633 #define CD1400_MAX_SPEED        115200
634
635 #define CyISA_Ywin      0x2000
636
637 #define CyPCI_Ywin      0x4000
638 #define CyPCI_Yctl      0x80
639 #define CyPCI_Zctl      CTRL_WINDOW_SIZE
640 #define CyPCI_Zwin      0x80000
641 #define CyPCI_Ze_win    (2 * CyPCI_Zwin)
642
643 #define PCI_DEVICE_ID_MASK      0x06
644
645 /**** CD1400 registers ****/
646
647 #define CD1400_REV_G    0x46
648 #define CD1400_REV_J    0x48
649
650 #define CyRegSize       0x0400
651 #define Cy_HwReset      0x1400
652 #define Cy_ClrIntr      0x1800
653 #define Cy_EpldRev      0x1e00
654
655 /* Global Registers */
656
657 #define CyGFRCR         (0x40*2)
658 #define      CyRevE             (44)
659 #define CyCAR           (0x68*2)
660 #define      CyCHAN_0           (0x00)
661 #define      CyCHAN_1           (0x01)
662 #define      CyCHAN_2           (0x02)
663 #define      CyCHAN_3           (0x03)
664 #define CyGCR           (0x4B*2)
665 #define      CyCH0_SERIAL       (0x00)
666 #define      CyCH0_PARALLEL     (0x80)
667 #define CySVRR          (0x67*2)
668 #define      CySRModem          (0x04)
669 #define      CySRTransmit       (0x02)
670 #define      CySRReceive        (0x01)
671 #define CyRICR          (0x44*2)
672 #define CyTICR          (0x45*2)
673 #define CyMICR          (0x46*2)
674 #define      CyICR0             (0x00)
675 #define      CyICR1             (0x01)
676 #define      CyICR2             (0x02)
677 #define      CyICR3             (0x03)
678 #define CyRIR           (0x6B*2)
679 #define CyTIR           (0x6A*2)
680 #define CyMIR           (0x69*2)
681 #define      CyIRDirEq          (0x80)
682 #define      CyIRBusy           (0x40)
683 #define      CyIRUnfair         (0x20)
684 #define      CyIRContext        (0x1C)
685 #define      CyIRChannel        (0x03)
686 #define CyPPR           (0x7E*2)
687 #define      CyCLOCK_20_1MS     (0x27)
688 #define      CyCLOCK_25_1MS     (0x31)
689 #define      CyCLOCK_25_5MS     (0xf4)
690 #define      CyCLOCK_60_1MS     (0x75)
691 #define      CyCLOCK_60_2MS     (0xea)
692
693 /* Virtual Registers */
694
695 #define CyRIVR          (0x43*2)
696 #define CyTIVR          (0x42*2)
697 #define CyMIVR          (0x41*2)
698 #define      CyIVRMask (0x07)
699 #define      CyIVRRxEx (0x07)
700 #define      CyIVRRxOK (0x03)
701 #define      CyIVRTxOK (0x02)
702 #define      CyIVRMdmOK (0x01)
703 #define CyTDR           (0x63*2)
704 #define CyRDSR          (0x62*2)
705 #define      CyTIMEOUT          (0x80)
706 #define      CySPECHAR          (0x70)
707 #define      CyBREAK            (0x08)
708 #define      CyPARITY           (0x04)
709 #define      CyFRAME            (0x02)
710 #define      CyOVERRUN          (0x01)
711 #define CyMISR          (0x4C*2)
712 /* see CyMCOR_ and CyMSVR_ for bits*/
713 #define CyEOSRR         (0x60*2)
714
715 /* Channel Registers */
716
717 #define CyLIVR          (0x18*2)
718 #define      CyMscsr            (0x01)
719 #define      CyTdsr             (0x02)
720 #define      CyRgdsr            (0x03)
721 #define      CyRedsr            (0x07)
722 #define CyCCR           (0x05*2)
723 /* Format 1 */
724 #define      CyCHAN_RESET       (0x80)
725 #define      CyCHIP_RESET       (0x81)
726 #define      CyFlushTransFIFO   (0x82)
727 /* Format 2 */
728 #define      CyCOR_CHANGE       (0x40)
729 #define      CyCOR1ch           (0x02)
730 #define      CyCOR2ch           (0x04)
731 #define      CyCOR3ch           (0x08)
732 /* Format 3 */
733 #define      CySEND_SPEC_1      (0x21)
734 #define      CySEND_SPEC_2      (0x22)
735 #define      CySEND_SPEC_3      (0x23)
736 #define      CySEND_SPEC_4      (0x24)
737 /* Format 4 */
738 #define      CyCHAN_CTL         (0x10)
739 #define      CyDIS_RCVR         (0x01)
740 #define      CyENB_RCVR         (0x02)
741 #define      CyDIS_XMTR         (0x04)
742 #define      CyENB_XMTR         (0x08)
743 #define CySRER          (0x06*2)
744 #define      CyMdmCh            (0x80)
745 #define      CyRxData           (0x10)
746 #define      CyTxRdy            (0x04)
747 #define      CyTxMpty           (0x02)
748 #define      CyNNDT             (0x01)
749 #define CyCOR1          (0x08*2)
750 #define      CyPARITY_NONE      (0x00)
751 #define      CyPARITY_0         (0x20)
752 #define      CyPARITY_1         (0xA0)
753 #define      CyPARITY_E         (0x40)
754 #define      CyPARITY_O         (0xC0)
755 #define      Cy_1_STOP          (0x00)
756 #define      Cy_1_5_STOP        (0x04)
757 #define      Cy_2_STOP          (0x08)
758 #define      Cy_5_BITS          (0x00)
759 #define      Cy_6_BITS          (0x01)
760 #define      Cy_7_BITS          (0x02)
761 #define      Cy_8_BITS          (0x03)
762 #define CyCOR2          (0x09*2)
763 #define      CyIXM              (0x80)
764 #define      CyTxIBE            (0x40)
765 #define      CyETC              (0x20)
766 #define      CyAUTO_TXFL        (0x60)
767 #define      CyLLM              (0x10)
768 #define      CyRLM              (0x08)
769 #define      CyRtsAO            (0x04)
770 #define      CyCtsAE            (0x02)
771 #define      CyDsrAE            (0x01)
772 #define CyCOR3          (0x0A*2)
773 #define      CySPL_CH_DRANGE    (0x80)  /* special character detect range */
774 #define      CySPL_CH_DET1      (0x40)  /* enable special character detection
775                                                                on SCHR4-SCHR3 */
776 #define      CyFL_CTRL_TRNSP    (0x20)  /* Flow Control Transparency */
777 #define      CySPL_CH_DET2      (0x10)  /* Enable special character detection
778                                                                on SCHR2-SCHR1 */
779 #define      CyREC_FIFO         (0x0F)  /* Receive FIFO threshold */
780 #define CyCOR4          (0x1E*2)
781 #define CyCOR5          (0x1F*2)
782 #define CyCCSR          (0x0B*2)
783 #define      CyRxEN             (0x80)
784 #define      CyRxFloff          (0x40)
785 #define      CyRxFlon           (0x20)
786 #define      CyTxEN             (0x08)
787 #define      CyTxFloff          (0x04)
788 #define      CyTxFlon           (0x02)
789 #define CyRDCR          (0x0E*2)
790 #define CySCHR1         (0x1A*2)
791 #define CySCHR2         (0x1B*2)
792 #define CySCHR3         (0x1C*2)
793 #define CySCHR4         (0x1D*2)
794 #define CySCRL          (0x22*2)
795 #define CySCRH          (0x23*2)
796 #define CyLNC           (0x24*2)
797 #define CyMCOR1         (0x15*2)
798 #define CyMCOR2         (0x16*2)
799 #define CyRTPR          (0x21*2)
800 #define CyMSVR1         (0x6C*2)
801 #define CyMSVR2         (0x6D*2)
802 #define      CyANY_DELTA        (0xF0)
803 #define      CyDSR              (0x80)
804 #define      CyCTS              (0x40)
805 #define      CyRI               (0x20)
806 #define      CyDCD              (0x10)
807 #define      CyDTR              (0x02)
808 #define      CyRTS              (0x01)
809 #define CyPVSR          (0x6F*2)
810 #define CyRBPR          (0x78*2)
811 #define CyRCOR          (0x7C*2)
812 #define CyTBPR          (0x72*2)
813 #define CyTCOR          (0x76*2)
814
815 /* Custom Registers */
816
817 #define CyPLX_VER       (0x3400)
818 #define PLX_9050        0x0b
819 #define PLX_9060        0x0c
820 #define PLX_9080        0x0d
821
822 /***************************************************************************/
823
824 #endif /* __KERNEL__ */
825 #endif /* _LINUX_CYCLADES_H */