9c0ab7f26bd99ebf932933792d625259eb9a0ff2
[linux-2.6.git] / include / asm-x86 / processor_32.h
1 /*
2  * Copyright (C) 1994 Linus Torvalds
3  */
4
5 #ifndef __ASM_I386_PROCESSOR_H
6 #define __ASM_I386_PROCESSOR_H
7
8 #include <asm/vm86.h>
9 #include <asm/math_emu.h>
10 #include <asm/segment.h>
11 #include <asm/page.h>
12 #include <asm/types.h>
13 #include <asm/sigcontext.h>
14 #include <asm/cpufeature.h>
15 #include <asm/msr.h>
16 #include <asm/system.h>
17 #include <linux/cache.h>
18 #include <linux/threads.h>
19 #include <asm/percpu.h>
20 #include <linux/cpumask.h>
21 #include <linux/init.h>
22 #include <asm/processor-flags.h>
23
24 /* flag for disabling the tsc */
25 extern int tsc_disable;
26
27 struct desc_struct {
28         unsigned long a,b;
29 };
30
31 static inline int desc_empty(const void *ptr)
32 {
33         const u32 *desc = ptr;
34         return !(desc[0] | desc[1]);
35 }
36
37 /*
38  * Default implementation of macro that returns current
39  * instruction pointer ("program counter").
40  */
41 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
42
43 /*
44  *  CPU type and hardware bug flags. Kept separately for each CPU.
45  *  Members of this structure are referenced in head.S, so think twice
46  *  before touching them. [mj]
47  */
48
49 struct cpuinfo_x86 {
50         __u8    x86;            /* CPU family */
51         __u8    x86_vendor;     /* CPU vendor */
52         __u8    x86_model;
53         __u8    x86_mask;
54         char    wp_works_ok;    /* It doesn't on 386's */
55         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
56         char    hard_math;
57         char    rfu;
58         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
59         unsigned long   x86_capability[NCAPINTS];
60         char    x86_vendor_id[16];
61         char    x86_model_id[64];
62         int     x86_cache_size;  /* in KB - valid for CPUS which support this
63                                     call  */
64         int     x86_cache_alignment;    /* In bytes */
65         char    fdiv_bug;
66         char    f00f_bug;
67         char    coma_bug;
68         char    pad0;
69         int     x86_power;
70         unsigned long loops_per_jiffy;
71 #ifdef CONFIG_SMP
72         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
73 #endif
74         unsigned char x86_max_cores;    /* cpuid returned max cores value */
75         unsigned char apicid;
76         unsigned short x86_clflush_size;
77 #ifdef CONFIG_SMP
78         unsigned char booted_cores;     /* number of cores as seen by OS */
79         __u8 phys_proc_id;              /* Physical processor id. */
80         __u8 cpu_core_id;               /* Core id */
81         __u8 cpu_index;                 /* index into per_cpu list */
82 #endif
83 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
84
85 #define X86_VENDOR_INTEL 0
86 #define X86_VENDOR_CYRIX 1
87 #define X86_VENDOR_AMD 2
88 #define X86_VENDOR_UMC 3
89 #define X86_VENDOR_NEXGEN 4
90 #define X86_VENDOR_CENTAUR 5
91 #define X86_VENDOR_TRANSMETA 7
92 #define X86_VENDOR_NSC 8
93 #define X86_VENDOR_NUM 9
94 #define X86_VENDOR_UNKNOWN 0xff
95
96 /*
97  * capabilities of CPUs
98  */
99
100 extern struct cpuinfo_x86 boot_cpu_data;
101 extern struct cpuinfo_x86 new_cpu_data;
102 extern struct tss_struct doublefault_tss;
103 DECLARE_PER_CPU(struct tss_struct, init_tss);
104
105 #ifdef CONFIG_SMP
106 DECLARE_PER_CPU(struct cpuinfo_x86, cpu_info);
107 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
108 #define current_cpu_data        cpu_data(smp_processor_id())
109 #else
110 #define cpu_data(cpu)           boot_cpu_data
111 #define current_cpu_data        boot_cpu_data
112 #endif
113
114 /*
115  * the following now lives in the per cpu area:
116  * extern       int cpu_llc_id[NR_CPUS];
117  */
118 DECLARE_PER_CPU(u8, cpu_llc_id);
119 extern char ignore_fpu_irq;
120
121 void __init cpu_detect(struct cpuinfo_x86 *c);
122
123 extern void identify_boot_cpu(void);
124 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
125 extern void print_cpu_info(struct cpuinfo_x86 *);
126 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
127 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
128 extern unsigned short num_cache_leaves;
129
130 #ifdef CONFIG_X86_HT
131 extern void detect_ht(struct cpuinfo_x86 *c);
132 #else
133 static inline void detect_ht(struct cpuinfo_x86 *c) {}
134 #endif
135
136 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
137
138 /*
139  * Save the cr4 feature set we're using (ie
140  * Pentium 4MB enable and PPro Global page
141  * enable), so that any CPU's that boot up
142  * after us can get the correct flags.
143  */
144 extern unsigned long mmu_cr4_features;
145
146 static inline void set_in_cr4 (unsigned long mask)
147 {
148         unsigned cr4;
149         mmu_cr4_features |= mask;
150         cr4 = read_cr4();
151         cr4 |= mask;
152         write_cr4(cr4);
153 }
154
155 static inline void clear_in_cr4 (unsigned long mask)
156 {
157         unsigned cr4;
158         mmu_cr4_features &= ~mask;
159         cr4 = read_cr4();
160         cr4 &= ~mask;
161         write_cr4(cr4);
162 }
163
164 /* Stop speculative execution */
165 static inline void sync_core(void)
166 {
167         int tmp;
168         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
169 }
170
171 static inline void __monitor(const void *eax, unsigned long ecx,
172                 unsigned long edx)
173 {
174         /* "monitor %eax,%ecx,%edx;" */
175         asm volatile(
176                 ".byte 0x0f,0x01,0xc8;"
177                 : :"a" (eax), "c" (ecx), "d"(edx));
178 }
179
180 static inline void __mwait(unsigned long eax, unsigned long ecx)
181 {
182         /* "mwait %eax,%ecx;" */
183         asm volatile(
184                 ".byte 0x0f,0x01,0xc9;"
185                 : :"a" (eax), "c" (ecx));
186 }
187
188 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
189
190 /* from system description table in BIOS.  Mostly for MCA use, but
191 others may find it useful. */
192 extern unsigned int machine_id;
193 extern unsigned int machine_submodel_id;
194 extern unsigned int BIOS_revision;
195 extern unsigned int mca_pentium_flag;
196
197 /* Boot loader type from the setup header */
198 extern int bootloader_type;
199
200 /*
201  * User space process size: 3GB (default).
202  */
203 #define TASK_SIZE       (PAGE_OFFSET)
204
205 /* This decides where the kernel will search for a free chunk of vm
206  * space during mmap's.
207  */
208 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
209
210 #define HAVE_ARCH_PICK_MMAP_LAYOUT
211
212 extern void hard_disable_TSC(void);
213 extern void disable_TSC(void);
214 extern void hard_enable_TSC(void);
215
216 /*
217  * Size of io_bitmap.
218  */
219 #define IO_BITMAP_BITS  65536
220 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
221 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
222 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
223 #define INVALID_IO_BITMAP_OFFSET 0x8000
224 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
225
226 struct i387_fsave_struct {
227         long    cwd;
228         long    swd;
229         long    twd;
230         long    fip;
231         long    fcs;
232         long    foo;
233         long    fos;
234         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
235         long    status;         /* software status information */
236 };
237
238 struct i387_fxsave_struct {
239         unsigned short  cwd;
240         unsigned short  swd;
241         unsigned short  twd;
242         unsigned short  fop;
243         long    fip;
244         long    fcs;
245         long    foo;
246         long    fos;
247         long    mxcsr;
248         long    mxcsr_mask;
249         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
250         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
251         long    padding[56];
252 } __attribute__ ((aligned (16)));
253
254 struct i387_soft_struct {
255         long    cwd;
256         long    swd;
257         long    twd;
258         long    fip;
259         long    fcs;
260         long    foo;
261         long    fos;
262         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
263         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
264         struct info     *info;
265         unsigned long   entry_eip;
266 };
267
268 union i387_union {
269         struct i387_fsave_struct        fsave;
270         struct i387_fxsave_struct       fxsave;
271         struct i387_soft_struct soft;
272 };
273
274 typedef struct {
275         unsigned long seg;
276 } mm_segment_t;
277
278 struct thread_struct;
279
280 /* This is the TSS defined by the hardware. */
281 struct i386_hw_tss {
282         unsigned short  back_link,__blh;
283         unsigned long   sp0;
284         unsigned short  ss0,__ss0h;
285         unsigned long   sp1;
286         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
287         unsigned long   sp2;
288         unsigned short  ss2,__ss2h;
289         unsigned long   __cr3;
290         unsigned long   ip;
291         unsigned long   flags;
292         unsigned long   ax, cx, dx, bx;
293         unsigned long   sp, bp, si, di;
294         unsigned short  es, __esh;
295         unsigned short  cs, __csh;
296         unsigned short  ss, __ssh;
297         unsigned short  ds, __dsh;
298         unsigned short  fs, __fsh;
299         unsigned short  gs, __gsh;
300         unsigned short  ldt, __ldth;
301         unsigned short  trace, io_bitmap_base;
302 } __attribute__((packed));
303
304 struct tss_struct {
305         struct i386_hw_tss x86_tss;
306
307         /*
308          * The extra 1 is there because the CPU will access an
309          * additional byte beyond the end of the IO permission
310          * bitmap. The extra byte must be all 1 bits, and must
311          * be within the limit.
312          */
313         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
314         /*
315          * Cache the current maximum and the last task that used the bitmap:
316          */
317         unsigned long io_bitmap_max;
318         struct thread_struct *io_bitmap_owner;
319         /*
320          * pads the TSS to be cacheline-aligned (size is 0x100)
321          */
322         unsigned long __cacheline_filler[35];
323         /*
324          * .. and then another 0x100 bytes for emergency kernel stack
325          */
326         unsigned long stack[64];
327 } __attribute__((packed));
328
329 #define ARCH_MIN_TASKALIGN      16
330
331 struct thread_struct {
332 /* cached TLS descriptors. */
333         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
334         unsigned long   sp0;
335         unsigned long   sysenter_cs;
336         unsigned long   ip;
337         unsigned long   sp;
338         unsigned long   fs;
339         unsigned long   gs;
340 /* Hardware debugging registers */
341         unsigned long   debugreg0;
342         unsigned long   debugreg1;
343         unsigned long   debugreg2;
344         unsigned long   debugreg3;
345         unsigned long   debugreg6;
346         unsigned long   debugreg7;
347 /* fault info */
348         unsigned long   cr2, trap_no, error_code;
349 /* floating point info */
350         union i387_union        i387;
351 /* virtual 86 mode info */
352         struct vm86_struct __user * vm86_info;
353         unsigned long           screen_bitmap;
354         unsigned long           v86flags, v86mask, saved_sp0;
355         unsigned int            saved_fs, saved_gs;
356 /* IO permissions */
357         unsigned long   *io_bitmap_ptr;
358         unsigned long   iopl;
359 /* max allowed port in the bitmap, in bytes: */
360         unsigned long   io_bitmap_max;
361 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
362         unsigned long   debugctlmsr;
363 /* Debug Store - if not 0 points to a DS Save Area configuration;
364  *               goes into MSR_IA32_DS_AREA */
365         unsigned long   ds_area_msr;
366 };
367
368 #define INIT_THREAD  {                                                  \
369         .sp0 = sizeof(init_stack) + (long)&init_stack,                  \
370         .vm86_info = NULL,                                              \
371         .sysenter_cs = __KERNEL_CS,                                     \
372         .io_bitmap_ptr = NULL,                                          \
373         .fs = __KERNEL_PERCPU,                                          \
374 }
375
376 /*
377  * Note that the .io_bitmap member must be extra-big. This is because
378  * the CPU will access an additional byte beyond the end of the IO
379  * permission bitmap. The extra byte must be all 1 bits, and must
380  * be within the limit.
381  */
382 #define INIT_TSS  {                                                     \
383         .x86_tss = {                                                    \
384                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
385                 .ss0            = __KERNEL_DS,                          \
386                 .ss1            = __KERNEL_CS,                          \
387                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,             \
388          },                                                             \
389         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
390 }
391
392 #define start_thread(regs, new_eip, new_esp) do {               \
393         __asm__("movl %0,%%gs": :"r" (0));                      \
394         regs->fs = 0;                                           \
395         set_fs(USER_DS);                                        \
396         regs->ds = __USER_DS;                                   \
397         regs->es = __USER_DS;                                   \
398         regs->ss = __USER_DS;                                   \
399         regs->cs = __USER_CS;                                   \
400         regs->ip = new_eip;                                     \
401         regs->sp = new_esp;                                     \
402 } while (0)
403
404 /* Forward declaration, a strange C thing */
405 struct task_struct;
406 struct mm_struct;
407
408 /* Free all resources held by a thread. */
409 extern void release_thread(struct task_struct *);
410
411 /* Prepare to copy thread state - unlazy all lazy status */
412 extern void prepare_to_copy(struct task_struct *tsk);
413
414 /*
415  * create a kernel thread without removing it from tasklists
416  */
417 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
418
419 extern unsigned long thread_saved_pc(struct task_struct *tsk);
420
421 unsigned long get_wchan(struct task_struct *p);
422
423 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
424 #define KSTK_TOP(info)                                                 \
425 ({                                                                     \
426        unsigned long *__ptr = (unsigned long *)(info);                 \
427        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
428 })
429
430 /*
431  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
432  * This is necessary to guarantee that the entire "struct pt_regs"
433  * is accessable even if the CPU haven't stored the SS/ESP registers
434  * on the stack (interrupt gate does not save these registers
435  * when switching to the same priv ring).
436  * Therefore beware: accessing the ss/esp fields of the
437  * "struct pt_regs" is possible, but they may contain the
438  * completely wrong values.
439  */
440 #define task_pt_regs(task)                                             \
441 ({                                                                     \
442        struct pt_regs *__regs__;                                       \
443        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
444        __regs__ - 1;                                                   \
445 })
446
447 #define KSTK_EIP(task) (task_pt_regs(task)->ip)
448 #define KSTK_ESP(task) (task_pt_regs(task)->sp)
449
450
451 struct microcode_header {
452         unsigned int hdrver;
453         unsigned int rev;
454         unsigned int date;
455         unsigned int sig;
456         unsigned int cksum;
457         unsigned int ldrver;
458         unsigned int pf;
459         unsigned int datasize;
460         unsigned int totalsize;
461         unsigned int reserved[3];
462 };
463
464 struct microcode {
465         struct microcode_header hdr;
466         unsigned int bits[0];
467 };
468
469 typedef struct microcode microcode_t;
470 typedef struct microcode_header microcode_header_t;
471
472 /* microcode format is extended from prescott processors */
473 struct extended_signature {
474         unsigned int sig;
475         unsigned int pf;
476         unsigned int cksum;
477 };
478
479 struct extended_sigtable {
480         unsigned int count;
481         unsigned int cksum;
482         unsigned int reserved[3];
483         struct extended_signature sigs[0];
484 };
485
486 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
487 static inline void rep_nop(void)
488 {
489         __asm__ __volatile__("rep;nop": : :"memory");
490 }
491
492 #define cpu_relax()     rep_nop()
493
494 static inline void native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
495 {
496         tss->x86_tss.sp0 = thread->sp0;
497         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
498         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
499                 tss->x86_tss.ss1 = thread->sysenter_cs;
500                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
501         }
502 }
503
504
505 static inline unsigned long native_get_debugreg(int regno)
506 {
507         unsigned long val = 0;  /* Damn you, gcc! */
508
509         switch (regno) {
510         case 0:
511                 asm("movl %%db0, %0" :"=r" (val)); break;
512         case 1:
513                 asm("movl %%db1, %0" :"=r" (val)); break;
514         case 2:
515                 asm("movl %%db2, %0" :"=r" (val)); break;
516         case 3:
517                 asm("movl %%db3, %0" :"=r" (val)); break;
518         case 6:
519                 asm("movl %%db6, %0" :"=r" (val)); break;
520         case 7:
521                 asm("movl %%db7, %0" :"=r" (val)); break;
522         default:
523                 BUG();
524         }
525         return val;
526 }
527
528 static inline void native_set_debugreg(int regno, unsigned long value)
529 {
530         switch (regno) {
531         case 0:
532                 asm("movl %0,%%db0"     : /* no output */ :"r" (value));
533                 break;
534         case 1:
535                 asm("movl %0,%%db1"     : /* no output */ :"r" (value));
536                 break;
537         case 2:
538                 asm("movl %0,%%db2"     : /* no output */ :"r" (value));
539                 break;
540         case 3:
541                 asm("movl %0,%%db3"     : /* no output */ :"r" (value));
542                 break;
543         case 6:
544                 asm("movl %0,%%db6"     : /* no output */ :"r" (value));
545                 break;
546         case 7:
547                 asm("movl %0,%%db7"     : /* no output */ :"r" (value));
548                 break;
549         default:
550                 BUG();
551         }
552 }
553
554 /*
555  * Set IOPL bits in EFLAGS from given mask
556  */
557 static inline void native_set_iopl_mask(unsigned mask)
558 {
559         unsigned int reg;
560         __asm__ __volatile__ ("pushfl;"
561                               "popl %0;"
562                               "andl %1, %0;"
563                               "orl %2, %0;"
564                               "pushl %0;"
565                               "popfl"
566                                 : "=&r" (reg)
567                                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
568 }
569
570 #ifdef CONFIG_PARAVIRT
571 #include <asm/paravirt.h>
572 #else
573 #define paravirt_enabled() 0
574
575 static inline void load_sp0(struct tss_struct *tss, struct thread_struct *thread)
576 {
577         native_load_sp0(tss, thread);
578 }
579
580 /*
581  * These special macros can be used to get or set a debugging register
582  */
583 #define get_debugreg(var, register)                             \
584         (var) = native_get_debugreg(register)
585 #define set_debugreg(value, register)                           \
586         native_set_debugreg(register, value)
587
588 #define set_iopl_mask native_set_iopl_mask
589 #endif /* CONFIG_PARAVIRT */
590
591 /* generic versions from gas */
592 #define GENERIC_NOP1    ".byte 0x90\n"
593 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
594 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
595 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
596 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
597 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
598 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
599 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
600
601 /* Opteron nops */
602 #define K8_NOP1 GENERIC_NOP1
603 #define K8_NOP2 ".byte 0x66,0x90\n" 
604 #define K8_NOP3 ".byte 0x66,0x66,0x90\n" 
605 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n" 
606 #define K8_NOP5 K8_NOP3 K8_NOP2 
607 #define K8_NOP6 K8_NOP3 K8_NOP3
608 #define K8_NOP7 K8_NOP4 K8_NOP3
609 #define K8_NOP8 K8_NOP4 K8_NOP4
610
611 /* K7 nops */
612 /* uses eax dependencies (arbitary choice) */
613 #define K7_NOP1  GENERIC_NOP1
614 #define K7_NOP2 ".byte 0x8b,0xc0\n" 
615 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
616 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
617 #define K7_NOP5 K7_NOP4 ASM_NOP1
618 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
619 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
620 #define K7_NOP8        K7_NOP7 ASM_NOP1
621
622 /* P6 nops */
623 /* uses eax dependencies (Intel-recommended choice) */
624 #define P6_NOP1 GENERIC_NOP1
625 #define P6_NOP2 ".byte 0x66,0x90\n"
626 #define P6_NOP3 ".byte 0x0f,0x1f,0x00\n"
627 #define P6_NOP4 ".byte 0x0f,0x1f,0x40,0\n"
628 #define P6_NOP5 ".byte 0x0f,0x1f,0x44,0x00,0\n"
629 #define P6_NOP6 ".byte 0x66,0x0f,0x1f,0x44,0x00,0\n"
630 #define P6_NOP7 ".byte 0x0f,0x1f,0x80,0,0,0,0\n"
631 #define P6_NOP8 ".byte 0x0f,0x1f,0x84,0x00,0,0,0,0\n"
632
633 #ifdef CONFIG_MK8
634 #define ASM_NOP1 K8_NOP1
635 #define ASM_NOP2 K8_NOP2
636 #define ASM_NOP3 K8_NOP3
637 #define ASM_NOP4 K8_NOP4
638 #define ASM_NOP5 K8_NOP5
639 #define ASM_NOP6 K8_NOP6
640 #define ASM_NOP7 K8_NOP7
641 #define ASM_NOP8 K8_NOP8
642 #elif defined(CONFIG_MK7)
643 #define ASM_NOP1 K7_NOP1
644 #define ASM_NOP2 K7_NOP2
645 #define ASM_NOP3 K7_NOP3
646 #define ASM_NOP4 K7_NOP4
647 #define ASM_NOP5 K7_NOP5
648 #define ASM_NOP6 K7_NOP6
649 #define ASM_NOP7 K7_NOP7
650 #define ASM_NOP8 K7_NOP8
651 #elif defined(CONFIG_M686) || defined(CONFIG_MPENTIUMII) || \
652       defined(CONFIG_MPENTIUMIII) || defined(CONFIG_MPENTIUMM) || \
653       defined(CONFIG_MCORE2) || defined(CONFIG_PENTIUM4)
654 #define ASM_NOP1 P6_NOP1
655 #define ASM_NOP2 P6_NOP2
656 #define ASM_NOP3 P6_NOP3
657 #define ASM_NOP4 P6_NOP4
658 #define ASM_NOP5 P6_NOP5
659 #define ASM_NOP6 P6_NOP6
660 #define ASM_NOP7 P6_NOP7
661 #define ASM_NOP8 P6_NOP8
662 #else
663 #define ASM_NOP1 GENERIC_NOP1
664 #define ASM_NOP2 GENERIC_NOP2
665 #define ASM_NOP3 GENERIC_NOP3
666 #define ASM_NOP4 GENERIC_NOP4
667 #define ASM_NOP5 GENERIC_NOP5
668 #define ASM_NOP6 GENERIC_NOP6
669 #define ASM_NOP7 GENERIC_NOP7
670 #define ASM_NOP8 GENERIC_NOP8
671 #endif
672
673 #define ASM_NOP_MAX 8
674
675 /* Prefetch instructions for Pentium III and AMD Athlon */
676 /* It's not worth to care about 3dnow! prefetches for the K6
677    because they are microcoded there and very slow.
678    However we don't do prefetches for pre XP Athlons currently
679    That should be fixed. */
680 #define ARCH_HAS_PREFETCH
681 static inline void prefetch(const void *x)
682 {
683         alternative_input(ASM_NOP4,
684                           "prefetchnta (%1)",
685                           X86_FEATURE_XMM,
686                           "r" (x));
687 }
688
689 #define ARCH_HAS_PREFETCH
690 #define ARCH_HAS_PREFETCHW
691 #define ARCH_HAS_SPINLOCK_PREFETCH
692
693 /* 3dnow! prefetch to get an exclusive cache line. Useful for 
694    spinlocks to avoid one state transition in the cache coherency protocol. */
695 static inline void prefetchw(const void *x)
696 {
697         alternative_input(ASM_NOP4,
698                           "prefetchw (%1)",
699                           X86_FEATURE_3DNOW,
700                           "r" (x));
701 }
702 #define spin_lock_prefetch(x)   prefetchw(x)
703
704 extern void select_idle_routine(const struct cpuinfo_x86 *c);
705
706 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
707
708 extern unsigned long boot_option_idle_override;
709 extern void enable_sep_cpu(void);
710 extern int sysenter_setup(void);
711
712 /* Defined in head.S */
713 extern struct Xgt_desc_struct early_gdt_descr;
714
715 extern void cpu_set_gdt(int);
716 extern void switch_to_new_gdt(void);
717 extern void cpu_init(void);
718 extern void init_gdt(int cpu);
719
720 extern int force_mwait;
721
722 #endif /* __ASM_I386_PROCESSOR_H */