cb33d57c146c09fab2268f0daf9aae493098a09a
[linux-2.6.git] / include / asm-arm / arch-s3c2410 / regs-gpio.h
1 /* linux/include/asm/hardware/s3c2410/regs-gpio.h
2  *
3  * Copyright (c) 2003,2004 Simtec Electronics <linux@simtec.co.uk>
4  *                         http://www.simtec.co.uk/products/SWLINUX/
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License version 2 as
8  * published by the Free Software Foundation.
9  *
10  * S3C2410 GPIO register definitions
11  *
12  *  Changelog:
13  *    19-06-2003     BJD     Created file
14  *    23-06-2003     BJD     Updated GSTATUS registers
15  *    12-03-2004     BJD     Updated include protection
16  *    20-07-2004     BJD     Added GPIO pin numbers, added Port A definitions
17  *    04-10-2004     BJD     Fixed number of bugs, added EXT IRQ filter defs
18  *    17-10-2004     BJD     Added GSTATUS1 register definitions
19  *    18-11-2004     BJD     Fixed definitions of GPE3, GPE4, GPE5 and GPE6
20  *    18-11-2004     BJD     Added S3C2440 AC97 controls
21  *    10-Mar-2005    LCVR    Changed S3C2410_VA to S3C24XX_VA
22  *    28-Mar-2005    LCVR    Fixed definition of GPB10
23  *    26-Oct-2005    BJD     Added generic configuration types
24 */
25
26
27 #ifndef __ASM_ARCH_REGS_GPIO_H
28 #define __ASM_ARCH_REGS_GPIO_H "$Id: gpio.h,v 1.5 2003/05/19 12:51:08 ben Exp $"
29
30 #define S3C2410_GPIONO(bank,offset) ((bank) + (offset))
31
32 #define S3C2410_GPIO_BANKA   (32*0)
33 #define S3C2410_GPIO_BANKB   (32*1)
34 #define S3C2410_GPIO_BANKC   (32*2)
35 #define S3C2410_GPIO_BANKD   (32*3)
36 #define S3C2410_GPIO_BANKE   (32*4)
37 #define S3C2410_GPIO_BANKF   (32*5)
38 #define S3C2410_GPIO_BANKG   (32*6)
39 #define S3C2410_GPIO_BANKH   (32*7)
40
41 #define S3C2410_GPIO_BASE(pin)   ((((pin) & ~31) >> 1) + S3C24XX_VA_GPIO)
42 #define S3C2410_GPIO_OFFSET(pin) ((pin) & 31)
43
44 /* general configuration options */
45
46 #define S3C2410_GPIO_LEAVE   (0xFFFFFFFF)
47 #define S3C2410_GPIO_INPUT   (0xFFFFFFF0)
48 #define S3C2410_GPIO_OUTPUT  (0xFFFFFFF1)
49 #define S3C2410_GPIO_IRQ     (0xFFFFFFF2)       /* not available for all */
50 #define S3C2410_GPIO_SFN2    (0xFFFFFFF2)       /* not available on A */
51 #define S3C2410_GPIO_SFN3    (0xFFFFFFF3)       /* not available on A */
52
53 /* configure GPIO ports A..G */
54
55 #define S3C2410_GPIOREG(x) ((x) + S3C24XX_VA_GPIO)
56
57 /* port A - 22bits, zero in bit X makes pin X output
58  * 1 makes port special function, this is default
59 */
60 #define S3C2410_GPACON     S3C2410_GPIOREG(0x00)
61 #define S3C2410_GPADAT     S3C2410_GPIOREG(0x04)
62
63 #define S3C2410_GPA0         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 0)
64 #define S3C2410_GPA0_OUT     (0<<0)
65 #define S3C2410_GPA0_ADDR0   (1<<0)
66
67 #define S3C2410_GPA1         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 1)
68 #define S3C2410_GPA1_OUT     (0<<1)
69 #define S3C2410_GPA1_ADDR16  (1<<1)
70
71 #define S3C2410_GPA2         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 2)
72 #define S3C2410_GPA2_OUT     (0<<2)
73 #define S3C2410_GPA2_ADDR17  (1<<2)
74
75 #define S3C2410_GPA3         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 3)
76 #define S3C2410_GPA3_OUT     (0<<3)
77 #define S3C2410_GPA3_ADDR18  (1<<3)
78
79 #define S3C2410_GPA4         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 4)
80 #define S3C2410_GPA4_OUT     (0<<4)
81 #define S3C2410_GPA4_ADDR19  (1<<4)
82
83 #define S3C2410_GPA5         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 5)
84 #define S3C2410_GPA5_OUT     (0<<5)
85 #define S3C2410_GPA5_ADDR20  (1<<5)
86
87 #define S3C2410_GPA6         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 6)
88 #define S3C2410_GPA6_OUT     (0<<6)
89 #define S3C2410_GPA6_ADDR21  (1<<6)
90
91 #define S3C2410_GPA7         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 7)
92 #define S3C2410_GPA7_OUT     (0<<7)
93 #define S3C2410_GPA7_ADDR22  (1<<7)
94
95 #define S3C2410_GPA8         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 8)
96 #define S3C2410_GPA8_OUT     (0<<8)
97 #define S3C2410_GPA8_ADDR23  (1<<8)
98
99 #define S3C2410_GPA9         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 9)
100 #define S3C2410_GPA9_OUT     (0<<9)
101 #define S3C2410_GPA9_ADDR24  (1<<9)
102
103 #define S3C2410_GPA10        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 10)
104 #define S3C2410_GPA10_OUT    (0<<10)
105 #define S3C2410_GPA10_ADDR25 (1<<10)
106
107 #define S3C2410_GPA11        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 11)
108 #define S3C2410_GPA11_OUT    (0<<11)
109 #define S3C2410_GPA11_ADDR26 (1<<11)
110
111 #define S3C2410_GPA12        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 12)
112 #define S3C2410_GPA12_OUT    (0<<12)
113 #define S3C2410_GPA12_nGCS1  (1<<12)
114
115 #define S3C2410_GPA13        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 13)
116 #define S3C2410_GPA13_OUT    (0<<13)
117 #define S3C2410_GPA13_nGCS2  (1<<13)
118
119 #define S3C2410_GPA14        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 14)
120 #define S3C2410_GPA14_OUT    (0<<14)
121 #define S3C2410_GPA14_nGCS3  (1<<14)
122
123 #define S3C2410_GPA15        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 15)
124 #define S3C2410_GPA15_OUT    (0<<15)
125 #define S3C2410_GPA15_nGCS4  (1<<15)
126
127 #define S3C2410_GPA16        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 16)
128 #define S3C2410_GPA16_OUT    (0<<16)
129 #define S3C2410_GPA16_nGCS5  (1<<16)
130
131 #define S3C2410_GPA17        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 17)
132 #define S3C2410_GPA17_OUT    (0<<17)
133 #define S3C2410_GPA17_CLE    (1<<17)
134
135 #define S3C2410_GPA18        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 18)
136 #define S3C2410_GPA18_OUT    (0<<18)
137 #define S3C2410_GPA18_ALE    (1<<18)
138
139 #define S3C2410_GPA19        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 19)
140 #define S3C2410_GPA19_OUT    (0<<19)
141 #define S3C2410_GPA19_nFWE   (1<<19)
142
143 #define S3C2410_GPA20        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 20)
144 #define S3C2410_GPA20_OUT    (0<<20)
145 #define S3C2410_GPA20_nFRE   (1<<20)
146
147 #define S3C2410_GPA21        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 21)
148 #define S3C2410_GPA21_OUT    (0<<21)
149 #define S3C2410_GPA21_nRSTOUT (1<<21)
150
151 #define S3C2410_GPA22        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 22)
152 #define S3C2410_GPA22_OUT    (0<<22)
153 #define S3C2410_GPA22_nFCE   (1<<22)
154
155 /* 0x08 and 0x0c are reserved */
156
157 /* GPB is 10 IO pins, each configured by 2 bits each in GPBCON.
158  *   00 = input, 01 = output, 10=special function, 11=reserved
159  * bit 0,1 = pin 0, 2,3= pin 1...
160  *
161  * CPBUP = pull up resistor control, 1=disabled, 0=enabled
162 */
163
164 #define S3C2410_GPBCON     S3C2410_GPIOREG(0x10)
165 #define S3C2410_GPBDAT     S3C2410_GPIOREG(0x14)
166 #define S3C2410_GPBUP      S3C2410_GPIOREG(0x18)
167
168 /* no i/o pin in port b can have value 3! */
169
170 #define S3C2410_GPB0         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 0)
171 #define S3C2410_GPB0_INP     (0x00 << 0)
172 #define S3C2410_GPB0_OUTP    (0x01 << 0)
173 #define S3C2410_GPB0_TOUT0   (0x02 << 0)
174
175 #define S3C2410_GPB1         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 1)
176 #define S3C2410_GPB1_INP     (0x00 << 2)
177 #define S3C2410_GPB1_OUTP    (0x01 << 2)
178 #define S3C2410_GPB1_TOUT1   (0x02 << 2)
179
180 #define S3C2410_GPB2         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 2)
181 #define S3C2410_GPB2_INP     (0x00 << 4)
182 #define S3C2410_GPB2_OUTP    (0x01 << 4)
183 #define S3C2410_GPB2_TOUT2   (0x02 << 4)
184
185 #define S3C2410_GPB3         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 3)
186 #define S3C2410_GPB3_INP     (0x00 << 6)
187 #define S3C2410_GPB3_OUTP    (0x01 << 6)
188 #define S3C2410_GPB3_TOUT3   (0x02 << 6)
189
190 #define S3C2410_GPB4         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 4)
191 #define S3C2410_GPB4_INP     (0x00 << 8)
192 #define S3C2410_GPB4_OUTP    (0x01 << 8)
193 #define S3C2410_GPB4_TCLK0   (0x02 << 8)
194 #define S3C2410_GPB4_MASK    (0x03 << 8)
195
196 #define S3C2410_GPB5         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 5)
197 #define S3C2410_GPB5_INP     (0x00 << 10)
198 #define S3C2410_GPB5_OUTP    (0x01 << 10)
199 #define S3C2410_GPB5_nXBACK  (0x02 << 10)
200
201 #define S3C2410_GPB6         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 6)
202 #define S3C2410_GPB6_INP     (0x00 << 12)
203 #define S3C2410_GPB6_OUTP    (0x01 << 12)
204 #define S3C2410_GPB6_nXBREQ  (0x02 << 12)
205
206 #define S3C2410_GPB7         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 7)
207 #define S3C2410_GPB7_INP     (0x00 << 14)
208 #define S3C2410_GPB7_OUTP    (0x01 << 14)
209 #define S3C2410_GPB7_nXDACK1 (0x02 << 14)
210
211 #define S3C2410_GPB8         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 8)
212 #define S3C2410_GPB8_INP     (0x00 << 16)
213 #define S3C2410_GPB8_OUTP    (0x01 << 16)
214 #define S3C2410_GPB8_nXDREQ1 (0x02 << 16)
215
216 #define S3C2410_GPB9         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 9)
217 #define S3C2410_GPB9_INP     (0x00 << 18)
218 #define S3C2410_GPB9_OUTP    (0x01 << 18)
219 #define S3C2410_GPB9_nXDACK0 (0x02 << 18)
220
221 #define S3C2410_GPB10        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 10)
222 #define S3C2410_GPB10_INP    (0x00 << 20)
223 #define S3C2410_GPB10_OUTP   (0x01 << 20)
224 #define S3C2410_GPB10_nXDRE0 (0x02 << 20)
225
226 /* Port C consits of 16 GPIO/Special function
227  *
228  * almost identical setup to port b, but the special functions are mostly
229  * to do with the video system's sync/etc.
230 */
231
232 #define S3C2410_GPCCON     S3C2410_GPIOREG(0x20)
233 #define S3C2410_GPCDAT     S3C2410_GPIOREG(0x24)
234 #define S3C2410_GPCUP      S3C2410_GPIOREG(0x28)
235
236 #define S3C2410_GPC0            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 0)
237 #define S3C2410_GPC0_INP        (0x00 << 0)
238 #define S3C2410_GPC0_OUTP       (0x01 << 0)
239 #define S3C2410_GPC0_LEND       (0x02 << 0)
240
241 #define S3C2410_GPC1            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 1)
242 #define S3C2410_GPC1_INP        (0x00 << 2)
243 #define S3C2410_GPC1_OUTP       (0x01 << 2)
244 #define S3C2410_GPC1_VCLK       (0x02 << 2)
245
246 #define S3C2410_GPC2            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 2)
247 #define S3C2410_GPC2_INP        (0x00 << 4)
248 #define S3C2410_GPC2_OUTP       (0x01 << 4)
249 #define S3C2410_GPC2_VLINE      (0x02 << 4)
250
251 #define S3C2410_GPC3            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 3)
252 #define S3C2410_GPC3_INP        (0x00 << 6)
253 #define S3C2410_GPC3_OUTP       (0x01 << 6)
254 #define S3C2410_GPC3_VFRAME     (0x02 << 6)
255
256 #define S3C2410_GPC4            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 4)
257 #define S3C2410_GPC4_INP        (0x00 << 8)
258 #define S3C2410_GPC4_OUTP       (0x01 << 8)
259 #define S3C2410_GPC4_VM         (0x02 << 8)
260
261 #define S3C2410_GPC5            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 5)
262 #define S3C2410_GPC5_INP        (0x00 << 10)
263 #define S3C2410_GPC5_OUTP       (0x01 << 10)
264 #define S3C2410_GPC5_LCDVF0     (0x02 << 10)
265
266 #define S3C2410_GPC6            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 6)
267 #define S3C2410_GPC6_INP        (0x00 << 12)
268 #define S3C2410_GPC6_OUTP       (0x01 << 12)
269 #define S3C2410_GPC6_LCDVF1     (0x02 << 12)
270
271 #define S3C2410_GPC7            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 7)
272 #define S3C2410_GPC7_INP        (0x00 << 14)
273 #define S3C2410_GPC7_OUTP       (0x01 << 14)
274 #define S3C2410_GPC7_LCDVF2     (0x02 << 14)
275
276 #define S3C2410_GPC8            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 8)
277 #define S3C2410_GPC8_INP        (0x00 << 16)
278 #define S3C2410_GPC8_OUTP       (0x01 << 16)
279 #define S3C2410_GPC8_VD0        (0x02 << 16)
280
281 #define S3C2410_GPC9            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 9)
282 #define S3C2410_GPC9_INP        (0x00 << 18)
283 #define S3C2410_GPC9_OUTP       (0x01 << 18)
284 #define S3C2410_GPC9_VD1        (0x02 << 18)
285
286 #define S3C2410_GPC10           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 10)
287 #define S3C2410_GPC10_INP       (0x00 << 20)
288 #define S3C2410_GPC10_OUTP      (0x01 << 20)
289 #define S3C2410_GPC10_VD2       (0x02 << 20)
290
291 #define S3C2410_GPC11           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 11)
292 #define S3C2410_GPC11_INP       (0x00 << 22)
293 #define S3C2410_GPC11_OUTP      (0x01 << 22)
294 #define S3C2410_GPC11_VD3       (0x02 << 22)
295
296 #define S3C2410_GPC12           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 12)
297 #define S3C2410_GPC12_INP       (0x00 << 24)
298 #define S3C2410_GPC12_OUTP      (0x01 << 24)
299 #define S3C2410_GPC12_VD4       (0x02 << 24)
300
301 #define S3C2410_GPC13           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 13)
302 #define S3C2410_GPC13_INP       (0x00 << 26)
303 #define S3C2410_GPC13_OUTP      (0x01 << 26)
304 #define S3C2410_GPC13_VD5       (0x02 << 26)
305
306 #define S3C2410_GPC14           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 14)
307 #define S3C2410_GPC14_INP       (0x00 << 28)
308 #define S3C2410_GPC14_OUTP      (0x01 << 28)
309 #define S3C2410_GPC14_VD6       (0x02 << 28)
310
311 #define S3C2410_GPC15           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 15)
312 #define S3C2410_GPC15_INP       (0x00 << 30)
313 #define S3C2410_GPC15_OUTP      (0x01 << 30)
314 #define S3C2410_GPC15_VD7       (0x02 << 30)
315
316 /* Port D consists of 16 GPIO/Special function
317  *
318  * almost identical setup to port b, but the special functions are mostly
319  * to do with the video system's data.
320 */
321
322 #define S3C2410_GPDCON     S3C2410_GPIOREG(0x30)
323 #define S3C2410_GPDDAT     S3C2410_GPIOREG(0x34)
324 #define S3C2410_GPDUP      S3C2410_GPIOREG(0x38)
325
326 #define S3C2410_GPD0            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 0)
327 #define S3C2410_GPD0_INP        (0x00 << 0)
328 #define S3C2410_GPD0_OUTP       (0x01 << 0)
329 #define S3C2410_GPD0_VD8        (0x02 << 0)
330
331 #define S3C2410_GPD1            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 1)
332 #define S3C2410_GPD1_INP        (0x00 << 2)
333 #define S3C2410_GPD1_OUTP       (0x01 << 2)
334 #define S3C2410_GPD1_VD9        (0x02 << 2)
335
336 #define S3C2410_GPD2            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 2)
337 #define S3C2410_GPD2_INP        (0x00 << 4)
338 #define S3C2410_GPD2_OUTP       (0x01 << 4)
339 #define S3C2410_GPD2_VD10       (0x02 << 4)
340
341 #define S3C2410_GPD3            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 3)
342 #define S3C2410_GPD3_INP        (0x00 << 6)
343 #define S3C2410_GPD3_OUTP       (0x01 << 6)
344 #define S3C2410_GPD3_VD11       (0x02 << 6)
345
346 #define S3C2410_GPD4            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 4)
347 #define S3C2410_GPD4_INP        (0x00 << 8)
348 #define S3C2410_GPD4_OUTP       (0x01 << 8)
349 #define S3C2410_GPD4_VD12       (0x02 << 8)
350
351 #define S3C2410_GPD5            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 5)
352 #define S3C2410_GPD5_INP        (0x00 << 10)
353 #define S3C2410_GPD5_OUTP       (0x01 << 10)
354 #define S3C2410_GPD5_VD13       (0x02 << 10)
355
356 #define S3C2410_GPD6            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 6)
357 #define S3C2410_GPD6_INP        (0x00 << 12)
358 #define S3C2410_GPD6_OUTP       (0x01 << 12)
359 #define S3C2410_GPD6_VD14       (0x02 << 12)
360
361 #define S3C2410_GPD7            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 7)
362 #define S3C2410_GPD7_INP        (0x00 << 14)
363 #define S3C2410_GPD7_OUTP       (0x01 << 14)
364 #define S3C2410_GPD7_VD15       (0x02 << 14)
365
366 #define S3C2410_GPD8            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 8)
367 #define S3C2410_GPD8_INP        (0x00 << 16)
368 #define S3C2410_GPD8_OUTP       (0x01 << 16)
369 #define S3C2410_GPD8_VD16       (0x02 << 16)
370
371 #define S3C2410_GPD9            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 9)
372 #define S3C2410_GPD9_INP        (0x00 << 18)
373 #define S3C2410_GPD9_OUTP       (0x01 << 18)
374 #define S3C2410_GPD9_VD17       (0x02 << 18)
375
376 #define S3C2410_GPD10           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 10)
377 #define S3C2410_GPD10_INP       (0x00 << 20)
378 #define S3C2410_GPD10_OUTP      (0x01 << 20)
379 #define S3C2410_GPD10_VD18      (0x02 << 20)
380
381 #define S3C2410_GPD11           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 11)
382 #define S3C2410_GPD11_INP       (0x00 << 22)
383 #define S3C2410_GPD11_OUTP      (0x01 << 22)
384 #define S3C2410_GPD11_VD19      (0x02 << 22)
385
386 #define S3C2410_GPD12           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 12)
387 #define S3C2410_GPD12_INP       (0x00 << 24)
388 #define S3C2410_GPD12_OUTP      (0x01 << 24)
389 #define S3C2410_GPD12_VD20      (0x02 << 24)
390
391 #define S3C2410_GPD13           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 13)
392 #define S3C2410_GPD13_INP       (0x00 << 26)
393 #define S3C2410_GPD13_OUTP      (0x01 << 26)
394 #define S3C2410_GPD13_VD21      (0x02 << 26)
395
396 #define S3C2410_GPD14           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 14)
397 #define S3C2410_GPD14_INP       (0x00 << 28)
398 #define S3C2410_GPD14_OUTP      (0x01 << 28)
399 #define S3C2410_GPD14_VD22      (0x02 << 28)
400
401 #define S3C2410_GPD15           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 15)
402 #define S3C2410_GPD15_INP       (0x00 << 30)
403 #define S3C2410_GPD15_OUTP      (0x01 << 30)
404 #define S3C2410_GPD15_VD23      (0x02 << 30)
405
406 /* Port E consists of 16 GPIO/Special function
407  *
408  * again, the same as port B, but dealing with I2S, SDI, and
409  * more miscellaneous functions
410 */
411
412 #define S3C2410_GPECON     S3C2410_GPIOREG(0x40)
413 #define S3C2410_GPEDAT     S3C2410_GPIOREG(0x44)
414 #define S3C2410_GPEUP      S3C2410_GPIOREG(0x48)
415
416 #define S3C2410_GPE0           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 0)
417 #define S3C2410_GPE0_INP       (0x00 << 0)
418 #define S3C2410_GPE0_OUTP      (0x01 << 0)
419 #define S3C2410_GPE0_I2SLRCK   (0x02 << 0)
420 #define S3C2410_GPE0_MASK      (0x03 << 0)
421
422 #define S3C2410_GPE1           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 1)
423 #define S3C2410_GPE1_INP       (0x00 << 2)
424 #define S3C2410_GPE1_OUTP      (0x01 << 2)
425 #define S3C2410_GPE1_I2SSCLK   (0x02 << 2)
426 #define S3C2410_GPE1_MASK      (0x03 << 2)
427
428 #define S3C2410_GPE2           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 2)
429 #define S3C2410_GPE2_INP       (0x00 << 4)
430 #define S3C2410_GPE2_OUTP      (0x01 << 4)
431 #define S3C2410_GPE2_CDCLK     (0x02 << 4)
432
433 #define S3C2410_GPE3           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 3)
434 #define S3C2410_GPE3_INP       (0x00 << 6)
435 #define S3C2410_GPE3_OUTP      (0x01 << 6)
436 #define S3C2410_GPE3_I2SSDI    (0x02 << 6)
437 #define S3C2410_GPE3_nSS0      (0x03 << 6)
438 #define S3C2410_GPE3_MASK      (0x03 << 6)
439
440 #define S3C2410_GPE4           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 4)
441 #define S3C2410_GPE4_INP       (0x00 << 8)
442 #define S3C2410_GPE4_OUTP      (0x01 << 8)
443 #define S3C2410_GPE4_I2SSDO    (0x02 << 8)
444 #define S3C2410_GPE4_I2SSDI    (0x03 << 8)
445 #define S3C2410_GPE4_MASK      (0x03 << 8)
446
447 #define S3C2410_GPE5           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 5)
448 #define S3C2410_GPE5_INP       (0x00 << 10)
449 #define S3C2410_GPE5_OUTP      (0x01 << 10)
450 #define S3C2410_GPE5_SDCLK     (0x02 << 10)
451
452 #define S3C2410_GPE6           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 6)
453 #define S3C2410_GPE6_INP       (0x00 << 12)
454 #define S3C2410_GPE6_OUTP      (0x01 << 12)
455 #define S3C2410_GPE6_SDCMD     (0x02 << 12)
456
457 #define S3C2410_GPE7           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 7)
458 #define S3C2410_GPE7_INP       (0x00 << 14)
459 #define S3C2410_GPE7_OUTP      (0x01 << 14)
460 #define S3C2410_GPE7_SDDAT0    (0x02 << 14)
461
462 #define S3C2410_GPE8           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 8)
463 #define S3C2410_GPE8_INP       (0x00 << 16)
464 #define S3C2410_GPE8_OUTP      (0x01 << 16)
465 #define S3C2410_GPE8_SDDAT1    (0x02 << 16)
466
467 #define S3C2410_GPE9           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 9)
468 #define S3C2410_GPE9_INP       (0x00 << 18)
469 #define S3C2410_GPE9_OUTP      (0x01 << 18)
470 #define S3C2410_GPE9_SDDAT2    (0x02 << 18)
471
472 #define S3C2410_GPE10          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 10)
473 #define S3C2410_GPE10_INP      (0x00 << 20)
474 #define S3C2410_GPE10_OUTP     (0x01 << 20)
475 #define S3C2410_GPE10_SDDAT3   (0x02 << 20)
476
477 #define S3C2410_GPE11          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 11)
478 #define S3C2410_GPE11_INP      (0x00 << 22)
479 #define S3C2410_GPE11_OUTP     (0x01 << 22)
480 #define S3C2410_GPE11_SPIMISO0 (0x02 << 22)
481
482 #define S3C2410_GPE12          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 12)
483 #define S3C2410_GPE12_INP      (0x00 << 24)
484 #define S3C2410_GPE12_OUTP     (0x01 << 24)
485 #define S3C2410_GPE12_SPIMOSI0 (0x02 << 24)
486
487 #define S3C2410_GPE13          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 13)
488 #define S3C2410_GPE13_INP      (0x00 << 26)
489 #define S3C2410_GPE13_OUTP     (0x01 << 26)
490 #define S3C2410_GPE13_SPICLK0  (0x02 << 26)
491
492 #define S3C2410_GPE14          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 14)
493 #define S3C2410_GPE14_INP      (0x00 << 28)
494 #define S3C2410_GPE14_OUTP     (0x01 << 28)
495 #define S3C2410_GPE14_IICSCL   (0x02 << 28)
496 #define S3C2410_GPE14_MASK     (0x03 << 28)
497
498 #define S3C2410_GPE15          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 15)
499 #define S3C2410_GPE15_INP      (0x00 << 30)
500 #define S3C2410_GPE15_OUTP     (0x01 << 30)
501 #define S3C2410_GPE15_IICSDA   (0x02 << 30)
502 #define S3C2410_GPE15_MASK     (0x03 << 30)
503
504 #define S3C2440_GPE0_ACSYNC    (0x03 << 0)
505 #define S3C2440_GPE1_ACBITCLK  (0x03 << 2)
506 #define S3C2440_GPE2_ACRESET   (0x03 << 4)
507 #define S3C2440_GPE3_ACIN      (0x03 << 6)
508 #define S3C2440_GPE4_ACOUT     (0x03 << 8)
509
510 #define S3C2410_GPE_PUPDIS(x)  (1<<(x))
511
512 /* Port F consists of 8 GPIO/Special function
513  *
514  * GPIO / interrupt inputs
515  *
516  * GPFCON has 2 bits for each of the input pins on port F
517  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 undefined
518  *
519  * pull up works like all other ports.
520 */
521
522 #define S3C2410_GPFCON     S3C2410_GPIOREG(0x50)
523 #define S3C2410_GPFDAT     S3C2410_GPIOREG(0x54)
524 #define S3C2410_GPFUP      S3C2410_GPIOREG(0x58)
525
526 #define S3C2410_GPF0        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 0)
527 #define S3C2410_GPF0_INP    (0x00 << 0)
528 #define S3C2410_GPF0_OUTP   (0x01 << 0)
529 #define S3C2410_GPF0_EINT0  (0x02 << 0)
530
531 #define S3C2410_GPF1        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 1)
532 #define S3C2410_GPF1_INP    (0x00 << 2)
533 #define S3C2410_GPF1_OUTP   (0x01 << 2)
534 #define S3C2410_GPF1_EINT1  (0x02 << 2)
535
536 #define S3C2410_GPF2        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 2)
537 #define S3C2410_GPF2_INP    (0x00 << 4)
538 #define S3C2410_GPF2_OUTP   (0x01 << 4)
539 #define S3C2410_GPF2_EINT2  (0x02 << 4)
540
541 #define S3C2410_GPF3        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 3)
542 #define S3C2410_GPF3_INP    (0x00 << 6)
543 #define S3C2410_GPF3_OUTP   (0x01 << 6)
544 #define S3C2410_GPF3_EINT3  (0x02 << 6)
545
546 #define S3C2410_GPF4        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 4)
547 #define S3C2410_GPF4_INP    (0x00 << 8)
548 #define S3C2410_GPF4_OUTP   (0x01 << 8)
549 #define S3C2410_GPF4_EINT4  (0x02 << 8)
550
551 #define S3C2410_GPF5        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 5)
552 #define S3C2410_GPF5_INP    (0x00 << 10)
553 #define S3C2410_GPF5_OUTP   (0x01 << 10)
554 #define S3C2410_GPF5_EINT5  (0x02 << 10)
555
556 #define S3C2410_GPF6        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 6)
557 #define S3C2410_GPF6_INP    (0x00 << 12)
558 #define S3C2410_GPF6_OUTP   (0x01 << 12)
559 #define S3C2410_GPF6_EINT6  (0x02 << 12)
560
561 #define S3C2410_GPF7        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 7)
562 #define S3C2410_GPF7_INP    (0x00 << 14)
563 #define S3C2410_GPF7_OUTP   (0x01 << 14)
564 #define S3C2410_GPF7_EINT7  (0x02 << 14)
565
566 /* Port G consists of 8 GPIO/IRQ/Special function
567  *
568  * GPGCON has 2 bits for each of the input pins on port F
569  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 special func
570  *
571  * pull up works like all other ports.
572 */
573
574 #define S3C2410_GPGCON     S3C2410_GPIOREG(0x60)
575 #define S3C2410_GPGDAT     S3C2410_GPIOREG(0x64)
576 #define S3C2410_GPGUP      S3C2410_GPIOREG(0x68)
577
578 #define S3C2410_GPG0          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 0)
579 #define S3C2410_GPG0_INP      (0x00 << 0)
580 #define S3C2410_GPG0_OUTP     (0x01 << 0)
581 #define S3C2410_GPG0_EINT8    (0x02 << 0)
582
583 #define S3C2410_GPG1          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 1)
584 #define S3C2410_GPG1_INP      (0x00 << 2)
585 #define S3C2410_GPG1_OUTP     (0x01 << 2)
586 #define S3C2410_GPG1_EINT9    (0x02 << 2)
587
588 #define S3C2410_GPG2          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 2)
589 #define S3C2410_GPG2_INP      (0x00 << 4)
590 #define S3C2410_GPG2_OUTP     (0x01 << 4)
591 #define S3C2410_GPG2_EINT10   (0x02 << 4)
592
593 #define S3C2410_GPG3          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 3)
594 #define S3C2410_GPG3_INP      (0x00 << 6)
595 #define S3C2410_GPG3_OUTP     (0x01 << 6)
596 #define S3C2410_GPG3_EINT11   (0x02 << 6)
597
598 #define S3C2410_GPG4          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 4)
599 #define S3C2410_GPG4_INP      (0x00 << 8)
600 #define S3C2410_GPG4_OUTP     (0x01 << 8)
601 #define S3C2410_GPG4_EINT12   (0x02 << 8)
602 #define S3C2410_GPG4_LCDPWREN (0x03 << 8)
603
604 #define S3C2410_GPG5          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 5)
605 #define S3C2410_GPG5_INP      (0x00 << 10)
606 #define S3C2410_GPG5_OUTP     (0x01 << 10)
607 #define S3C2410_GPG5_EINT13   (0x02 << 10)
608 #define S3C2410_GPG5_SPIMISO1 (0x03 << 10)
609
610 #define S3C2410_GPG6          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 6)
611 #define S3C2410_GPG6_INP      (0x00 << 12)
612 #define S3C2410_GPG6_OUTP     (0x01 << 12)
613 #define S3C2410_GPG6_EINT14   (0x02 << 12)
614 #define S3C2410_GPG6_SPIMOSI1 (0x03 << 12)
615
616 #define S3C2410_GPG7          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 7)
617 #define S3C2410_GPG7_INP      (0x00 << 14)
618 #define S3C2410_GPG7_OUTP     (0x01 << 14)
619 #define S3C2410_GPG7_EINT15   (0x02 << 14)
620 #define S3C2410_GPG7_SPICLK1  (0x03 << 14)
621
622 #define S3C2410_GPG8          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 8)
623 #define S3C2410_GPG8_INP      (0x00 << 16)
624 #define S3C2410_GPG8_OUTP     (0x01 << 16)
625 #define S3C2410_GPG8_EINT16   (0x02 << 16)
626
627 #define S3C2410_GPG9          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 9)
628 #define S3C2410_GPG9_INP      (0x00 << 18)
629 #define S3C2410_GPG9_OUTP     (0x01 << 18)
630 #define S3C2410_GPG9_EINT17   (0x02 << 18)
631
632 #define S3C2410_GPG10         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 10)
633 #define S3C2410_GPG10_INP     (0x00 << 20)
634 #define S3C2410_GPG10_OUTP    (0x01 << 20)
635 #define S3C2410_GPG10_EINT18  (0x02 << 20)
636
637 #define S3C2410_GPG11         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 11)
638 #define S3C2410_GPG11_INP     (0x00 << 22)
639 #define S3C2410_GPG11_OUTP    (0x01 << 22)
640 #define S3C2410_GPG11_EINT19  (0x02 << 22)
641 #define S3C2410_GPG11_TCLK1   (0x03 << 22)
642
643 #define S3C2410_GPG12         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 12)
644 #define S3C2410_GPG12_INP     (0x00 << 24)
645 #define S3C2410_GPG12_OUTP    (0x01 << 24)
646 #define S3C2410_GPG12_EINT20  (0x02 << 24)
647 #define S3C2410_GPG12_XMON    (0x03 << 24)
648
649 #define S3C2410_GPG13         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 13)
650 #define S3C2410_GPG13_INP     (0x00 << 26)
651 #define S3C2410_GPG13_OUTP    (0x01 << 26)
652 #define S3C2410_GPG13_EINT21  (0x02 << 26)
653 #define S3C2410_GPG13_nXPON   (0x03 << 26)
654
655 #define S3C2410_GPG14         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 14)
656 #define S3C2410_GPG14_INP     (0x00 << 28)
657 #define S3C2410_GPG14_OUTP    (0x01 << 28)
658 #define S3C2410_GPG14_EINT22  (0x02 << 28)
659 #define S3C2410_GPG14_YMON    (0x03 << 28)
660
661 #define S3C2410_GPG15         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 15)
662 #define S3C2410_GPG15_INP     (0x00 << 30)
663 #define S3C2410_GPG15_OUTP    (0x01 << 30)
664 #define S3C2410_GPG15_EINT23  (0x02 << 30)
665 #define S3C2410_GPG15_nYPON   (0x03 << 30)
666
667
668 #define S3C2410_GPG_PUPDIS(x)  (1<<(x))
669
670 /* Port H consists of11 GPIO/serial/Misc pins
671  *
672  * GPGCON has 2 bits for each of the input pins on port F
673  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 special func
674  *
675  * pull up works like all other ports.
676 */
677
678 #define S3C2410_GPHCON     S3C2410_GPIOREG(0x70)
679 #define S3C2410_GPHDAT     S3C2410_GPIOREG(0x74)
680 #define S3C2410_GPHUP      S3C2410_GPIOREG(0x78)
681
682 #define S3C2410_GPH0        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 0)
683 #define S3C2410_GPH0_INP    (0x00 << 0)
684 #define S3C2410_GPH0_OUTP   (0x01 << 0)
685 #define S3C2410_GPH0_nCTS0  (0x02 << 0)
686
687 #define S3C2410_GPH1        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 1)
688 #define S3C2410_GPH1_INP    (0x00 << 2)
689 #define S3C2410_GPH1_OUTP   (0x01 << 2)
690 #define S3C2410_GPH1_nRTS0  (0x02 << 2)
691
692 #define S3C2410_GPH2        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 2)
693 #define S3C2410_GPH2_INP    (0x00 << 4)
694 #define S3C2410_GPH2_OUTP   (0x01 << 4)
695 #define S3C2410_GPH2_TXD0   (0x02 << 4)
696
697 #define S3C2410_GPH3        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 3)
698 #define S3C2410_GPH3_INP    (0x00 << 6)
699 #define S3C2410_GPH3_OUTP   (0x01 << 6)
700 #define S3C2410_GPH3_RXD0   (0x02 << 6)
701
702 #define S3C2410_GPH4        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 4)
703 #define S3C2410_GPH4_INP    (0x00 << 8)
704 #define S3C2410_GPH4_OUTP   (0x01 << 8)
705 #define S3C2410_GPH4_TXD1   (0x02 << 8)
706
707 #define S3C2410_GPH5        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 5)
708 #define S3C2410_GPH5_INP    (0x00 << 10)
709 #define S3C2410_GPH5_OUTP   (0x01 << 10)
710 #define S3C2410_GPH5_RXD1   (0x02 << 10)
711
712 #define S3C2410_GPH6        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 6)
713 #define S3C2410_GPH6_INP    (0x00 << 12)
714 #define S3C2410_GPH6_OUTP   (0x01 << 12)
715 #define S3C2410_GPH6_TXD2   (0x02 << 12)
716 #define S3C2410_GPH6_nRTS1  (0x03 << 12)
717
718 #define S3C2410_GPH7        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 7)
719 #define S3C2410_GPH7_INP    (0x00 << 14)
720 #define S3C2410_GPH7_OUTP   (0x01 << 14)
721 #define S3C2410_GPH7_RXD2   (0x02 << 14)
722 #define S3C2410_GPH7_nCTS1  (0x03 << 14)
723
724 #define S3C2410_GPH8        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 8)
725 #define S3C2410_GPH8_INP    (0x00 << 16)
726 #define S3C2410_GPH8_OUTP   (0x01 << 16)
727 #define S3C2410_GPH8_UCLK   (0x02 << 16)
728
729 #define S3C2410_GPH9          S3C2410_GPIONO(S3C2410_GPIO_BANKH, 9)
730 #define S3C2410_GPH9_INP      (0x00 << 18)
731 #define S3C2410_GPH9_OUTP     (0x01 << 18)
732 #define S3C2410_GPH9_CLKOUT0  (0x02 << 18)
733
734 #define S3C2410_GPH10         S3C2410_GPIONO(S3C2410_GPIO_BANKH, 10)
735 #define S3C2410_GPH10_INP     (0x00 << 20)
736 #define S3C2410_GPH10_OUTP    (0x01 << 20)
737 #define S3C2410_GPH10_CLKOUT1 (0x02 << 20)
738
739 /* miscellaneous control */
740
741 #define S3C2410_MISCCR     S3C2410_GPIOREG(0x80)
742 #define S3C2410_DCLKCON    S3C2410_GPIOREG(0x84)
743
744 /* see clock.h for dclk definitions */
745
746 /* pullup control on databus */
747 #define S3C2410_MISCCR_SPUCR_HEN    (0)
748 #define S3C2410_MISCCR_SPUCR_HDIS   (1<<0)
749 #define S3C2410_MISCCR_SPUCR_LEN    (0)
750 #define S3C2410_MISCCR_SPUCR_LDIS   (1<<1)
751
752 #define S3C2410_MISCCR_USBDEV       (0)
753 #define S3C2410_MISCCR_USBHOST      (1<<3)
754
755 #define S3C2410_MISCCR_CLK0_MPLL    (0<<4)
756 #define S3C2410_MISCCR_CLK0_UPLL    (1<<4)
757 #define S3C2410_MISCCR_CLK0_FCLK    (2<<4)
758 #define S3C2410_MISCCR_CLK0_HCLK    (3<<4)
759 #define S3C2410_MISCCR_CLK0_PCLK    (4<<4)
760 #define S3C2410_MISCCR_CLK0_DCLK0   (5<<4)
761
762 #define S3C2410_MISCCR_CLK1_MPLL    (0<<8)
763 #define S3C2410_MISCCR_CLK1_UPLL    (1<<8)
764 #define S3C2410_MISCCR_CLK1_FCLK    (2<<8)
765 #define S3C2410_MISCCR_CLK1_HCLK    (3<<8)
766 #define S3C2410_MISCCR_CLK1_PCLK    (4<<8)
767 #define S3C2410_MISCCR_CLK1_DCLK1   (5<<8)
768
769 #define S3C2410_MISCCR_USBSUSPND0   (1<<12)
770 #define S3C2410_MISCCR_USBSUSPND1   (1<<13)
771
772 #define S3C2410_MISCCR_nRSTCON      (1<<16)
773
774 #define S3C2410_MISCCR_nEN_SCLK0    (1<<17)
775 #define S3C2410_MISCCR_nEN_SCLK1    (1<<18)
776 #define S3C2410_MISCCR_nEN_SCLKE    (1<<19)
777 #define S3C2410_MISCCR_SDSLEEP      (7<<17)
778
779 /* external interrupt control... */
780 /* S3C2410_EXTINT0 -> irq sense control for EINT0..EINT7
781  * S3C2410_EXTINT1 -> irq sense control for EINT8..EINT15
782  * S3C2410_EXTINT2 -> irq sense control for EINT16..EINT23
783  *
784  * note S3C2410_EXTINT2 has filtering options for EINT16..EINT23
785  *
786  * Samsung datasheet p9-25
787 */
788
789 #define S3C2410_EXTINT0    S3C2410_GPIOREG(0x88)
790 #define S3C2410_EXTINT1    S3C2410_GPIOREG(0x8C)
791 #define S3C2410_EXTINT2    S3C2410_GPIOREG(0x90)
792
793 /* values for S3C2410_EXTINT0/1/2 */
794 #define S3C2410_EXTINT_LOWLEV    (0x00)
795 #define S3C2410_EXTINT_HILEV     (0x01)
796 #define S3C2410_EXTINT_FALLEDGE  (0x02)
797 #define S3C2410_EXTINT_RISEEDGE  (0x04)
798 #define S3C2410_EXTINT_BOTHEDGE  (0x06)
799
800 /* interrupt filtering conrrol for EINT16..EINT23 */
801 #define S3C2410_EINFLT0    S3C2410_GPIOREG(0x94)
802 #define S3C2410_EINFLT1    S3C2410_GPIOREG(0x98)
803 #define S3C2410_EINFLT2    S3C2410_GPIOREG(0x9C)
804 #define S3C2410_EINFLT3    S3C2410_GPIOREG(0xA0)
805
806 /* values for interrupt filtering */
807 #define S3C2410_EINTFLT_PCLK            (0x00)
808 #define S3C2410_EINTFLT_EXTCLK          (1<<7)
809 #define S3C2410_EINTFLT_WIDTHMSK(x)     ((x) & 0x3f)
810
811 /* removed EINTxxxx defs from here, not meant for this */
812
813 /* GSTATUS have miscellaneous information in them
814  *
815  */
816
817 #define S3C2410_GSTATUS0   S3C2410_GPIOREG(0x0AC)
818 #define S3C2410_GSTATUS1   S3C2410_GPIOREG(0x0B0)
819 #define S3C2410_GSTATUS2   S3C2410_GPIOREG(0x0B4)
820 #define S3C2410_GSTATUS3   S3C2410_GPIOREG(0x0B8)
821 #define S3C2410_GSTATUS4   S3C2410_GPIOREG(0x0BC)
822
823 #define S3C2410_GSTATUS0_nWAIT     (1<<3)
824 #define S3C2410_GSTATUS0_NCON      (1<<2)
825 #define S3C2410_GSTATUS0_RnB       (1<<1)
826 #define S3C2410_GSTATUS0_nBATTFLT  (1<<0)
827
828 #define S3C2410_GSTATUS1_IDMASK    (0xffff0000)
829 #define S3C2410_GSTATUS1_2410      (0x32410000)
830 #define S3C2410_GSTATUS1_2440      (0x32440000)
831
832 #define S3C2410_GSTATUS2_WTRESET   (1<<2)
833 #define S3C2410_GSTATUS2_OFFRESET  (1<<1)
834 #define S3C2410_GSTATUS2_PONRESET  (1<<0)
835
836 #endif  /* __ASM_ARCH_REGS_GPIO_H */
837