c88b5348c4ee38c9d6cd5d165baf37d580252b39
[linux-2.6.git] / drivers / video / tdfxfb.c
1 /*
2  *
3  * tdfxfb.c
4  *
5  * Author: Hannu Mallat <hmallat@cc.hut.fi>
6  *
7  * Copyright © 1999 Hannu Mallat
8  * All rights reserved
9  *
10  * Created      : Thu Sep 23 18:17:43 1999, hmallat
11  * Last modified: Tue Nov  2 21:19:47 1999, hmallat
12  *
13  * Lots of the information here comes from the Daryll Strauss' Banshee 
14  * patches to the XF86 server, and the rest comes from the 3dfx
15  * Banshee specification. I'm very much indebted to Daryll for his
16  * work on the X server.
17  *
18  * Voodoo3 support was contributed Harold Oga. Lots of additions
19  * (proper acceleration, 24 bpp, hardware cursor) and bug fixes by Attila
20  * Kesmarki. Thanks guys!
21  *
22  * Voodoo1 and Voodoo2 support aren't relevant to this driver as they
23  * behave very differently from the Voodoo3/4/5. For anyone wanting to
24  * use frame buffer on the Voodoo1/2, see the sstfb driver (which is
25  * located at http://www.sourceforge.net/projects/sstfb).
26  * 
27  * While I _am_ grateful to 3Dfx for releasing the specs for Banshee,
28  * I do wish the next version is a bit more complete. Without the XF86
29  * patches I couldn't have gotten even this far... for instance, the
30  * extensions to the VGA register set go completely unmentioned in the
31  * spec! Also, lots of references are made to the 'SST core', but no
32  * spec is publicly available, AFAIK.
33  *
34  * The structure of this driver comes pretty much from the Permedia
35  * driver by Ilario Nardinocchi, which in turn is based on skeletonfb.
36  * 
37  * TODO:
38  * - support for 16/32 bpp needs fixing (funky bootup penguin)
39  * - multihead support (basically need to support an array of fb_infos)
40  * - support other architectures (PPC, Alpha); does the fact that the VGA
41  *   core can be accessed only thru I/O (not memory mapped) complicate
42  *   things?
43  *
44  * Version history:
45  *
46  * 0.1.4 (released 2002-05-28) ported over to new fbdev api by James Simmons
47  *
48  * 0.1.3 (released 1999-11-02) added Attila's panning support, code
49  *                             reorg, hwcursor address page size alignment
50  *                             (for mmaping both frame buffer and regs),
51  *                             and my changes to get rid of hardcoded
52  *                             VGA i/o register locations (uses PCI
53  *                             configuration info now)
54  * 0.1.2 (released 1999-10-19) added Attila Kesmarki's bug fixes and
55  *                             improvements
56  * 0.1.1 (released 1999-10-07) added Voodoo3 support by Harold Oga.
57  * 0.1.0 (released 1999-10-06) initial version
58  *
59  */
60
61 #include <linux/config.h>
62 #include <linux/module.h>
63 #include <linux/kernel.h>
64 #include <linux/errno.h>
65 #include <linux/string.h>
66 #include <linux/mm.h>
67 #include <linux/tty.h>
68 #include <linux/slab.h>
69 #include <linux/delay.h>
70 #include <linux/interrupt.h>
71 #include <linux/fb.h>
72 #include <linux/init.h>
73 #include <linux/pci.h>
74 #include <linux/nvram.h>
75 #include <asm/io.h>
76 #include <linux/timer.h>
77 #include <linux/spinlock.h>
78
79 #include <video/tdfx.h>
80
81 #undef TDFXFB_DEBUG 
82 #ifdef TDFXFB_DEBUG
83 #define DPRINTK(a,b...) printk(KERN_DEBUG "fb: %s: " a, __FUNCTION__ , ## b)
84 #else
85 #define DPRINTK(a,b...)
86 #endif 
87
88 #define BANSHEE_MAX_PIXCLOCK 270000
89 #define VOODOO3_MAX_PIXCLOCK 300000
90 #define VOODOO5_MAX_PIXCLOCK 350000
91
92 static struct fb_fix_screeninfo tdfx_fix __devinitdata = {
93         .id =           "3Dfx",
94         .type =         FB_TYPE_PACKED_PIXELS,
95         .visual =       FB_VISUAL_PSEUDOCOLOR, 
96         .ypanstep =     1,
97         .ywrapstep =    1, 
98         .accel =        FB_ACCEL_3DFX_BANSHEE
99 };
100
101 static struct fb_var_screeninfo tdfx_var __devinitdata = {
102         /* "640x480, 8 bpp @ 60 Hz */
103         .xres =         640,
104         .yres =         480,
105         .xres_virtual = 640,
106         .yres_virtual = 1024,
107         .bits_per_pixel =8,
108         .red =          {0, 8, 0},
109         .blue =         {0, 8, 0},
110         .green =        {0, 8, 0},
111         .activate =     FB_ACTIVATE_NOW,
112         .height =       -1,
113         .width =        -1,
114         .accel_flags =  FB_ACCELF_TEXT,
115         .pixclock =     39722,
116         .left_margin =  40,
117         .right_margin = 24,
118         .upper_margin = 32,
119         .lower_margin = 11,
120         .hsync_len =    96,
121         .vsync_len =    2,
122         .vmode =        FB_VMODE_NONINTERLACED
123 };
124
125 /*
126  * PCI driver prototypes
127  */
128 static int __devinit tdfxfb_probe(struct pci_dev *pdev,
129                                   const struct pci_device_id *id);
130 static void __devexit tdfxfb_remove(struct pci_dev *pdev);
131
132 static struct pci_device_id tdfxfb_id_table[] = {
133         { PCI_VENDOR_ID_3DFX, PCI_DEVICE_ID_3DFX_BANSHEE,
134           PCI_ANY_ID, PCI_ANY_ID, PCI_BASE_CLASS_DISPLAY << 16,
135           0xff0000, 0 },
136         { PCI_VENDOR_ID_3DFX, PCI_DEVICE_ID_3DFX_VOODOO3,
137           PCI_ANY_ID, PCI_ANY_ID, PCI_BASE_CLASS_DISPLAY << 16,
138           0xff0000, 0 },
139         { PCI_VENDOR_ID_3DFX, PCI_DEVICE_ID_3DFX_VOODOO5,
140           PCI_ANY_ID, PCI_ANY_ID, PCI_BASE_CLASS_DISPLAY << 16,
141           0xff0000, 0 },
142         { 0, }
143 };
144
145 static struct pci_driver tdfxfb_driver = {
146         .name           = "tdfxfb",
147         .id_table       = tdfxfb_id_table,
148         .probe          = tdfxfb_probe,
149         .remove         = __devexit_p(tdfxfb_remove),
150 };
151
152 MODULE_DEVICE_TABLE(pci, tdfxfb_id_table);
153
154 /*
155  *  Frame buffer device API
156  */
157 static int tdfxfb_check_var(struct fb_var_screeninfo *var, struct fb_info *fb); 
158 static int tdfxfb_set_par(struct fb_info *info); 
159 static int tdfxfb_setcolreg(u_int regno, u_int red, u_int green, u_int blue, 
160                             u_int transp, struct fb_info *info); 
161 static int tdfxfb_blank(int blank, struct fb_info *info); 
162 static int tdfxfb_pan_display(struct fb_var_screeninfo *var, struct fb_info *info);
163 static int banshee_wait_idle(struct fb_info *info);
164 #ifdef CONFIG_FB_3DFX_ACCEL
165 static void tdfxfb_fillrect(struct fb_info *info, const struct fb_fillrect *rect);
166 static void tdfxfb_copyarea(struct fb_info *info, const struct fb_copyarea *area);  
167 static void tdfxfb_imageblit(struct fb_info *info, const struct fb_image *image); 
168 #endif /* CONFIG_FB_3DFX_ACCEL */
169
170 static struct fb_ops tdfxfb_ops = {
171         .owner          = THIS_MODULE,
172         .fb_check_var   = tdfxfb_check_var,
173         .fb_set_par     = tdfxfb_set_par,
174         .fb_setcolreg   = tdfxfb_setcolreg,
175         .fb_blank       = tdfxfb_blank,
176         .fb_pan_display = tdfxfb_pan_display,
177         .fb_sync        = banshee_wait_idle,
178 #ifdef CONFIG_FB_3DFX_ACCEL
179         .fb_fillrect    = tdfxfb_fillrect,
180         .fb_copyarea    = tdfxfb_copyarea,
181         .fb_imageblit   = tdfxfb_imageblit,
182 #else
183         .fb_fillrect    = cfb_fillrect,
184         .fb_copyarea    = cfb_copyarea,
185         .fb_imageblit   = cfb_imageblit,
186 #endif
187 };
188
189 /*
190  * do_xxx: Hardware-specific functions
191  */
192 static u32 do_calc_pll(int freq, int *freq_out);
193 static void  do_write_regs(struct fb_info *info, struct banshee_reg *reg);
194 static unsigned long do_lfb_size(struct tdfx_par *par, unsigned short);
195
196 /*
197  * Driver data 
198  */
199 static int  nopan   = 0;
200 static int  nowrap  = 1;      // not implemented (yet)
201 static char *mode_option __devinitdata = NULL;
202
203 /* ------------------------------------------------------------------------- 
204  *                      Hardware-specific funcions
205  * ------------------------------------------------------------------------- */
206
207 #ifdef VGA_REG_IO 
208 static inline  u8 vga_inb(struct tdfx_par *par, u32 reg) { return inb(reg); }
209
210 static inline void vga_outb(struct tdfx_par *par, u32 reg,  u8 val) { outb(val, reg); }
211 #else
212 static inline  u8 vga_inb(struct tdfx_par *par, u32 reg) { 
213         return inb(par->iobase + reg - 0x300); 
214 }
215 static inline void vga_outb(struct tdfx_par *par, u32 reg,  u8 val) { 
216         outb(val, par->iobase + reg - 0x300); 
217 }
218 #endif
219
220 static inline void gra_outb(struct tdfx_par *par, u32 idx, u8 val) {
221         vga_outb(par, GRA_I, idx); vga_outb(par, GRA_D, val);
222 }
223
224 static inline void seq_outb(struct tdfx_par *par, u32 idx, u8 val) {
225         vga_outb(par, SEQ_I, idx); vga_outb(par, SEQ_D, val);
226 }
227
228 static inline u8 seq_inb(struct tdfx_par *par, u32 idx) {
229         vga_outb(par, SEQ_I, idx); return vga_inb(par, SEQ_D);
230 }
231
232 static inline void crt_outb(struct tdfx_par *par, u32 idx, u8 val) {
233         vga_outb(par, CRT_I, idx); vga_outb(par, CRT_D, val);
234 }
235
236 static inline u8 crt_inb(struct tdfx_par *par, u32 idx) {
237         vga_outb(par, CRT_I, idx); return vga_inb(par, CRT_D);
238 }
239
240 static inline void att_outb(struct tdfx_par *par, u32 idx, u8 val) 
241 {
242         unsigned char tmp;
243         
244         tmp = vga_inb(par, IS1_R);
245         vga_outb(par, ATT_IW, idx);
246         vga_outb(par, ATT_IW, val);
247 }
248
249 static inline void vga_disable_video(struct tdfx_par *par)
250 {
251         unsigned char s;
252
253         s = seq_inb(par, 0x01) | 0x20;
254         seq_outb(par, 0x00, 0x01);
255         seq_outb(par, 0x01, s);
256         seq_outb(par, 0x00, 0x03);
257 }
258
259 static inline void vga_enable_video(struct tdfx_par *par)
260 {
261         unsigned char s;
262
263         s = seq_inb(par, 0x01) & 0xdf;
264         seq_outb(par, 0x00, 0x01);
265         seq_outb(par, 0x01, s);
266         seq_outb(par, 0x00, 0x03);
267 }
268
269 static inline void vga_enable_palette(struct tdfx_par *par)
270 {
271         vga_inb(par, IS1_R);
272         vga_outb(par, ATT_IW, 0x20);
273 }
274
275 static inline u32 tdfx_inl(struct tdfx_par *par, unsigned int reg) 
276 {
277         return readl(par->regbase_virt + reg);
278 }
279
280 static inline void tdfx_outl(struct tdfx_par *par, unsigned int reg, u32 val)
281 {
282         writel(val, par->regbase_virt + reg);
283 }
284
285 static inline void banshee_make_room(struct tdfx_par *par, int size)
286 {
287         /* Note: The Voodoo3's onboard FIFO has 32 slots. This loop
288          * won't quit if you ask for more. */
289         while((tdfx_inl(par, STATUS) & 0x1f) < size-1);
290 }
291  
292 static int banshee_wait_idle(struct fb_info *info)
293 {
294         struct tdfx_par *par = info->par;
295         int i = 0;
296
297         banshee_make_room(par, 1);
298         tdfx_outl(par, COMMAND_3D, COMMAND_3D_NOP);
299
300         while(1) {
301                 i = (tdfx_inl(par, STATUS) & STATUS_BUSY) ? 0 : i + 1;
302                 if(i == 3) break;
303         }
304         return 0;
305 }
306
307 /*
308  * Set the color of a palette entry in 8bpp mode 
309  */
310 static inline void do_setpalentry(struct tdfx_par *par, unsigned regno, u32 c)
311 {  
312         banshee_make_room(par, 2);
313         tdfx_outl(par, DACADDR, regno);
314         tdfx_outl(par, DACDATA, c);
315 }
316
317 static u32 do_calc_pll(int freq, int* freq_out) 
318 {
319         int m, n, k, best_m, best_n, best_k, best_error;
320         int fref = 14318;
321   
322         best_error = freq;
323         best_n = best_m = best_k = 0;
324
325         for (k = 3; k >= 0; k--) {
326                 for (m = 63; m >= 0; m--) {
327                         /*
328                          * Estimate value of n that produces target frequency
329                          * with current m and k
330                          */
331                         int n_estimated = (freq * (m + 2) * (1 << k) / fref) - 2;
332
333                         /* Search neighborhood of estimated n */
334                         for (n = max(0, n_estimated - 1);
335                                         n <= min(255, n_estimated + 1); n++) {
336                                 /*
337                                  * Calculate PLL freqency with current m, k and
338                                  * estimated n
339                                  */
340                                 int f = fref * (n + 2) / (m + 2) / (1 << k);
341                                 int error = abs (f - freq);
342
343                                 /*
344                                  *  If this is the closest we've come to the
345                                  * target frequency then remember n, m and k
346                                  */
347                                 if (error  < best_error) {
348                                         best_error = error;
349                                         best_n     = n;
350                                         best_m     = m;
351                                         best_k     = k;
352                                 }
353                         }
354                 }
355         }
356
357         n = best_n;
358         m = best_m;
359         k = best_k;
360         *freq_out = fref*(n + 2)/(m + 2)/(1 << k);
361
362         return (n << 8) | (m << 2) | k;
363 }
364
365 static void do_write_regs(struct fb_info *info, struct banshee_reg* reg) 
366 {
367         struct tdfx_par *par = info->par;
368         int i;
369
370         banshee_wait_idle(info);
371
372         tdfx_outl(par, MISCINIT1, tdfx_inl(par, MISCINIT1) | 0x01);
373
374         crt_outb(par, 0x11, crt_inb(par, 0x11) & 0x7f); /* CRT unprotect */
375
376         banshee_make_room(par, 3);
377         tdfx_outl(par, VGAINIT1,        reg->vgainit1 &  0x001FFFFF);
378         tdfx_outl(par, VIDPROCCFG,      reg->vidcfg   & ~0x00000001);
379 #if 0
380         tdfx_outl(par, PLLCTRL1, reg->mempll);
381         tdfx_outl(par, PLLCTRL2, reg->gfxpll);
382 #endif
383         tdfx_outl(par, PLLCTRL0,        reg->vidpll);
384
385         vga_outb(par, MISC_W, reg->misc[0x00] | 0x01);
386
387         for (i = 0; i < 5; i++)
388                 seq_outb(par, i, reg->seq[i]);
389
390         for (i = 0; i < 25; i++)
391                 crt_outb(par, i, reg->crt[i]);
392
393         for (i = 0; i < 9; i++)
394                 gra_outb(par, i, reg->gra[i]);
395
396         for (i = 0; i < 21; i++)
397                 att_outb(par, i, reg->att[i]);
398
399         crt_outb(par, 0x1a, reg->ext[0]);
400         crt_outb(par, 0x1b, reg->ext[1]);
401
402         vga_enable_palette(par);
403         vga_enable_video(par);
404
405         banshee_make_room(par, 11);
406         tdfx_outl(par,  VGAINIT0,      reg->vgainit0);
407         tdfx_outl(par,  DACMODE,       reg->dacmode);
408         tdfx_outl(par,  VIDDESKSTRIDE, reg->stride);
409         tdfx_outl(par,  HWCURPATADDR,  0);
410    
411         tdfx_outl(par,  VIDSCREENSIZE,reg->screensize);
412         tdfx_outl(par,  VIDDESKSTART,   reg->startaddr);
413         tdfx_outl(par,  VIDPROCCFG,     reg->vidcfg);
414         tdfx_outl(par,  VGAINIT1,       reg->vgainit1);  
415         tdfx_outl(par,  MISCINIT0,      reg->miscinit0);        
416
417         banshee_make_room(par,  8);
418         tdfx_outl(par,  SRCBASE,         reg->srcbase);
419         tdfx_outl(par,  DSTBASE,         reg->dstbase);
420         tdfx_outl(par,  COMMANDEXTRA_2D, 0);
421         tdfx_outl(par,  CLIP0MIN,        0);
422         tdfx_outl(par,  CLIP0MAX,        0x0fff0fff);
423         tdfx_outl(par,  CLIP1MIN,        0);
424         tdfx_outl(par,  CLIP1MAX,        0x0fff0fff);
425         tdfx_outl(par,  SRCXY,     0);
426
427         banshee_wait_idle(info);
428 }
429
430 static unsigned long do_lfb_size(struct tdfx_par *par, unsigned short dev_id) 
431 {
432         u32 draminit0;
433         u32 draminit1;
434         u32 miscinit1;
435
436         int num_chips;
437         int chip_size; /* in MB */
438         u32 lfbsize;
439         int has_sgram;
440
441         draminit0 = tdfx_inl(par, DRAMINIT0);  
442         draminit1 = tdfx_inl(par, DRAMINIT1);
443
444         num_chips = (draminit0 & DRAMINIT0_SGRAM_NUM) ? 8 : 4;
445  
446         if (dev_id < PCI_DEVICE_ID_3DFX_VOODOO5) {
447                 /* Banshee/Voodoo3 */
448                 has_sgram = draminit1 & DRAMINIT1_MEM_SDRAM;
449                 chip_size = has_sgram ? ((draminit0 & DRAMINIT0_SGRAM_TYPE) ? 2 : 1)
450                                       : 2;
451         } else {
452                 /* Voodoo4/5 */
453                 has_sgram = 0;
454                 chip_size = 1 << ((draminit0 & DRAMINIT0_SGRAM_TYPE_MASK) >> DRAMINIT0_SGRAM_TYPE_SHIFT);
455         }
456         lfbsize = num_chips * chip_size * 1024 * 1024;
457
458         /* disable block writes for SDRAM */
459         miscinit1 = tdfx_inl(par, MISCINIT1);
460         miscinit1 |= has_sgram ? 0 : MISCINIT1_2DBLOCK_DIS;
461         miscinit1 |= MISCINIT1_CLUT_INV;
462
463         banshee_make_room(par, 1); 
464         tdfx_outl(par, MISCINIT1, miscinit1);
465         return lfbsize;
466 }
467
468 /* ------------------------------------------------------------------------- */
469
470 static int tdfxfb_check_var(struct fb_var_screeninfo *var,struct fb_info *info) 
471 {
472         struct tdfx_par *par = info->par;
473         u32 lpitch;
474
475         if (var->bits_per_pixel != 8  && var->bits_per_pixel != 16 &&
476             var->bits_per_pixel != 24 && var->bits_per_pixel != 32) {
477                 DPRINTK("depth not supported: %u\n", var->bits_per_pixel);
478                 return -EINVAL;
479         }
480
481         if (var->xres != var->xres_virtual)
482                 var->xres_virtual = var->xres;
483
484         if (var->yres > var->yres_virtual)
485                 var->yres_virtual = var->yres;
486
487         if (var->xoffset) {
488                 DPRINTK("xoffset not supported\n");
489                 return -EINVAL;
490         }
491
492         /* Banshee doesn't support interlace, but Voodoo4/5 and probably Voodoo3 do. */
493         /* no direct information about device id now? use max_pixclock for this... */
494         if (((var->vmode & FB_VMODE_MASK) == FB_VMODE_INTERLACED) &&
495                         (par->max_pixclock < VOODOO3_MAX_PIXCLOCK)) {
496                 DPRINTK("interlace not supported\n");
497                 return -EINVAL;
498         }
499
500         var->xres = (var->xres + 15) & ~15; /* could sometimes be 8 */
501         lpitch = var->xres * ((var->bits_per_pixel + 7)>>3);
502   
503         if (var->xres < 320 || var->xres > 2048) {
504                 DPRINTK("width not supported: %u\n", var->xres);
505                 return -EINVAL;
506         }
507   
508         if (var->yres < 200 || var->yres > 2048) {
509                 DPRINTK("height not supported: %u\n", var->yres);
510                 return -EINVAL;
511         }
512   
513         if (lpitch * var->yres_virtual > info->fix.smem_len) {
514                 var->yres_virtual = info->fix.smem_len/lpitch;
515                 if (var->yres_virtual < var->yres) {
516                         DPRINTK("no memory for screen (%ux%ux%u)\n",
517                         var->xres, var->yres_virtual, var->bits_per_pixel);
518                         return -EINVAL;
519                 }
520         }
521   
522         if (PICOS2KHZ(var->pixclock) > par->max_pixclock) {
523                 DPRINTK("pixclock too high (%ldKHz)\n",PICOS2KHZ(var->pixclock));
524                 return -EINVAL;
525         }
526
527         switch(var->bits_per_pixel) {
528                 case 8:
529                         var->red.length = var->green.length = var->blue.length = 8;
530                         break;
531                 case 16:
532                         var->red.offset   = 11;
533                         var->red.length   = 5;
534                         var->green.offset = 5;
535                         var->green.length = 6;
536                         var->blue.offset  = 0;
537                         var->blue.length  = 5;
538                         break;
539                 case 24:
540                         var->red.offset=16;
541                         var->green.offset=8;
542                         var->blue.offset=0;
543                         var->red.length = var->green.length = var->blue.length = 8;
544                 case 32:
545                         var->red.offset   = 16;
546                         var->green.offset = 8;
547                         var->blue.offset  = 0;
548                         var->red.length = var->green.length = var->blue.length = 8;
549                         break;
550         }
551         var->height = var->width = -1;
552   
553         var->accel_flags = FB_ACCELF_TEXT;
554         
555         DPRINTK("Checking graphics mode at %dx%d depth %d\n",  var->xres, var->yres, var->bits_per_pixel);
556         return 0;
557 }
558
559 static int tdfxfb_set_par(struct fb_info *info)
560 {
561         struct tdfx_par *par = info->par;
562         u32 hdispend, hsyncsta, hsyncend, htotal;
563         u32 hd, hs, he, ht, hbs, hbe;
564         u32 vd, vs, ve, vt, vbs, vbe;
565         struct banshee_reg reg;
566         int fout, freq;
567         u32 wd, cpp;
568   
569         par->baseline  = 0;
570  
571         memset(&reg, 0, sizeof(reg));
572         cpp = (info->var.bits_per_pixel + 7)/8;
573  
574         reg.vidcfg = VIDCFG_VIDPROC_ENABLE | VIDCFG_DESK_ENABLE | VIDCFG_CURS_X11 | ((cpp - 1) << VIDCFG_PIXFMT_SHIFT) | (cpp != 1 ? VIDCFG_CLUT_BYPASS : 0);
575
576         /* PLL settings */
577         freq = PICOS2KHZ(info->var.pixclock);
578
579         reg.dacmode = 0;
580         reg.vidcfg  &= ~VIDCFG_2X;
581
582         hdispend = info->var.xres;
583         hsyncsta = hdispend + info->var.right_margin;
584         hsyncend = hsyncsta + info->var.hsync_len;
585         htotal   = hsyncend + info->var.left_margin;    
586
587         if (freq > par->max_pixclock/2) {
588                 freq = freq > par->max_pixclock ? par->max_pixclock : freq;
589                 reg.dacmode |= DACMODE_2X;
590                 reg.vidcfg  |= VIDCFG_2X;
591                 hdispend >>= 1;
592                 hsyncsta >>= 1;
593                 hsyncend >>= 1;
594                 htotal   >>= 1;
595         }
596   
597         hd  = wd = (hdispend >> 3) - 1;
598         hs  = (hsyncsta >> 3) - 1;
599         he  = (hsyncend >> 3) - 1;
600         ht  = (htotal >> 3) - 1;
601         hbs = hd;
602         hbe = ht;
603
604         if ((info->var.vmode & FB_VMODE_MASK) == FB_VMODE_DOUBLE) {
605                 vbs = vd = (info->var.yres << 1) - 1;
606                 vs  = vd + (info->var.lower_margin << 1);
607                 ve  = vs + (info->var.vsync_len << 1);
608                 vbe = vt = ve + (info->var.upper_margin << 1) - 1;
609         } else {
610                 vbs = vd = info->var.yres - 1;
611                 vs  = vd + info->var.lower_margin;
612                 ve  = vs + info->var.vsync_len;
613                 vbe = vt = ve + info->var.upper_margin - 1;
614         }
615   
616         /* this is all pretty standard VGA register stuffing */
617         reg.misc[0x00] = 0x0f | 
618                         (info->var.xres < 400 ? 0xa0 :
619                          info->var.xres < 480 ? 0x60 :
620                          info->var.xres < 768 ? 0xe0 : 0x20);
621      
622         reg.gra[0x00] = 0x00;
623         reg.gra[0x01] = 0x00;
624         reg.gra[0x02] = 0x00;
625         reg.gra[0x03] = 0x00;
626         reg.gra[0x04] = 0x00;
627         reg.gra[0x05] = 0x40;
628         reg.gra[0x06] = 0x05;
629         reg.gra[0x07] = 0x0f;
630         reg.gra[0x08] = 0xff;
631
632         reg.att[0x00] = 0x00;
633         reg.att[0x01] = 0x01;
634         reg.att[0x02] = 0x02;
635         reg.att[0x03] = 0x03;
636         reg.att[0x04] = 0x04;
637         reg.att[0x05] = 0x05;
638         reg.att[0x06] = 0x06;
639         reg.att[0x07] = 0x07;
640         reg.att[0x08] = 0x08;
641         reg.att[0x09] = 0x09;
642         reg.att[0x0a] = 0x0a;
643         reg.att[0x0b] = 0x0b;
644         reg.att[0x0c] = 0x0c;
645         reg.att[0x0d] = 0x0d;
646         reg.att[0x0e] = 0x0e;
647         reg.att[0x0f] = 0x0f;
648         reg.att[0x10] = 0x41;
649         reg.att[0x11] = 0x00;
650         reg.att[0x12] = 0x0f;
651         reg.att[0x13] = 0x00;
652         reg.att[0x14] = 0x00;
653
654         reg.seq[0x00] = 0x03;
655         reg.seq[0x01] = 0x01; /* fixme: clkdiv2? */
656         reg.seq[0x02] = 0x0f;
657         reg.seq[0x03] = 0x00;
658         reg.seq[0x04] = 0x0e;
659
660         reg.crt[0x00] = ht - 4;
661         reg.crt[0x01] = hd;
662         reg.crt[0x02] = hbs;
663         reg.crt[0x03] = 0x80 | (hbe & 0x1f);
664         reg.crt[0x04] = hs;
665         reg.crt[0x05] = ((hbe & 0x20) << 2) | (he & 0x1f); 
666         reg.crt[0x06] = vt;
667         reg.crt[0x07] = ((vs & 0x200) >> 2) |
668                         ((vd & 0x200) >> 3) |
669                         ((vt & 0x200) >> 4) | 0x10 |
670                         ((vbs & 0x100) >> 5) |
671                         ((vs  & 0x100) >> 6) |
672                         ((vd  & 0x100) >> 7) |
673                         ((vt  & 0x100) >> 8);
674         reg.crt[0x08] = 0x00;
675         reg.crt[0x09] = 0x40 | ((vbs & 0x200) >> 4); 
676         reg.crt[0x0a] = 0x00;
677         reg.crt[0x0b] = 0x00;
678         reg.crt[0x0c] = 0x00;
679         reg.crt[0x0d] = 0x00;
680         reg.crt[0x0e] = 0x00;
681         reg.crt[0x0f] = 0x00;
682         reg.crt[0x10] = vs;
683         reg.crt[0x11] = (ve & 0x0f) | 0x20; 
684         reg.crt[0x12] = vd;
685         reg.crt[0x13] = wd;
686         reg.crt[0x14] = 0x00;
687         reg.crt[0x15] = vbs;
688         reg.crt[0x16] = vbe + 1; 
689         reg.crt[0x17] = 0xc3;
690         reg.crt[0x18] = 0xff;
691  
692         /* Banshee's nonvga stuff */
693         reg.ext[0x00] = (((ht  & 0x100) >> 8) | 
694                         ((hd  & 0x100) >> 6) |
695                         ((hbs & 0x100) >> 4) |
696                         ((hbe &  0x40) >> 1) |
697                         ((hs  & 0x100) >> 2) |
698                         ((he  &  0x20) << 2)); 
699         reg.ext[0x01] = (((vt  & 0x400) >> 10) |
700                         ((vd  & 0x400) >>  8) | 
701                         ((vbs & 0x400) >>  6) |
702                         ((vbe & 0x400) >>  4));
703
704         reg.vgainit0 =  VGAINIT0_8BIT_DAC     |
705                         VGAINIT0_EXT_ENABLE   |
706                         VGAINIT0_WAKEUP_3C3   |
707                         VGAINIT0_ALT_READBACK |
708                         VGAINIT0_EXTSHIFTOUT;
709         reg.vgainit1 = tdfx_inl(par, VGAINIT1) & 0x1fffff;
710
711         reg.cursloc   = 0;
712    
713         reg.cursc0    = 0; 
714         reg.cursc1    = 0xffffff;
715    
716         reg.stride    = info->var.xres * cpp;
717         reg.startaddr = par->baseline * reg.stride;
718         reg.srcbase   = reg.startaddr;
719         reg.dstbase   = reg.startaddr;
720
721         /* PLL settings */
722         freq = PICOS2KHZ(info->var.pixclock);
723
724         reg.dacmode &= ~DACMODE_2X;
725         reg.vidcfg  &= ~VIDCFG_2X;
726         if (freq > par->max_pixclock/2) {
727                 freq = freq > par->max_pixclock ? par->max_pixclock : freq;
728                 reg.dacmode |= DACMODE_2X;
729                 reg.vidcfg  |= VIDCFG_2X;
730         }
731         reg.vidpll = do_calc_pll(freq, &fout);
732 #if 0
733         reg.mempll = do_calc_pll(..., &fout);
734         reg.gfxpll = do_calc_pll(..., &fout);
735 #endif
736
737         if ((info->var.vmode & FB_VMODE_MASK) == FB_VMODE_DOUBLE) {
738                 reg.screensize = info->var.xres | (info->var.yres << 13);
739                 reg.vidcfg |= VIDCFG_HALF_MODE;
740                 reg.crt[0x09] |= 0x80;
741         } else {
742                 reg.screensize = info->var.xres | (info->var.yres << 12);
743                 reg.vidcfg &= ~VIDCFG_HALF_MODE;
744         }
745         if ((info->var.vmode & FB_VMODE_MASK) == FB_VMODE_INTERLACED)
746                 reg.vidcfg |= VIDCFG_INTERLACE;
747         reg.miscinit0 = tdfx_inl(par, MISCINIT0);
748
749 #if defined(__BIG_ENDIAN)
750         switch (info->var.bits_per_pixel) {
751                 case 8:
752                 case 24:
753                         reg.miscinit0 &= ~(1 << 30);
754                         reg.miscinit0 &= ~(1 << 31);
755                         break;
756                 case 16:
757                         reg.miscinit0 |= (1 << 30);
758                         reg.miscinit0 |= (1 << 31);
759                         break;
760                 case 32:
761                         reg.miscinit0 |= (1 << 30);
762                         reg.miscinit0 &= ~(1 << 31);
763                         break;
764         }
765 #endif 
766         do_write_regs(info, &reg);
767
768         /* Now change fb_fix_screeninfo according to changes in par */
769         info->fix.line_length = info->var.xres * ((info->var.bits_per_pixel + 7)>>3);
770         info->fix.visual = (info->var.bits_per_pixel == 8) 
771                                 ? FB_VISUAL_PSEUDOCOLOR
772                                 : FB_VISUAL_TRUECOLOR;
773         DPRINTK("Graphics mode is now set at %dx%d depth %d\n", info->var.xres, info->var.yres, info->var.bits_per_pixel);
774         return 0;       
775 }
776
777 /* A handy macro shamelessly pinched from matroxfb */
778 #define CNVT_TOHW(val,width) ((((val)<<(width))+0x7FFF-(val))>>16)
779
780 static int tdfxfb_setcolreg(unsigned regno, unsigned red, unsigned green,  
781                             unsigned blue,unsigned transp,struct fb_info *info) 
782 {
783         struct tdfx_par *par = info->par;
784         u32 rgbcol;
785    
786         if (regno >= info->cmap.len || regno > 255) return 1;
787    
788         switch (info->fix.visual) {
789                 case FB_VISUAL_PSEUDOCOLOR:
790                         rgbcol =(((u32)red   & 0xff00) << 8) |
791                                 (((u32)green & 0xff00) << 0) |
792                                 (((u32)blue  & 0xff00) >> 8);
793                         do_setpalentry(par, regno, rgbcol);
794                         break;
795                 /* Truecolor has no hardware color palettes. */
796                 case FB_VISUAL_TRUECOLOR:
797                         rgbcol = (CNVT_TOHW( red, info->var.red.length) <<
798                                   info->var.red.offset) |
799                                  (CNVT_TOHW( green, info->var.green.length) <<
800                                   info->var.green.offset) |
801                                  (CNVT_TOHW( blue, info->var.blue.length) <<
802                                   info->var.blue.offset) |
803                                  (CNVT_TOHW( transp, info->var.transp.length) <<
804                                   info->var.transp.offset);
805                                 par->palette[regno] = rgbcol;
806                         break;
807                 default:
808                         DPRINTK("bad depth %u\n", info->var.bits_per_pixel);
809                         break;
810         }
811         return 0;
812 }
813
814 /* 0 unblank, 1 blank, 2 no vsync, 3 no hsync, 4 off */
815 static int tdfxfb_blank(int blank, struct fb_info *info)
816
817         struct tdfx_par *par = info->par;
818         u32 dacmode, state = 0, vgablank = 0;
819
820         dacmode = tdfx_inl(par, DACMODE);
821
822         switch (blank) {
823                 case FB_BLANK_UNBLANK: /* Screen: On; HSync: On, VSync: On */
824                         state    = 0;
825                         vgablank = 0;
826                         break;
827                 case FB_BLANK_NORMAL: /* Screen: Off; HSync: On, VSync: On */
828                         state    = 0;
829                         vgablank = 1;
830                         break;
831                 case FB_BLANK_VSYNC_SUSPEND: /* Screen: Off; HSync: On, VSync: Off */
832                         state    = BIT(3);
833                         vgablank = 1;
834                         break;
835                 case FB_BLANK_HSYNC_SUSPEND: /* Screen: Off; HSync: Off, VSync: On */
836                         state    = BIT(1);
837                         vgablank = 1;
838                         break;
839                 case FB_BLANK_POWERDOWN: /* Screen: Off; HSync: Off, VSync: Off */
840                         state    = BIT(1) | BIT(3);
841                         vgablank = 1;
842                         break;
843         }
844
845         dacmode &= ~(BIT(1) | BIT(3));
846         dacmode |= state;
847         banshee_make_room(par, 1); 
848         tdfx_outl(par, DACMODE, dacmode);
849         if (vgablank) 
850                 vga_disable_video(par);
851         else
852                 vga_enable_video(par);
853         return 0;
854 }
855
856 /*   
857  * Set the starting position of the visible screen to var->yoffset
858  */   
859 static int tdfxfb_pan_display(struct fb_var_screeninfo *var,
860                               struct fb_info *info) 
861 {
862         struct tdfx_par *par = info->par;
863         u32 addr;       
864
865         if (nopan || var->xoffset || (var->yoffset > var->yres_virtual))
866                 return -EINVAL;
867         if ((var->yoffset + var->yres > var->yres_virtual && nowrap))
868                 return -EINVAL;
869
870         addr = var->yoffset * info->fix.line_length;
871         banshee_make_room(par, 1);
872         tdfx_outl(par, VIDDESKSTART, addr);
873    
874         info->var.xoffset = var->xoffset;
875         info->var.yoffset = var->yoffset; 
876         return 0;
877 }
878
879 #ifdef CONFIG_FB_3DFX_ACCEL
880 /*
881  * FillRect 2D command (solidfill or invert (via ROP_XOR))   
882  */
883 static void tdfxfb_fillrect(struct fb_info *info, const struct fb_fillrect *rect) 
884 {
885         struct tdfx_par *par = info->par;
886         u32 bpp = info->var.bits_per_pixel;
887         u32 stride = info->fix.line_length;
888         u32 fmt= stride | ((bpp+((bpp==8) ? 0 : 8)) << 13); 
889         int tdfx_rop;
890         
891         if (rect->rop == ROP_COPY) 
892                 tdfx_rop = TDFX_ROP_COPY;
893         else                     
894                 tdfx_rop = TDFX_ROP_XOR;
895
896         banshee_make_room(par, 5);
897         tdfx_outl(par,  DSTFORMAT, fmt);
898         if (info->fix.visual == FB_VISUAL_PSEUDOCOLOR) {
899                 tdfx_outl(par,  COLORFORE, rect->color);
900         } else { /* FB_VISUAL_TRUECOLOR */
901                 tdfx_outl(par, COLORFORE, par->palette[rect->color]);
902         }
903         tdfx_outl(par,  COMMAND_2D, COMMAND_2D_FILLRECT | (tdfx_rop << 24));
904         tdfx_outl(par,  DSTSIZE,    rect->width | (rect->height << 16));
905         tdfx_outl(par,  LAUNCH_2D,  rect->dx | (rect->dy << 16));
906 }
907
908 /*
909  * Screen-to-Screen BitBlt 2D command (for the bmove fb op.) 
910  */
911 static void tdfxfb_copyarea(struct fb_info *info, const struct fb_copyarea *area)  
912 {
913         struct tdfx_par *par = info->par;
914         u32 sx = area->sx, sy = area->sy, dx = area->dx, dy = area->dy;
915         u32 bpp = info->var.bits_per_pixel;
916         u32 stride = info->fix.line_length;
917         u32 blitcmd = COMMAND_2D_S2S_BITBLT | (TDFX_ROP_COPY << 24);
918         u32 fmt = stride | ((bpp+((bpp==8) ? 0 : 8)) << 13); 
919         
920         if (area->sx <= area->dx) {
921                 //-X 
922                 blitcmd |= BIT(14);
923                 sx += area->width - 1;
924                 dx += area->width - 1;
925         }
926         if (area->sy <= area->dy) {
927                 //-Y  
928                 blitcmd |= BIT(15);
929                 sy += area->height - 1;
930                 dy += area->height - 1;
931         }
932    
933         banshee_make_room(par, 6);
934
935         tdfx_outl(par,  SRCFORMAT, fmt);
936         tdfx_outl(par,  DSTFORMAT, fmt);
937         tdfx_outl(par,  COMMAND_2D, blitcmd); 
938         tdfx_outl(par,  DSTSIZE,   area->width | (area->height << 16));
939         tdfx_outl(par,  DSTXY,     dx | (dy << 16));
940         tdfx_outl(par,  LAUNCH_2D, sx | (sy << 16)); 
941 }
942
943 static void tdfxfb_imageblit(struct fb_info *info, const struct fb_image *image) 
944 {
945         struct tdfx_par *par = info->par;
946         int size = image->height * ((image->width * image->depth + 7)>>3);
947         int fifo_free;
948         int i, stride = info->fix.line_length;
949         u32 bpp = info->var.bits_per_pixel;
950         u32 dstfmt = stride | ((bpp+((bpp==8) ? 0 : 8)) << 13); 
951         u8 *chardata = (u8 *) image->data;
952         u32 srcfmt;
953
954         if (image->depth != 1) {
955                 //banshee_make_room(par, 6 + ((size + 3) >> 2));
956                 //srcfmt = stride | ((bpp+((bpp==8) ? 0 : 8)) << 13) | 0x400000;
957                 cfb_imageblit(info, image);
958                 return;
959         } else {
960                 banshee_make_room(par, 8);
961                 switch (info->fix.visual) {
962                         case FB_VISUAL_PSEUDOCOLOR:
963                 tdfx_outl(par, COLORFORE, image->fg_color);
964                 tdfx_outl(par, COLORBACK, image->bg_color);
965                                 break;
966                         case FB_VISUAL_TRUECOLOR:
967                         default:
968                                 tdfx_outl(par, COLORFORE,
969                                           par->palette[image->fg_color]);
970                                 tdfx_outl(par, COLORBACK,
971                                           par->palette[image->bg_color]);
972                 }
973 #ifdef __BIG_ENDIAN
974                 srcfmt = 0x400000 | BIT(20);
975 #else
976                 srcfmt = 0x400000;
977 #endif
978         }       
979
980         tdfx_outl(par,  SRCXY,     0);
981         tdfx_outl(par,  DSTXY,     image->dx | (image->dy << 16));
982         tdfx_outl(par,  COMMAND_2D, COMMAND_2D_H2S_BITBLT | (TDFX_ROP_COPY << 24));
983         tdfx_outl(par,  SRCFORMAT, srcfmt);
984         tdfx_outl(par,  DSTFORMAT, dstfmt);
985         tdfx_outl(par,  DSTSIZE,   image->width | (image->height << 16));
986
987         /* A count of how many free FIFO entries we've requested.
988          * When this goes negative, we need to request more. */
989         fifo_free = 0;
990
991         /* Send four bytes at a time of data */ 
992         for (i = (size >> 2) ; i > 0; i--) { 
993                 if(--fifo_free < 0) {
994                         fifo_free=31;
995                         banshee_make_room(par,fifo_free);
996                 }
997                 tdfx_outl(par,  LAUNCH_2D,*(u32*)chardata);
998                 chardata += 4; 
999         }       
1000
1001         /* Send the leftovers now */    
1002         banshee_make_room(par,3);
1003         i = size%4;     
1004         switch (i) {
1005                 case 0: break;
1006                 case 1:  tdfx_outl(par, LAUNCH_2D,*chardata); break;
1007                 case 2:  tdfx_outl(par, LAUNCH_2D,*(u16*)chardata); break;
1008                 case 3:  tdfx_outl(par, LAUNCH_2D,*(u16*)chardata | ((chardata[3]) << 24)); break;
1009         }
1010 }
1011 #endif /* CONFIG_FB_3DFX_ACCEL */
1012
1013 #ifdef TDFX_HARDWARE_CURSOR
1014 static int tdfxfb_cursor(struct fb_info *info, struct fb_cursor *cursor)
1015 {
1016         struct tdfx_par *par = info->par;
1017         unsigned long flags;
1018
1019         /*
1020          * If the cursor is not be changed this means either we want the 
1021          * current cursor state (if enable is set) or we want to query what
1022          * we can do with the cursor (if enable is not set) 
1023          */
1024         if (!cursor->set) return 0;
1025
1026         /* Too large of a cursor :-( */
1027         if (cursor->image.width > 64 || cursor->image.height > 64)
1028                 return -ENXIO;
1029
1030         /* 
1031          * If we are going to be changing things we should disable
1032          * the cursor first 
1033          */
1034         if (info->cursor.enable) {
1035                 spin_lock_irqsave(&par->DAClock, flags);
1036                 info->cursor.enable = 0;
1037                 del_timer(&(par->hwcursor.timer));
1038                 tdfx_outl(par, VIDPROCCFG, par->hwcursor.disable);
1039                 spin_unlock_irqrestore(&par->DAClock, flags);
1040         }
1041
1042         /* Disable the Cursor */
1043         if ((cursor->set && FB_CUR_SETCUR) && !cursor->enable)
1044                 return 0;
1045
1046         /* fix cursor color - XFree86 forgets to restore it properly */
1047         if (cursor->set && FB_CUR_SETCMAP) {
1048                 struct fb_cmap cmap = cursor->image.cmap;
1049                 unsigned long bg_color, fg_color;
1050
1051                 cmap.len = 2; /* Voodoo 3+ only support 2 color cursors */
1052                 fg_color = ((cmap.red[cmap.start] << 16) |
1053                             (cmap.green[cmap.start] << 8)  |
1054                             (cmap.blue[cmap.start]));
1055                 bg_color = ((cmap.red[cmap.start+1] << 16) |
1056                             (cmap.green[cmap.start+1] << 8) |
1057                             (cmap.blue[cmap.start+1]));
1058                 fb_copy_cmap(&cmap, &info->cursor.image.cmap);
1059                 spin_lock_irqsave(&par->DAClock, flags);
1060                 banshee_make_room(par, 2);
1061                 tdfx_outl(par, HWCURC0, bg_color);
1062                 tdfx_outl(par, HWCURC1, fg_color);
1063                 spin_unlock_irqrestore(&par->DAClock, flags);
1064         }
1065
1066         if (cursor->set && FB_CUR_SETPOS) {
1067                 int x, y;
1068
1069                 x = cursor->image.dx;
1070                 y = cursor->image.dy;
1071                 y -= info->var.yoffset;
1072                 info->cursor.image.dx = x;
1073                 info->cursor.image.dy = y;
1074                 x += 63;
1075                 y += 63;
1076                 spin_lock_irqsave(&par->DAClock, flags);
1077                 banshee_make_room(par, 1);
1078                 tdfx_outl(par, HWCURLOC, (y << 16) + x);
1079                 spin_unlock_irqrestore(&par->DAClock, flags);
1080         }
1081
1082         /* Not supported so we fake it */
1083         if (cursor->set && FB_CUR_SETHOT) {
1084                 info->cursor.hot.x = cursor->hot.x;
1085                 info->cursor.hot.y = cursor->hot.y;
1086         }
1087
1088         if (cursor->set && FB_CUR_SETSHAPE) {
1089                 /*
1090                  * Voodoo 3 and above cards use 2 monochrome cursor patterns.
1091                  *    The reason is so the card can fetch 8 words at a time
1092                  * and are stored on chip for use for the next 8 scanlines.
1093                  * This reduces the number of times for access to draw the
1094                  * cursor for each screen refresh.
1095                  *    Each pattern is a bitmap of 64 bit wide and 64 bit high
1096                  * (total of 8192 bits or 1024 Kbytes). The two patterns are
1097                  * stored in such a way that pattern 0 always resides in the
1098                  * lower half (least significant 64 bits) of a 128 bit word
1099                  * and pattern 1 the upper half. If you examine the data of
1100                  * the cursor image the graphics card uses then from the
1101                  * begining you see line one of pattern 0, line one of
1102                  * pattern 1, line two of pattern 0, line two of pattern 1,
1103                  * etc etc. The linear stride for the cursor is always 16 bytes
1104                  * (128 bits) which is the maximum cursor width times two for
1105                  * the two monochrome patterns.
1106                  */
1107                 u8 *cursorbase = (u8 *) info->cursor.image.data;
1108                 char *bitmap = (char *)cursor->image.data;
1109                 char *mask = (char *) cursor->mask;
1110                 int i, j, k, h = 0;
1111
1112                 for (i = 0; i < 64; i++) {
1113                         if (i < cursor->image.height) {
1114                                 j = (cursor->image.width + 7) >> 3;
1115                                 k = 8 - j;
1116
1117                                 for (;j > 0; j--) {
1118                                 /* Pattern 0. Copy the cursor bitmap to it */
1119                                         fb_writeb(*bitmap, cursorbase + h);
1120                                         bitmap++;
1121                                 /* Pattern 1. Copy the cursor mask to it */
1122                                         fb_writeb(*mask, cursorbase + h + 8);
1123                                         mask++;
1124                                         h++;
1125                                 }
1126                                 for (;k > 0; k--) {
1127                                         fb_writeb(0, cursorbase + h);
1128                                         fb_writeb(~0, cursorbase + h + 8);
1129                                         h++;
1130                                 }
1131                         } else {
1132                                 fb_writel(0, cursorbase + h);
1133                                 fb_writel(0, cursorbase + h + 4);
1134                                 fb_writel(~0, cursorbase + h + 8);
1135                                 fb_writel(~0, cursorbase + h + 12);
1136                                 h += 16;
1137                         }
1138                 }
1139         }
1140         /* Turn the cursor on */
1141         cursor->enable = 1;
1142         info->cursor = *cursor;
1143         mod_timer(&par->hwcursor.timer, jiffies+HZ/2);
1144         spin_lock_irqsave(&par->DAClock, flags);
1145         banshee_make_room(par, 1);
1146         tdfx_outl(par, VIDPROCCFG, par->hwcursor.enable);
1147         spin_unlock_irqrestore(&par->DAClock, flags);
1148         return 0;
1149 }
1150 #endif
1151
1152 /**
1153  *      tdfxfb_probe - Device Initializiation
1154  *
1155  *      @pdev:  PCI Device to initialize
1156  *      @id:    PCI Device ID
1157  *
1158  *      Initializes and allocates resources for PCI device @pdev.
1159  *
1160  */
1161 static int __devinit tdfxfb_probe(struct pci_dev *pdev,
1162                                   const struct pci_device_id *id)
1163 {
1164         struct tdfx_par *default_par;
1165         struct fb_info *info;
1166         int err, lpitch;
1167
1168         if ((err = pci_enable_device(pdev))) {
1169                 printk(KERN_WARNING "tdfxfb: Can't enable pdev: %d\n", err);
1170                 return err;
1171         }
1172
1173         info = framebuffer_alloc(sizeof(struct tdfx_par), &pdev->dev);
1174
1175         if (!info)
1176                 return -ENOMEM;
1177                 
1178         default_par = info->par;
1179  
1180         /* Configure the default fb_fix_screeninfo first */
1181         switch (pdev->device) {
1182                 case PCI_DEVICE_ID_3DFX_BANSHEE:        
1183                         strcat(tdfx_fix.id, " Banshee");
1184                         default_par->max_pixclock = BANSHEE_MAX_PIXCLOCK;
1185                         break;
1186                 case PCI_DEVICE_ID_3DFX_VOODOO3:
1187                         strcat(tdfx_fix.id, " Voodoo3");
1188                         default_par->max_pixclock = VOODOO3_MAX_PIXCLOCK;
1189                         break;
1190                 case PCI_DEVICE_ID_3DFX_VOODOO5:
1191                         strcat(tdfx_fix.id, " Voodoo5");
1192                         default_par->max_pixclock = VOODOO5_MAX_PIXCLOCK;
1193                         break;
1194         }
1195
1196         tdfx_fix.mmio_start = pci_resource_start(pdev, 0);
1197         tdfx_fix.mmio_len = pci_resource_len(pdev, 0);
1198         default_par->regbase_virt = ioremap_nocache(tdfx_fix.mmio_start, tdfx_fix.mmio_len);
1199         if (!default_par->regbase_virt) {
1200                 printk("fb: Can't remap %s register area.\n", tdfx_fix.id);
1201                 goto out_err;
1202         }
1203     
1204         if (!request_mem_region(pci_resource_start(pdev, 0),
1205             pci_resource_len(pdev, 0), "tdfx regbase")) {
1206                 printk(KERN_WARNING "tdfxfb: Can't reserve regbase\n");
1207                 goto out_err;
1208         } 
1209
1210         tdfx_fix.smem_start = pci_resource_start(pdev, 1);
1211         if (!(tdfx_fix.smem_len = do_lfb_size(default_par, pdev->device))) {
1212                 printk("fb: Can't count %s memory.\n", tdfx_fix.id);
1213                 release_mem_region(pci_resource_start(pdev, 0),
1214                                    pci_resource_len(pdev, 0));
1215                 goto out_err;   
1216         }
1217
1218         if (!request_mem_region(pci_resource_start(pdev, 1),
1219              pci_resource_len(pdev, 1), "tdfx smem")) {
1220                 printk(KERN_WARNING "tdfxfb: Can't reserve smem\n");
1221                 release_mem_region(pci_resource_start(pdev, 0),
1222                                    pci_resource_len(pdev, 0));
1223                 goto out_err;
1224         }
1225
1226         info->screen_base = ioremap_nocache(tdfx_fix.smem_start, 
1227                                             tdfx_fix.smem_len);
1228         if (!info->screen_base) {
1229                 printk("fb: Can't remap %s framebuffer.\n", tdfx_fix.id);
1230                 release_mem_region(pci_resource_start(pdev, 1),
1231                                    pci_resource_len(pdev, 1));
1232                 release_mem_region(pci_resource_start(pdev, 0),
1233                                    pci_resource_len(pdev, 0));
1234                 goto out_err;
1235         }
1236
1237         default_par->iobase = pci_resource_start(pdev, 2);
1238     
1239         if (!request_region(pci_resource_start(pdev, 2),
1240             pci_resource_len(pdev, 2), "tdfx iobase")) {
1241                 printk(KERN_WARNING "tdfxfb: Can't reserve iobase\n");
1242                 release_mem_region(pci_resource_start(pdev, 1),
1243                                    pci_resource_len(pdev, 1));
1244                 release_mem_region(pci_resource_start(pdev, 0),
1245                                    pci_resource_len(pdev, 0));
1246                 goto out_err;
1247         }
1248
1249         printk("fb: %s memory = %dK\n", tdfx_fix.id, tdfx_fix.smem_len >> 10);
1250
1251         tdfx_fix.ypanstep       = nopan ? 0 : 1;
1252         tdfx_fix.ywrapstep      = nowrap ? 0 : 1;
1253    
1254         info->fbops             = &tdfxfb_ops;
1255         info->fix               = tdfx_fix;     
1256         info->pseudo_palette    = default_par->palette;
1257         info->flags             = FBINFO_DEFAULT | FBINFO_HWACCEL_YPAN;
1258 #ifdef CONFIG_FB_3DFX_ACCEL
1259         info->flags             |= FBINFO_HWACCEL_FILLRECT |
1260                 FBINFO_HWACCEL_COPYAREA | FBINFO_HWACCEL_IMAGEBLIT;
1261 #endif
1262
1263         if (!mode_option)
1264                 mode_option = "640x480@60";
1265          
1266         err = fb_find_mode(&info->var, info, mode_option, NULL, 0, NULL, 8); 
1267         if (!err || err == 4)
1268                 info->var = tdfx_var;
1269
1270         /* maximize virtual vertical length */
1271         lpitch = info->var.xres_virtual * ((info->var.bits_per_pixel + 7) >> 3);
1272         info->var.yres_virtual = info->fix.smem_len/lpitch;
1273         if (info->var.yres_virtual < info->var.yres)
1274                 goto out_err;
1275
1276 #ifdef CONFIG_FB_3DFX_ACCEL
1277         /*
1278          * FIXME: Limit var->yres_virtual to 4096 because of screen artifacts
1279          * during scrolling. This is only present if 2D acceleration is
1280          * enabled.
1281          */
1282         if (info->var.yres_virtual > 4096)
1283                 info->var.yres_virtual = 4096;
1284 #endif /* CONFIG_FB_3DFX_ACCEL */
1285
1286         if (fb_alloc_cmap(&info->cmap, 256, 0) < 0) {
1287                 printk(KERN_WARNING "tdfxfb: Can't allocate color map\n");
1288                 goto out_err;
1289         }
1290
1291         if (register_framebuffer(info) < 0) {
1292                 printk("tdfxfb: can't register framebuffer\n");
1293                 fb_dealloc_cmap(&info->cmap);
1294                 goto out_err;
1295         }
1296         /*
1297          * Our driver data
1298          */
1299         pci_set_drvdata(pdev, info);
1300         return 0; 
1301
1302 out_err:
1303         /*
1304          * Cleanup after anything that was remapped/allocated.
1305          */
1306         if (default_par->regbase_virt)
1307                 iounmap(default_par->regbase_virt);
1308         if (info->screen_base)
1309                 iounmap(info->screen_base);
1310         framebuffer_release(info);
1311         return -ENXIO;
1312 }
1313
1314 #ifndef MODULE
1315 void tdfxfb_setup(char *options)
1316 {
1317         char* this_opt;
1318
1319         if (!options || !*options)
1320                 return;
1321
1322         while ((this_opt = strsep(&options, ",")) != NULL) {
1323                 if (!*this_opt)
1324                         continue;
1325                 if(!strcmp(this_opt, "nopan")) {
1326                         nopan = 1;
1327                 } else if(!strcmp(this_opt, "nowrap")) {
1328                         nowrap = 1;
1329                 } else {
1330                         mode_option = this_opt;
1331                 }
1332         }
1333 }
1334 #endif
1335
1336 /**
1337  *      tdfxfb_remove - Device removal
1338  *
1339  *      @pdev:  PCI Device to cleanup
1340  *
1341  *      Releases all resources allocated during the course of the driver's
1342  *      lifetime for the PCI device @pdev.
1343  *
1344  */
1345 static void __devexit tdfxfb_remove(struct pci_dev *pdev)
1346 {
1347         struct fb_info *info = pci_get_drvdata(pdev);
1348         struct tdfx_par *par = info->par;
1349
1350         unregister_framebuffer(info);
1351         iounmap(par->regbase_virt);
1352         iounmap(info->screen_base);
1353
1354         /* Clean up after reserved regions */
1355         release_region(pci_resource_start(pdev, 2),
1356                        pci_resource_len(pdev, 2));
1357         release_mem_region(pci_resource_start(pdev, 1),
1358                            pci_resource_len(pdev, 1));
1359         release_mem_region(pci_resource_start(pdev, 0),
1360                            pci_resource_len(pdev, 0));
1361         pci_set_drvdata(pdev, NULL);
1362         framebuffer_release(info);
1363 }
1364
1365 static int __init tdfxfb_init(void)
1366 {
1367 #ifndef MODULE
1368         char *option = NULL;
1369
1370         if (fb_get_options("tdfxfb", &option))
1371                 return -ENODEV;
1372
1373         tdfxfb_setup(option);
1374 #endif
1375         return pci_register_driver(&tdfxfb_driver);
1376 }
1377
1378 static void __exit tdfxfb_exit(void)
1379 {
1380         pci_unregister_driver(&tdfxfb_driver);
1381 }
1382
1383 MODULE_AUTHOR("Hannu Mallat <hmallat@cc.hut.fi>");
1384 MODULE_DESCRIPTION("3Dfx framebuffer device driver");
1385 MODULE_LICENSE("GPL");
1386  
1387 module_init(tdfxfb_init);
1388 module_exit(tdfxfb_exit);