Merge branch 'drm-linus' of git://git.kernel.org/pub/scm/linux/kernel/git/airlied...
[linux-2.6.git] / drivers / gpu / drm / i915 / i915_drv.h
1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
2  */
3 /*
4  *
5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
6  * All Rights Reserved.
7  *
8  * Permission is hereby granted, free of charge, to any person obtaining a
9  * copy of this software and associated documentation files (the
10  * "Software"), to deal in the Software without restriction, including
11  * without limitation the rights to use, copy, modify, merge, publish,
12  * distribute, sub license, and/or sell copies of the Software, and to
13  * permit persons to whom the Software is furnished to do so, subject to
14  * the following conditions:
15  *
16  * The above copyright notice and this permission notice (including the
17  * next paragraph) shall be included in all copies or substantial portions
18  * of the Software.
19  *
20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
27  *
28  */
29
30 #ifndef _I915_DRV_H_
31 #define _I915_DRV_H_
32
33 #include "i915_reg.h"
34 #include "intel_bios.h"
35 #include <linux/io-mapping.h>
36
37 /* General customization:
38  */
39
40 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
41
42 #define DRIVER_NAME             "i915"
43 #define DRIVER_DESC             "Intel Graphics"
44 #define DRIVER_DATE             "20080730"
45
46 enum pipe {
47         PIPE_A = 0,
48         PIPE_B,
49 };
50
51 #define I915_NUM_PIPE   2
52
53 /* Interface history:
54  *
55  * 1.1: Original.
56  * 1.2: Add Power Management
57  * 1.3: Add vblank support
58  * 1.4: Fix cmdbuffer path, add heap destroy
59  * 1.5: Add vblank pipe configuration
60  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
61  *      - Support vertical blank on secondary display pipe
62  */
63 #define DRIVER_MAJOR            1
64 #define DRIVER_MINOR            6
65 #define DRIVER_PATCHLEVEL       0
66
67 #define WATCH_COHERENCY 0
68 #define WATCH_BUF       0
69 #define WATCH_EXEC      0
70 #define WATCH_LRU       0
71 #define WATCH_RELOC     0
72 #define WATCH_INACTIVE  0
73 #define WATCH_PWRITE    0
74
75 #define I915_GEM_PHYS_CURSOR_0 1
76 #define I915_GEM_PHYS_CURSOR_1 2
77 #define I915_GEM_PHYS_OVERLAY_REGS 3
78 #define I915_MAX_PHYS_OBJECT (I915_GEM_PHYS_OVERLAY_REGS)
79
80 struct drm_i915_gem_phys_object {
81         int id;
82         struct page **page_list;
83         drm_dma_handle_t *handle;
84         struct drm_gem_object *cur_obj;
85 };
86
87 typedef struct _drm_i915_ring_buffer {
88         int tail_mask;
89         unsigned long Size;
90         u8 *virtual_start;
91         int head;
92         int tail;
93         int space;
94         drm_local_map_t map;
95         struct drm_gem_object *ring_obj;
96 } drm_i915_ring_buffer_t;
97
98 struct mem_block {
99         struct mem_block *next;
100         struct mem_block *prev;
101         int start;
102         int size;
103         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
104 };
105
106 struct opregion_header;
107 struct opregion_acpi;
108 struct opregion_swsci;
109 struct opregion_asle;
110
111 struct intel_opregion {
112         struct opregion_header *header;
113         struct opregion_acpi *acpi;
114         struct opregion_swsci *swsci;
115         struct opregion_asle *asle;
116         int enabled;
117 };
118
119 struct drm_i915_master_private {
120         drm_local_map_t *sarea;
121         struct _drm_i915_sarea *sarea_priv;
122 };
123 #define I915_FENCE_REG_NONE -1
124
125 struct drm_i915_fence_reg {
126         struct drm_gem_object *obj;
127 };
128
129 struct sdvo_device_mapping {
130         u8 dvo_port;
131         u8 slave_addr;
132         u8 dvo_wiring;
133         u8 initialized;
134 };
135
136 typedef struct drm_i915_private {
137         struct drm_device *dev;
138
139         int has_gem;
140
141         void __iomem *regs;
142
143         drm_i915_ring_buffer_t ring;
144
145         drm_dma_handle_t *status_page_dmah;
146         void *hw_status_page;
147         dma_addr_t dma_status_page;
148         uint32_t counter;
149         unsigned int status_gfx_addr;
150         drm_local_map_t hws_map;
151         struct drm_gem_object *hws_obj;
152
153         struct resource mch_res;
154
155         unsigned int cpp;
156         int back_offset;
157         int front_offset;
158         int current_page;
159         int page_flipping;
160
161         wait_queue_head_t irq_queue;
162         atomic_t irq_received;
163         /** Protects user_irq_refcount and irq_mask_reg */
164         spinlock_t user_irq_lock;
165         /** Refcount for i915_user_irq_get() versus i915_user_irq_put(). */
166         int user_irq_refcount;
167         /** Cached value of IMR to avoid reads in updating the bitfield */
168         u32 irq_mask_reg;
169         u32 pipestat[2];
170         /** splitted irq regs for graphics and display engine on IGDNG,
171             irq_mask_reg is still used for display irq. */
172         u32 gt_irq_mask_reg;
173         u32 gt_irq_enable_reg;
174         u32 de_irq_enable_reg;
175
176         u32 hotplug_supported_mask;
177         struct work_struct hotplug_work;
178
179         int tex_lru_log_granularity;
180         int allow_batchbuffer;
181         struct mem_block *agp_heap;
182         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
183         int vblank_pipe;
184
185         bool cursor_needs_physical;
186
187         struct drm_mm vram;
188
189         int irq_enabled;
190
191         struct intel_opregion opregion;
192
193         /* LVDS info */
194         int backlight_duty_cycle;  /* restore backlight to this value */
195         bool panel_wants_dither;
196         struct drm_display_mode *panel_fixed_mode;
197         struct drm_display_mode *lfp_lvds_vbt_mode; /* if any */
198         struct drm_display_mode *sdvo_lvds_vbt_mode; /* if any */
199
200         /* Feature bits from the VBIOS */
201         unsigned int int_tv_support:1;
202         unsigned int lvds_dither:1;
203         unsigned int lvds_vbt:1;
204         unsigned int int_crt_support:1;
205         unsigned int lvds_use_ssc:1;
206         int lvds_ssc_freq;
207
208         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
209         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
210         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
211
212         /* Register state */
213         u8 saveLBB;
214         u32 saveDSPACNTR;
215         u32 saveDSPBCNTR;
216         u32 saveDSPARB;
217         u32 saveRENDERSTANDBY;
218         u32 saveHWS;
219         u32 savePIPEACONF;
220         u32 savePIPEBCONF;
221         u32 savePIPEASRC;
222         u32 savePIPEBSRC;
223         u32 saveFPA0;
224         u32 saveFPA1;
225         u32 saveDPLL_A;
226         u32 saveDPLL_A_MD;
227         u32 saveHTOTAL_A;
228         u32 saveHBLANK_A;
229         u32 saveHSYNC_A;
230         u32 saveVTOTAL_A;
231         u32 saveVBLANK_A;
232         u32 saveVSYNC_A;
233         u32 saveBCLRPAT_A;
234         u32 savePIPEASTAT;
235         u32 saveDSPASTRIDE;
236         u32 saveDSPASIZE;
237         u32 saveDSPAPOS;
238         u32 saveDSPAADDR;
239         u32 saveDSPASURF;
240         u32 saveDSPATILEOFF;
241         u32 savePFIT_PGM_RATIOS;
242         u32 saveBLC_PWM_CTL;
243         u32 saveBLC_PWM_CTL2;
244         u32 saveFPB0;
245         u32 saveFPB1;
246         u32 saveDPLL_B;
247         u32 saveDPLL_B_MD;
248         u32 saveHTOTAL_B;
249         u32 saveHBLANK_B;
250         u32 saveHSYNC_B;
251         u32 saveVTOTAL_B;
252         u32 saveVBLANK_B;
253         u32 saveVSYNC_B;
254         u32 saveBCLRPAT_B;
255         u32 savePIPEBSTAT;
256         u32 saveDSPBSTRIDE;
257         u32 saveDSPBSIZE;
258         u32 saveDSPBPOS;
259         u32 saveDSPBADDR;
260         u32 saveDSPBSURF;
261         u32 saveDSPBTILEOFF;
262         u32 saveVGA0;
263         u32 saveVGA1;
264         u32 saveVGA_PD;
265         u32 saveVGACNTRL;
266         u32 saveADPA;
267         u32 saveLVDS;
268         u32 savePP_ON_DELAYS;
269         u32 savePP_OFF_DELAYS;
270         u32 saveDVOA;
271         u32 saveDVOB;
272         u32 saveDVOC;
273         u32 savePP_ON;
274         u32 savePP_OFF;
275         u32 savePP_CONTROL;
276         u32 savePP_DIVISOR;
277         u32 savePFIT_CONTROL;
278         u32 save_palette_a[256];
279         u32 save_palette_b[256];
280         u32 saveFBC_CFB_BASE;
281         u32 saveFBC_LL_BASE;
282         u32 saveFBC_CONTROL;
283         u32 saveFBC_CONTROL2;
284         u32 saveIER;
285         u32 saveIIR;
286         u32 saveIMR;
287         u32 saveCACHE_MODE_0;
288         u32 saveD_STATE;
289         u32 saveCG_2D_DIS;
290         u32 saveMI_ARB_STATE;
291         u32 saveSWF0[16];
292         u32 saveSWF1[16];
293         u32 saveSWF2[3];
294         u8 saveMSR;
295         u8 saveSR[8];
296         u8 saveGR[25];
297         u8 saveAR_INDEX;
298         u8 saveAR[21];
299         u8 saveDACMASK;
300         u8 saveCR[37];
301         uint64_t saveFENCE[16];
302         u32 saveCURACNTR;
303         u32 saveCURAPOS;
304         u32 saveCURABASE;
305         u32 saveCURBCNTR;
306         u32 saveCURBPOS;
307         u32 saveCURBBASE;
308         u32 saveCURSIZE;
309
310         struct {
311                 struct drm_mm gtt_space;
312
313                 struct io_mapping *gtt_mapping;
314                 int gtt_mtrr;
315
316                 /**
317                  * List of objects currently involved in rendering from the
318                  * ringbuffer.
319                  *
320                  * Includes buffers having the contents of their GPU caches
321                  * flushed, not necessarily primitives.  last_rendering_seqno
322                  * represents when the rendering involved will be completed.
323                  *
324                  * A reference is held on the buffer while on this list.
325                  */
326                 spinlock_t active_list_lock;
327                 struct list_head active_list;
328
329                 /**
330                  * List of objects which are not in the ringbuffer but which
331                  * still have a write_domain which needs to be flushed before
332                  * unbinding.
333                  *
334                  * last_rendering_seqno is 0 while an object is in this list.
335                  *
336                  * A reference is held on the buffer while on this list.
337                  */
338                 struct list_head flushing_list;
339
340                 /**
341                  * LRU list of objects which are not in the ringbuffer and
342                  * are ready to unbind, but are still in the GTT.
343                  *
344                  * last_rendering_seqno is 0 while an object is in this list.
345                  *
346                  * A reference is not held on the buffer while on this list,
347                  * as merely being GTT-bound shouldn't prevent its being
348                  * freed, and we'll pull it off the list in the free path.
349                  */
350                 struct list_head inactive_list;
351
352                 /**
353                  * List of breadcrumbs associated with GPU requests currently
354                  * outstanding.
355                  */
356                 struct list_head request_list;
357
358                 /**
359                  * We leave the user IRQ off as much as possible,
360                  * but this means that requests will finish and never
361                  * be retired once the system goes idle. Set a timer to
362                  * fire periodically while the ring is running. When it
363                  * fires, go retire requests.
364                  */
365                 struct delayed_work retire_work;
366
367                 uint32_t next_gem_seqno;
368
369                 /**
370                  * Waiting sequence number, if any
371                  */
372                 uint32_t waiting_gem_seqno;
373
374                 /**
375                  * Last seq seen at irq time
376                  */
377                 uint32_t irq_gem_seqno;
378
379                 /**
380                  * Flag if the X Server, and thus DRM, is not currently in
381                  * control of the device.
382                  *
383                  * This is set between LeaveVT and EnterVT.  It needs to be
384                  * replaced with a semaphore.  It also needs to be
385                  * transitioned away from for kernel modesetting.
386                  */
387                 int suspended;
388
389                 /**
390                  * Flag if the hardware appears to be wedged.
391                  *
392                  * This is set when attempts to idle the device timeout.
393                  * It prevents command submission from occuring and makes
394                  * every pending request fail
395                  */
396                 int wedged;
397
398                 /** Bit 6 swizzling required for X tiling */
399                 uint32_t bit_6_swizzle_x;
400                 /** Bit 6 swizzling required for Y tiling */
401                 uint32_t bit_6_swizzle_y;
402
403                 /* storage for physical objects */
404                 struct drm_i915_gem_phys_object *phys_objs[I915_MAX_PHYS_OBJECT];
405         } mm;
406         struct sdvo_device_mapping sdvo_mappings[2];
407 } drm_i915_private_t;
408
409 /** driver private structure attached to each drm_gem_object */
410 struct drm_i915_gem_object {
411         struct drm_gem_object *obj;
412
413         /** Current space allocated to this object in the GTT, if any. */
414         struct drm_mm_node *gtt_space;
415
416         /** This object's place on the active/flushing/inactive lists */
417         struct list_head list;
418
419         /**
420          * This is set if the object is on the active or flushing lists
421          * (has pending rendering), and is not set if it's on inactive (ready
422          * to be unbound).
423          */
424         int active;
425
426         /**
427          * This is set if the object has been written to since last bound
428          * to the GTT
429          */
430         int dirty;
431
432         /** AGP memory structure for our GTT binding. */
433         DRM_AGP_MEM *agp_mem;
434
435         struct page **pages;
436         int pages_refcount;
437
438         /**
439          * Current offset of the object in GTT space.
440          *
441          * This is the same as gtt_space->start
442          */
443         uint32_t gtt_offset;
444         /**
445          * Required alignment for the object
446          */
447         uint32_t gtt_alignment;
448         /**
449          * Fake offset for use by mmap(2)
450          */
451         uint64_t mmap_offset;
452
453         /**
454          * Fence register bits (if any) for this object.  Will be set
455          * as needed when mapped into the GTT.
456          * Protected by dev->struct_mutex.
457          */
458         int fence_reg;
459
460         /** Boolean whether this object has a valid gtt offset. */
461         int gtt_bound;
462
463         /** How many users have pinned this object in GTT space */
464         int pin_count;
465
466         /** Breadcrumb of last rendering to the buffer. */
467         uint32_t last_rendering_seqno;
468
469         /** Current tiling mode for the object. */
470         uint32_t tiling_mode;
471         uint32_t stride;
472
473         /** Record of address bit 17 of each page at last unbind. */
474         long *bit_17;
475
476         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
477         uint32_t agp_type;
478
479         /**
480          * If present, while GEM_DOMAIN_CPU is in the read domain this array
481          * flags which individual pages are valid.
482          */
483         uint8_t *page_cpu_valid;
484
485         /** User space pin count and filp owning the pin */
486         uint32_t user_pin_count;
487         struct drm_file *pin_filp;
488
489         /** for phy allocated objects */
490         struct drm_i915_gem_phys_object *phys_obj;
491
492         /**
493          * Used for checking the object doesn't appear more than once
494          * in an execbuffer object list.
495          */
496         int in_execbuffer;
497 };
498
499 /**
500  * Request queue structure.
501  *
502  * The request queue allows us to note sequence numbers that have been emitted
503  * and may be associated with active buffers to be retired.
504  *
505  * By keeping this list, we can avoid having to do questionable
506  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
507  * an emission time with seqnos for tracking how far ahead of the GPU we are.
508  */
509 struct drm_i915_gem_request {
510         /** GEM sequence number associated with this request. */
511         uint32_t seqno;
512
513         /** Time at which this request was emitted, in jiffies. */
514         unsigned long emitted_jiffies;
515
516         /** global list entry for this request */
517         struct list_head list;
518
519         /** file_priv list entry for this request */
520         struct list_head client_list;
521 };
522
523 struct drm_i915_file_private {
524         struct {
525                 struct list_head request_list;
526         } mm;
527 };
528
529 enum intel_chip_family {
530         CHIP_I8XX = 0x01,
531         CHIP_I9XX = 0x02,
532         CHIP_I915 = 0x04,
533         CHIP_I965 = 0x08,
534 };
535
536 extern struct drm_ioctl_desc i915_ioctls[];
537 extern int i915_max_ioctl;
538 extern unsigned int i915_fbpercrtc;
539
540 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
541 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
542
543                                 /* i915_dma.c */
544 extern void i915_kernel_lost_context(struct drm_device * dev);
545 extern int i915_driver_load(struct drm_device *, unsigned long flags);
546 extern int i915_driver_unload(struct drm_device *);
547 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
548 extern void i915_driver_lastclose(struct drm_device * dev);
549 extern void i915_driver_preclose(struct drm_device *dev,
550                                  struct drm_file *file_priv);
551 extern void i915_driver_postclose(struct drm_device *dev,
552                                   struct drm_file *file_priv);
553 extern int i915_driver_device_is_agp(struct drm_device * dev);
554 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
555                               unsigned long arg);
556 extern int i915_emit_box(struct drm_device *dev,
557                          struct drm_clip_rect *boxes,
558                          int i, int DR1, int DR4);
559
560 /* i915_irq.c */
561 extern int i915_irq_emit(struct drm_device *dev, void *data,
562                          struct drm_file *file_priv);
563 extern int i915_irq_wait(struct drm_device *dev, void *data,
564                          struct drm_file *file_priv);
565 void i915_user_irq_get(struct drm_device *dev);
566 void i915_user_irq_put(struct drm_device *dev);
567 extern void i915_enable_interrupt (struct drm_device *dev);
568
569 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
570 extern void i915_driver_irq_preinstall(struct drm_device * dev);
571 extern int i915_driver_irq_postinstall(struct drm_device *dev);
572 extern void i915_driver_irq_uninstall(struct drm_device * dev);
573 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
574                                 struct drm_file *file_priv);
575 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
576                                 struct drm_file *file_priv);
577 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
578 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
579 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
580 extern u32 gm45_get_vblank_counter(struct drm_device *dev, int crtc);
581 extern int i915_vblank_swap(struct drm_device *dev, void *data,
582                             struct drm_file *file_priv);
583 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
584
585 void
586 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
587
588 void
589 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
590
591
592 /* i915_mem.c */
593 extern int i915_mem_alloc(struct drm_device *dev, void *data,
594                           struct drm_file *file_priv);
595 extern int i915_mem_free(struct drm_device *dev, void *data,
596                          struct drm_file *file_priv);
597 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
598                               struct drm_file *file_priv);
599 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
600                                  struct drm_file *file_priv);
601 extern void i915_mem_takedown(struct mem_block **heap);
602 extern void i915_mem_release(struct drm_device * dev,
603                              struct drm_file *file_priv, struct mem_block *heap);
604 /* i915_gem.c */
605 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
606                         struct drm_file *file_priv);
607 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
608                           struct drm_file *file_priv);
609 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
610                          struct drm_file *file_priv);
611 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
612                           struct drm_file *file_priv);
613 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
614                         struct drm_file *file_priv);
615 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
616                         struct drm_file *file_priv);
617 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
618                               struct drm_file *file_priv);
619 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
620                              struct drm_file *file_priv);
621 int i915_gem_execbuffer(struct drm_device *dev, void *data,
622                         struct drm_file *file_priv);
623 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
624                        struct drm_file *file_priv);
625 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
626                          struct drm_file *file_priv);
627 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
628                         struct drm_file *file_priv);
629 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
630                             struct drm_file *file_priv);
631 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
632                            struct drm_file *file_priv);
633 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
634                            struct drm_file *file_priv);
635 int i915_gem_set_tiling(struct drm_device *dev, void *data,
636                         struct drm_file *file_priv);
637 int i915_gem_get_tiling(struct drm_device *dev, void *data,
638                         struct drm_file *file_priv);
639 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
640                                 struct drm_file *file_priv);
641 void i915_gem_load(struct drm_device *dev);
642 int i915_gem_init_object(struct drm_gem_object *obj);
643 void i915_gem_free_object(struct drm_gem_object *obj);
644 int i915_gem_object_pin(struct drm_gem_object *obj, uint32_t alignment);
645 void i915_gem_object_unpin(struct drm_gem_object *obj);
646 int i915_gem_object_unbind(struct drm_gem_object *obj);
647 void i915_gem_lastclose(struct drm_device *dev);
648 uint32_t i915_get_gem_seqno(struct drm_device *dev);
649 void i915_gem_retire_requests(struct drm_device *dev);
650 void i915_gem_retire_work_handler(struct work_struct *work);
651 void i915_gem_clflush_object(struct drm_gem_object *obj);
652 int i915_gem_object_set_domain(struct drm_gem_object *obj,
653                                uint32_t read_domains,
654                                uint32_t write_domain);
655 int i915_gem_init_ringbuffer(struct drm_device *dev);
656 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
657 int i915_gem_do_init(struct drm_device *dev, unsigned long start,
658                      unsigned long end);
659 int i915_gem_idle(struct drm_device *dev);
660 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
661 int i915_gem_object_set_to_gtt_domain(struct drm_gem_object *obj,
662                                       int write);
663 int i915_gem_attach_phys_object(struct drm_device *dev,
664                                 struct drm_gem_object *obj, int id);
665 void i915_gem_detach_phys_object(struct drm_device *dev,
666                                  struct drm_gem_object *obj);
667 void i915_gem_free_all_phys_object(struct drm_device *dev);
668 int i915_gem_object_get_pages(struct drm_gem_object *obj);
669 void i915_gem_object_put_pages(struct drm_gem_object *obj);
670 void i915_gem_release(struct drm_device * dev, struct drm_file *file_priv);
671
672 /* i915_gem_tiling.c */
673 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
674 void i915_gem_object_do_bit_17_swizzle(struct drm_gem_object *obj);
675 void i915_gem_object_save_bit_17_swizzle(struct drm_gem_object *obj);
676
677 /* i915_gem_debug.c */
678 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
679                           const char *where, uint32_t mark);
680 #if WATCH_INACTIVE
681 void i915_verify_inactive(struct drm_device *dev, char *file, int line);
682 #else
683 #define i915_verify_inactive(dev, file, line)
684 #endif
685 void i915_gem_object_check_coherency(struct drm_gem_object *obj, int handle);
686 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
687                           const char *where, uint32_t mark);
688 void i915_dump_lru(struct drm_device *dev, const char *where);
689
690 /* i915_debugfs.c */
691 int i915_gem_debugfs_init(struct drm_minor *minor);
692 void i915_gem_debugfs_cleanup(struct drm_minor *minor);
693
694 /* i915_suspend.c */
695 extern int i915_save_state(struct drm_device *dev);
696 extern int i915_restore_state(struct drm_device *dev);
697
698 /* i915_suspend.c */
699 extern int i915_save_state(struct drm_device *dev);
700 extern int i915_restore_state(struct drm_device *dev);
701
702 #ifdef CONFIG_ACPI
703 /* i915_opregion.c */
704 extern int intel_opregion_init(struct drm_device *dev, int resume);
705 extern void intel_opregion_free(struct drm_device *dev, int suspend);
706 extern void opregion_asle_intr(struct drm_device *dev);
707 extern void opregion_enable_asle(struct drm_device *dev);
708 #else
709 static inline int intel_opregion_init(struct drm_device *dev, int resume) { return 0; }
710 static inline void intel_opregion_free(struct drm_device *dev, int suspend) { return; }
711 static inline void opregion_asle_intr(struct drm_device *dev) { return; }
712 static inline void opregion_enable_asle(struct drm_device *dev) { return; }
713 #endif
714
715 /* modesetting */
716 extern void intel_modeset_init(struct drm_device *dev);
717 extern void intel_modeset_cleanup(struct drm_device *dev);
718
719 /**
720  * Lock test for when it's just for synchronization of ring access.
721  *
722  * In that case, we don't need to do it when GEM is initialized as nobody else
723  * has access to the ring.
724  */
725 #define RING_LOCK_TEST_WITH_RETURN(dev, file_priv) do {                 \
726         if (((drm_i915_private_t *)dev->dev_private)->ring.ring_obj == NULL) \
727                 LOCK_TEST_WITH_RETURN(dev, file_priv);                  \
728 } while (0)
729
730 #define I915_READ(reg)          readl(dev_priv->regs + (reg))
731 #define I915_WRITE(reg, val)     writel(val, dev_priv->regs + (reg))
732 #define I915_READ16(reg)        readw(dev_priv->regs + (reg))
733 #define I915_WRITE16(reg, val)  writel(val, dev_priv->regs + (reg))
734 #define I915_READ8(reg)         readb(dev_priv->regs + (reg))
735 #define I915_WRITE8(reg, val)   writeb(val, dev_priv->regs + (reg))
736 #define I915_WRITE64(reg, val)  writeq(val, dev_priv->regs + (reg))
737 #define I915_READ64(reg)        readq(dev_priv->regs + (reg))
738 #define POSTING_READ(reg)       (void)I915_READ(reg)
739
740 #define I915_VERBOSE 0
741
742 #define RING_LOCALS     unsigned int outring, ringmask, outcount; \
743                         volatile char *virt;
744
745 #define BEGIN_LP_RING(n) do {                           \
746         if (I915_VERBOSE)                               \
747                 DRM_DEBUG("BEGIN_LP_RING(%d)\n", (n));  \
748         if (dev_priv->ring.space < (n)*4)               \
749                 i915_wait_ring(dev, (n)*4, __func__);           \
750         outcount = 0;                                   \
751         outring = dev_priv->ring.tail;                  \
752         ringmask = dev_priv->ring.tail_mask;            \
753         virt = dev_priv->ring.virtual_start;            \
754 } while (0)
755
756 #define OUT_RING(n) do {                                        \
757         if (I915_VERBOSE) DRM_DEBUG("   OUT_RING %x\n", (int)(n));      \
758         *(volatile unsigned int *)(virt + outring) = (n);       \
759         outcount++;                                             \
760         outring += 4;                                           \
761         outring &= ringmask;                                    \
762 } while (0)
763
764 #define ADVANCE_LP_RING() do {                                          \
765         if (I915_VERBOSE) DRM_DEBUG("ADVANCE_LP_RING %x\n", outring);   \
766         dev_priv->ring.tail = outring;                                  \
767         dev_priv->ring.space -= outcount * 4;                           \
768         I915_WRITE(PRB0_TAIL, outring);                 \
769 } while(0)
770
771 /**
772  * Reads a dword out of the status page, which is written to from the command
773  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
774  * MI_STORE_DATA_IMM.
775  *
776  * The following dwords have a reserved meaning:
777  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
778  * 0x04: ring 0 head pointer
779  * 0x05: ring 1 head pointer (915-class)
780  * 0x06: ring 2 head pointer (915-class)
781  * 0x10-0x1b: Context status DWords (GM45)
782  * 0x1f: Last written status offset. (GM45)
783  *
784  * The area from dword 0x20 to 0x3ff is available for driver usage.
785  */
786 #define READ_HWSP(dev_priv, reg)  (((volatile u32*)(dev_priv->hw_status_page))[reg])
787 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
788 #define I915_GEM_HWS_INDEX              0x20
789 #define I915_BREADCRUMB_INDEX           0x21
790
791 extern int i915_wait_ring(struct drm_device * dev, int n, const char *caller);
792
793 #define IS_I830(dev) ((dev)->pci_device == 0x3577)
794 #define IS_845G(dev) ((dev)->pci_device == 0x2562)
795 #define IS_I85X(dev) ((dev)->pci_device == 0x3582)
796 #define IS_I855(dev) ((dev)->pci_device == 0x3582)
797 #define IS_I865G(dev) ((dev)->pci_device == 0x2572)
798
799 #define IS_I915G(dev) ((dev)->pci_device == 0x2582 || (dev)->pci_device == 0x258a)
800 #define IS_I915GM(dev) ((dev)->pci_device == 0x2592)
801 #define IS_I945G(dev) ((dev)->pci_device == 0x2772)
802 #define IS_I945GM(dev) ((dev)->pci_device == 0x27A2 ||\
803                         (dev)->pci_device == 0x27AE)
804 #define IS_I965G(dev) ((dev)->pci_device == 0x2972 || \
805                        (dev)->pci_device == 0x2982 || \
806                        (dev)->pci_device == 0x2992 || \
807                        (dev)->pci_device == 0x29A2 || \
808                        (dev)->pci_device == 0x2A02 || \
809                        (dev)->pci_device == 0x2A12 || \
810                        (dev)->pci_device == 0x2A42 || \
811                        (dev)->pci_device == 0x2E02 || \
812                        (dev)->pci_device == 0x2E12 || \
813                        (dev)->pci_device == 0x2E22 || \
814                        (dev)->pci_device == 0x2E32 || \
815                        (dev)->pci_device == 0x0042 || \
816                        (dev)->pci_device == 0x0046)
817
818 #define IS_I965GM(dev) ((dev)->pci_device == 0x2A02 || \
819                         (dev)->pci_device == 0x2A12)
820
821 #define IS_GM45(dev) ((dev)->pci_device == 0x2A42)
822
823 #define IS_G4X(dev) ((dev)->pci_device == 0x2E02 || \
824                      (dev)->pci_device == 0x2E12 || \
825                      (dev)->pci_device == 0x2E22 || \
826                      (dev)->pci_device == 0x2E32 || \
827                      IS_GM45(dev))
828
829 #define IS_IGDG(dev) ((dev)->pci_device == 0xa001)
830 #define IS_IGDGM(dev) ((dev)->pci_device == 0xa011)
831 #define IS_IGD(dev) (IS_IGDG(dev) || IS_IGDGM(dev))
832
833 #define IS_G33(dev)    ((dev)->pci_device == 0x29C2 ||  \
834                         (dev)->pci_device == 0x29B2 ||  \
835                         (dev)->pci_device == 0x29D2 ||  \
836                         (IS_IGD(dev)))
837
838 #define IS_IGDNG_D(dev) ((dev)->pci_device == 0x0042)
839 #define IS_IGDNG_M(dev) ((dev)->pci_device == 0x0046)
840 #define IS_IGDNG(dev)   (IS_IGDNG_D(dev) || IS_IGDNG_M(dev))
841
842 #define IS_I9XX(dev) (IS_I915G(dev) || IS_I915GM(dev) || IS_I945G(dev) || \
843                       IS_I945GM(dev) || IS_I965G(dev) || IS_G33(dev) || \
844                       IS_IGDNG(dev))
845
846 #define IS_MOBILE(dev) (IS_I830(dev) || IS_I85X(dev) || IS_I915GM(dev) || \
847                         IS_I945GM(dev) || IS_I965GM(dev) || IS_GM45(dev) || \
848                         IS_IGD(dev) || IS_IGDNG_M(dev))
849
850 #define I915_NEED_GFX_HWS(dev) (IS_G33(dev) || IS_GM45(dev) || IS_G4X(dev) || \
851                                 IS_IGDNG(dev))
852 /* With the 945 and later, Y tiling got adjusted so that it was 32 128-byte
853  * rows, which changed the alignment requirements and fence programming.
854  */
855 #define HAS_128_BYTE_Y_TILING(dev) (IS_I9XX(dev) && !(IS_I915G(dev) || \
856                                                       IS_I915GM(dev)))
857 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev) || IS_IGDNG(dev))
858 #define I915_HAS_HOTPLUG(dev) (IS_I945G(dev) || IS_I945GM(dev) || IS_I965G(dev))
859
860 #define PRIMARY_RINGBUFFER_SIZE         (128*1024)
861
862 #endif