721a77ca811536eb2129e02449701948fe9aa9c3
[linux-2.6.git] / arch / x86 / kernel / cpu / mcheck / mce.c
1 /*
2  * Machine check handler.
3  *
4  * K8 parts Copyright 2002,2003 Andi Kleen, SuSE Labs.
5  * Rest from unknown author(s).
6  * 2004 Andi Kleen. Rewrote most of it.
7  * Copyright 2008 Intel Corporation
8  * Author: Andi Kleen
9  */
10 #include <linux/thread_info.h>
11 #include <linux/capability.h>
12 #include <linux/miscdevice.h>
13 #include <linux/interrupt.h>
14 #include <linux/ratelimit.h>
15 #include <linux/kallsyms.h>
16 #include <linux/rcupdate.h>
17 #include <linux/kobject.h>
18 #include <linux/uaccess.h>
19 #include <linux/kdebug.h>
20 #include <linux/kernel.h>
21 #include <linux/percpu.h>
22 #include <linux/string.h>
23 #include <linux/sysdev.h>
24 #include <linux/delay.h>
25 #include <linux/ctype.h>
26 #include <linux/sched.h>
27 #include <linux/sysfs.h>
28 #include <linux/types.h>
29 #include <linux/init.h>
30 #include <linux/kmod.h>
31 #include <linux/poll.h>
32 #include <linux/nmi.h>
33 #include <linux/cpu.h>
34 #include <linux/smp.h>
35 #include <linux/fs.h>
36 #include <linux/mm.h>
37 #include <linux/debugfs.h>
38
39 #include <asm/processor.h>
40 #include <asm/hw_irq.h>
41 #include <asm/apic.h>
42 #include <asm/idle.h>
43 #include <asm/ipi.h>
44 #include <asm/mce.h>
45 #include <asm/msr.h>
46
47 #include "mce-internal.h"
48
49 int mce_disabled __read_mostly;
50
51 #define MISC_MCELOG_MINOR       227
52
53 #define SPINUNIT 100    /* 100ns */
54
55 atomic_t mce_entry;
56
57 DEFINE_PER_CPU(unsigned, mce_exception_count);
58
59 /*
60  * Tolerant levels:
61  *   0: always panic on uncorrected errors, log corrected errors
62  *   1: panic or SIGBUS on uncorrected errors, log corrected errors
63  *   2: SIGBUS or log uncorrected errors (if possible), log corrected errors
64  *   3: never panic or SIGBUS, log all errors (for testing only)
65  */
66 static int                      tolerant                __read_mostly = 1;
67 static int                      banks                   __read_mostly;
68 static int                      rip_msr                 __read_mostly;
69 static int                      mce_bootlog             __read_mostly = -1;
70 static int                      monarch_timeout         __read_mostly = -1;
71 static int                      mce_panic_timeout       __read_mostly;
72 static int                      mce_dont_log_ce         __read_mostly;
73 int                             mce_cmci_disabled       __read_mostly;
74 int                             mce_ignore_ce           __read_mostly;
75 int                             mce_ser                 __read_mostly;
76
77 struct mce_bank                *mce_banks               __read_mostly;
78
79 /* User mode helper program triggered by machine check event */
80 static unsigned long            mce_need_notify;
81 static char                     mce_helper[128];
82 static char                     *mce_helper_argv[2] = { mce_helper, NULL };
83
84 static DECLARE_WAIT_QUEUE_HEAD(mce_wait);
85 static DEFINE_PER_CPU(struct mce, mces_seen);
86 static int                      cpu_missing;
87
88 static void default_decode_mce(struct mce *m)
89 {
90         pr_emerg("No human readable MCE decoding support on this CPU type.\n");
91         pr_emerg("Run the message through 'mcelog --ascii' to decode.\n");
92 }
93
94 /*
95  * CPU/chipset specific EDAC code can register a callback here to print
96  * MCE errors in a human-readable form:
97  */
98 void (*x86_mce_decode_callback)(struct mce *m) = default_decode_mce;
99 EXPORT_SYMBOL(x86_mce_decode_callback);
100
101 /* MCA banks polled by the period polling timer for corrected events */
102 DEFINE_PER_CPU(mce_banks_t, mce_poll_banks) = {
103         [0 ... BITS_TO_LONGS(MAX_NR_BANKS)-1] = ~0UL
104 };
105
106 static DEFINE_PER_CPU(struct work_struct, mce_work);
107
108 /* Do initial initialization of a struct mce */
109 void mce_setup(struct mce *m)
110 {
111         memset(m, 0, sizeof(struct mce));
112         m->cpu = m->extcpu = smp_processor_id();
113         rdtscll(m->tsc);
114         /* We hope get_seconds stays lockless */
115         m->time = get_seconds();
116         m->cpuvendor = boot_cpu_data.x86_vendor;
117         m->cpuid = cpuid_eax(1);
118 #ifdef CONFIG_SMP
119         m->socketid = cpu_data(m->extcpu).phys_proc_id;
120 #endif
121         m->apicid = cpu_data(m->extcpu).initial_apicid;
122         rdmsrl(MSR_IA32_MCG_CAP, m->mcgcap);
123 }
124
125 DEFINE_PER_CPU(struct mce, injectm);
126 EXPORT_PER_CPU_SYMBOL_GPL(injectm);
127
128 /*
129  * Lockless MCE logging infrastructure.
130  * This avoids deadlocks on printk locks without having to break locks. Also
131  * separate MCEs from kernel messages to avoid bogus bug reports.
132  */
133
134 static struct mce_log mcelog = {
135         .signature      = MCE_LOG_SIGNATURE,
136         .len            = MCE_LOG_LEN,
137         .recordlen      = sizeof(struct mce),
138 };
139
140 void mce_log(struct mce *mce)
141 {
142         unsigned next, entry;
143
144         mce->finished = 0;
145         wmb();
146         for (;;) {
147                 entry = rcu_dereference(mcelog.next);
148                 for (;;) {
149                         /*
150                          * When the buffer fills up discard new entries.
151                          * Assume that the earlier errors are the more
152                          * interesting ones:
153                          */
154                         if (entry >= MCE_LOG_LEN) {
155                                 set_bit(MCE_OVERFLOW,
156                                         (unsigned long *)&mcelog.flags);
157                                 return;
158                         }
159                         /* Old left over entry. Skip: */
160                         if (mcelog.entry[entry].finished) {
161                                 entry++;
162                                 continue;
163                         }
164                         break;
165                 }
166                 smp_rmb();
167                 next = entry + 1;
168                 if (cmpxchg(&mcelog.next, entry, next) == entry)
169                         break;
170         }
171         memcpy(mcelog.entry + entry, mce, sizeof(struct mce));
172         wmb();
173         mcelog.entry[entry].finished = 1;
174         wmb();
175
176         mce->finished = 1;
177         set_bit(0, &mce_need_notify);
178 }
179
180 static void print_mce(struct mce *m)
181 {
182         pr_emerg("CPU %d: Machine Check Exception: %16Lx Bank %d: %016Lx\n",
183                m->extcpu, m->mcgstatus, m->bank, m->status);
184
185         if (m->ip) {
186                 pr_emerg("RIP%s %02x:<%016Lx> ",
187                         !(m->mcgstatus & MCG_STATUS_EIPV) ? " !INEXACT!" : "",
188                                 m->cs, m->ip);
189
190                 if (m->cs == __KERNEL_CS)
191                         print_symbol("{%s}", m->ip);
192                 pr_cont("\n");
193         }
194
195         pr_emerg("TSC %llx ", m->tsc);
196         if (m->addr)
197                 pr_cont("ADDR %llx ", m->addr);
198         if (m->misc)
199                 pr_cont("MISC %llx ", m->misc);
200
201         pr_cont("\n");
202         pr_emerg("PROCESSOR %u:%x TIME %llu SOCKET %u APIC %x\n",
203                 m->cpuvendor, m->cpuid, m->time, m->socketid, m->apicid);
204
205         /*
206          * Print out human-readable details about the MCE error,
207          * (if the CPU has an implementation for that):
208          */
209         x86_mce_decode_callback(m);
210 }
211
212 static void print_mce_head(void)
213 {
214         pr_emerg("\nHARDWARE ERROR\n");
215 }
216
217 static void print_mce_tail(void)
218 {
219         pr_emerg("This is not a software problem!\n");
220 }
221
222 #define PANIC_TIMEOUT 5 /* 5 seconds */
223
224 static atomic_t mce_paniced;
225
226 static int fake_panic;
227 static atomic_t mce_fake_paniced;
228
229 /* Panic in progress. Enable interrupts and wait for final IPI */
230 static void wait_for_panic(void)
231 {
232         long timeout = PANIC_TIMEOUT*USEC_PER_SEC;
233
234         preempt_disable();
235         local_irq_enable();
236         while (timeout-- > 0)
237                 udelay(1);
238         if (panic_timeout == 0)
239                 panic_timeout = mce_panic_timeout;
240         panic("Panicing machine check CPU died");
241 }
242
243 static void mce_panic(char *msg, struct mce *final, char *exp)
244 {
245         int i;
246
247         if (!fake_panic) {
248                 /*
249                  * Make sure only one CPU runs in machine check panic
250                  */
251                 if (atomic_inc_return(&mce_paniced) > 1)
252                         wait_for_panic();
253                 barrier();
254
255                 bust_spinlocks(1);
256                 console_verbose();
257         } else {
258                 /* Don't log too much for fake panic */
259                 if (atomic_inc_return(&mce_fake_paniced) > 1)
260                         return;
261         }
262         print_mce_head();
263         /* First print corrected ones that are still unlogged */
264         for (i = 0; i < MCE_LOG_LEN; i++) {
265                 struct mce *m = &mcelog.entry[i];
266                 if (!(m->status & MCI_STATUS_VAL))
267                         continue;
268                 if (!(m->status & MCI_STATUS_UC))
269                         print_mce(m);
270         }
271         /* Now print uncorrected but with the final one last */
272         for (i = 0; i < MCE_LOG_LEN; i++) {
273                 struct mce *m = &mcelog.entry[i];
274                 if (!(m->status & MCI_STATUS_VAL))
275                         continue;
276                 if (!(m->status & MCI_STATUS_UC))
277                         continue;
278                 if (!final || memcmp(m, final, sizeof(struct mce)))
279                         print_mce(m);
280         }
281         if (final)
282                 print_mce(final);
283         if (cpu_missing)
284                 printk(KERN_EMERG "Some CPUs didn't answer in synchronization\n");
285         print_mce_tail();
286         if (exp)
287                 printk(KERN_EMERG "Machine check: %s\n", exp);
288         if (!fake_panic) {
289                 if (panic_timeout == 0)
290                         panic_timeout = mce_panic_timeout;
291                 panic(msg);
292         } else
293                 printk(KERN_EMERG "Fake kernel panic: %s\n", msg);
294 }
295
296 /* Support code for software error injection */
297
298 static int msr_to_offset(u32 msr)
299 {
300         unsigned bank = __get_cpu_var(injectm.bank);
301
302         if (msr == rip_msr)
303                 return offsetof(struct mce, ip);
304         if (msr == MSR_IA32_MCx_STATUS(bank))
305                 return offsetof(struct mce, status);
306         if (msr == MSR_IA32_MCx_ADDR(bank))
307                 return offsetof(struct mce, addr);
308         if (msr == MSR_IA32_MCx_MISC(bank))
309                 return offsetof(struct mce, misc);
310         if (msr == MSR_IA32_MCG_STATUS)
311                 return offsetof(struct mce, mcgstatus);
312         return -1;
313 }
314
315 /* MSR access wrappers used for error injection */
316 static u64 mce_rdmsrl(u32 msr)
317 {
318         u64 v;
319
320         if (__get_cpu_var(injectm).finished) {
321                 int offset = msr_to_offset(msr);
322
323                 if (offset < 0)
324                         return 0;
325                 return *(u64 *)((char *)&__get_cpu_var(injectm) + offset);
326         }
327
328         if (rdmsrl_safe(msr, &v)) {
329                 WARN_ONCE(1, "mce: Unable to read msr %d!\n", msr);
330                 /*
331                  * Return zero in case the access faulted. This should
332                  * not happen normally but can happen if the CPU does
333                  * something weird, or if the code is buggy.
334                  */
335                 v = 0;
336         }
337
338         return v;
339 }
340
341 static void mce_wrmsrl(u32 msr, u64 v)
342 {
343         if (__get_cpu_var(injectm).finished) {
344                 int offset = msr_to_offset(msr);
345
346                 if (offset >= 0)
347                         *(u64 *)((char *)&__get_cpu_var(injectm) + offset) = v;
348                 return;
349         }
350         wrmsrl(msr, v);
351 }
352
353 /*
354  * Simple lockless ring to communicate PFNs from the exception handler with the
355  * process context work function. This is vastly simplified because there's
356  * only a single reader and a single writer.
357  */
358 #define MCE_RING_SIZE 16        /* we use one entry less */
359
360 struct mce_ring {
361         unsigned short start;
362         unsigned short end;
363         unsigned long ring[MCE_RING_SIZE];
364 };
365 static DEFINE_PER_CPU(struct mce_ring, mce_ring);
366
367 /* Runs with CPU affinity in workqueue */
368 static int mce_ring_empty(void)
369 {
370         struct mce_ring *r = &__get_cpu_var(mce_ring);
371
372         return r->start == r->end;
373 }
374
375 static int mce_ring_get(unsigned long *pfn)
376 {
377         struct mce_ring *r;
378         int ret = 0;
379
380         *pfn = 0;
381         get_cpu();
382         r = &__get_cpu_var(mce_ring);
383         if (r->start == r->end)
384                 goto out;
385         *pfn = r->ring[r->start];
386         r->start = (r->start + 1) % MCE_RING_SIZE;
387         ret = 1;
388 out:
389         put_cpu();
390         return ret;
391 }
392
393 /* Always runs in MCE context with preempt off */
394 static int mce_ring_add(unsigned long pfn)
395 {
396         struct mce_ring *r = &__get_cpu_var(mce_ring);
397         unsigned next;
398
399         next = (r->end + 1) % MCE_RING_SIZE;
400         if (next == r->start)
401                 return -1;
402         r->ring[r->end] = pfn;
403         wmb();
404         r->end = next;
405         return 0;
406 }
407
408 int mce_available(struct cpuinfo_x86 *c)
409 {
410         if (mce_disabled)
411                 return 0;
412         return cpu_has(c, X86_FEATURE_MCE) && cpu_has(c, X86_FEATURE_MCA);
413 }
414
415 static void mce_schedule_work(void)
416 {
417         if (!mce_ring_empty()) {
418                 struct work_struct *work = &__get_cpu_var(mce_work);
419                 if (!work_pending(work))
420                         schedule_work(work);
421         }
422 }
423
424 /*
425  * Get the address of the instruction at the time of the machine check
426  * error.
427  */
428 static inline void mce_get_rip(struct mce *m, struct pt_regs *regs)
429 {
430
431         if (regs && (m->mcgstatus & (MCG_STATUS_RIPV|MCG_STATUS_EIPV))) {
432                 m->ip = regs->ip;
433                 m->cs = regs->cs;
434         } else {
435                 m->ip = 0;
436                 m->cs = 0;
437         }
438         if (rip_msr)
439                 m->ip = mce_rdmsrl(rip_msr);
440 }
441
442 #ifdef CONFIG_X86_LOCAL_APIC
443 /*
444  * Called after interrupts have been reenabled again
445  * when a MCE happened during an interrupts off region
446  * in the kernel.
447  */
448 asmlinkage void smp_mce_self_interrupt(struct pt_regs *regs)
449 {
450         ack_APIC_irq();
451         exit_idle();
452         irq_enter();
453         mce_notify_irq();
454         mce_schedule_work();
455         irq_exit();
456 }
457 #endif
458
459 static void mce_report_event(struct pt_regs *regs)
460 {
461         if (regs->flags & (X86_VM_MASK|X86_EFLAGS_IF)) {
462                 mce_notify_irq();
463                 /*
464                  * Triggering the work queue here is just an insurance
465                  * policy in case the syscall exit notify handler
466                  * doesn't run soon enough or ends up running on the
467                  * wrong CPU (can happen when audit sleeps)
468                  */
469                 mce_schedule_work();
470                 return;
471         }
472
473 #ifdef CONFIG_X86_LOCAL_APIC
474         /*
475          * Without APIC do not notify. The event will be picked
476          * up eventually.
477          */
478         if (!cpu_has_apic)
479                 return;
480
481         /*
482          * When interrupts are disabled we cannot use
483          * kernel services safely. Trigger an self interrupt
484          * through the APIC to instead do the notification
485          * after interrupts are reenabled again.
486          */
487         apic->send_IPI_self(MCE_SELF_VECTOR);
488
489         /*
490          * Wait for idle afterwards again so that we don't leave the
491          * APIC in a non idle state because the normal APIC writes
492          * cannot exclude us.
493          */
494         apic_wait_icr_idle();
495 #endif
496 }
497
498 DEFINE_PER_CPU(unsigned, mce_poll_count);
499
500 /*
501  * Poll for corrected events or events that happened before reset.
502  * Those are just logged through /dev/mcelog.
503  *
504  * This is executed in standard interrupt context.
505  *
506  * Note: spec recommends to panic for fatal unsignalled
507  * errors here. However this would be quite problematic --
508  * we would need to reimplement the Monarch handling and
509  * it would mess up the exclusion between exception handler
510  * and poll hander -- * so we skip this for now.
511  * These cases should not happen anyways, or only when the CPU
512  * is already totally * confused. In this case it's likely it will
513  * not fully execute the machine check handler either.
514  */
515 void machine_check_poll(enum mcp_flags flags, mce_banks_t *b)
516 {
517         struct mce m;
518         int i;
519
520         __get_cpu_var(mce_poll_count)++;
521
522         mce_setup(&m);
523
524         m.mcgstatus = mce_rdmsrl(MSR_IA32_MCG_STATUS);
525         for (i = 0; i < banks; i++) {
526                 if (!mce_banks[i].ctl || !test_bit(i, *b))
527                         continue;
528
529                 m.misc = 0;
530                 m.addr = 0;
531                 m.bank = i;
532                 m.tsc = 0;
533
534                 barrier();
535                 m.status = mce_rdmsrl(MSR_IA32_MCx_STATUS(i));
536                 if (!(m.status & MCI_STATUS_VAL))
537                         continue;
538
539                 /*
540                  * Uncorrected or signalled events are handled by the exception
541                  * handler when it is enabled, so don't process those here.
542                  *
543                  * TBD do the same check for MCI_STATUS_EN here?
544                  */
545                 if (!(flags & MCP_UC) &&
546                     (m.status & (mce_ser ? MCI_STATUS_S : MCI_STATUS_UC)))
547                         continue;
548
549                 if (m.status & MCI_STATUS_MISCV)
550                         m.misc = mce_rdmsrl(MSR_IA32_MCx_MISC(i));
551                 if (m.status & MCI_STATUS_ADDRV)
552                         m.addr = mce_rdmsrl(MSR_IA32_MCx_ADDR(i));
553
554                 if (!(flags & MCP_TIMESTAMP))
555                         m.tsc = 0;
556                 /*
557                  * Don't get the IP here because it's unlikely to
558                  * have anything to do with the actual error location.
559                  */
560                 if (!(flags & MCP_DONTLOG) && !mce_dont_log_ce) {
561                         mce_log(&m);
562                         add_taint(TAINT_MACHINE_CHECK);
563                 }
564
565                 /*
566                  * Clear state for this bank.
567                  */
568                 mce_wrmsrl(MSR_IA32_MCx_STATUS(i), 0);
569         }
570
571         /*
572          * Don't clear MCG_STATUS here because it's only defined for
573          * exceptions.
574          */
575
576         sync_core();
577 }
578 EXPORT_SYMBOL_GPL(machine_check_poll);
579
580 /*
581  * Do a quick check if any of the events requires a panic.
582  * This decides if we keep the events around or clear them.
583  */
584 static int mce_no_way_out(struct mce *m, char **msg)
585 {
586         int i;
587
588         for (i = 0; i < banks; i++) {
589                 m->status = mce_rdmsrl(MSR_IA32_MCx_STATUS(i));
590                 if (mce_severity(m, tolerant, msg) >= MCE_PANIC_SEVERITY)
591                         return 1;
592         }
593         return 0;
594 }
595
596 /*
597  * Variable to establish order between CPUs while scanning.
598  * Each CPU spins initially until executing is equal its number.
599  */
600 static atomic_t mce_executing;
601
602 /*
603  * Defines order of CPUs on entry. First CPU becomes Monarch.
604  */
605 static atomic_t mce_callin;
606
607 /*
608  * Check if a timeout waiting for other CPUs happened.
609  */
610 static int mce_timed_out(u64 *t)
611 {
612         /*
613          * The others already did panic for some reason.
614          * Bail out like in a timeout.
615          * rmb() to tell the compiler that system_state
616          * might have been modified by someone else.
617          */
618         rmb();
619         if (atomic_read(&mce_paniced))
620                 wait_for_panic();
621         if (!monarch_timeout)
622                 goto out;
623         if ((s64)*t < SPINUNIT) {
624                 /* CHECKME: Make panic default for 1 too? */
625                 if (tolerant < 1)
626                         mce_panic("Timeout synchronizing machine check over CPUs",
627                                   NULL, NULL);
628                 cpu_missing = 1;
629                 return 1;
630         }
631         *t -= SPINUNIT;
632 out:
633         touch_nmi_watchdog();
634         return 0;
635 }
636
637 /*
638  * The Monarch's reign.  The Monarch is the CPU who entered
639  * the machine check handler first. It waits for the others to
640  * raise the exception too and then grades them. When any
641  * error is fatal panic. Only then let the others continue.
642  *
643  * The other CPUs entering the MCE handler will be controlled by the
644  * Monarch. They are called Subjects.
645  *
646  * This way we prevent any potential data corruption in a unrecoverable case
647  * and also makes sure always all CPU's errors are examined.
648  *
649  * Also this detects the case of a machine check event coming from outer
650  * space (not detected by any CPUs) In this case some external agent wants
651  * us to shut down, so panic too.
652  *
653  * The other CPUs might still decide to panic if the handler happens
654  * in a unrecoverable place, but in this case the system is in a semi-stable
655  * state and won't corrupt anything by itself. It's ok to let the others
656  * continue for a bit first.
657  *
658  * All the spin loops have timeouts; when a timeout happens a CPU
659  * typically elects itself to be Monarch.
660  */
661 static void mce_reign(void)
662 {
663         int cpu;
664         struct mce *m = NULL;
665         int global_worst = 0;
666         char *msg = NULL;
667         char *nmsg = NULL;
668
669         /*
670          * This CPU is the Monarch and the other CPUs have run
671          * through their handlers.
672          * Grade the severity of the errors of all the CPUs.
673          */
674         for_each_possible_cpu(cpu) {
675                 int severity = mce_severity(&per_cpu(mces_seen, cpu), tolerant,
676                                             &nmsg);
677                 if (severity > global_worst) {
678                         msg = nmsg;
679                         global_worst = severity;
680                         m = &per_cpu(mces_seen, cpu);
681                 }
682         }
683
684         /*
685          * Cannot recover? Panic here then.
686          * This dumps all the mces in the log buffer and stops the
687          * other CPUs.
688          */
689         if (m && global_worst >= MCE_PANIC_SEVERITY && tolerant < 3)
690                 mce_panic("Fatal Machine check", m, msg);
691
692         /*
693          * For UC somewhere we let the CPU who detects it handle it.
694          * Also must let continue the others, otherwise the handling
695          * CPU could deadlock on a lock.
696          */
697
698         /*
699          * No machine check event found. Must be some external
700          * source or one CPU is hung. Panic.
701          */
702         if (global_worst <= MCE_KEEP_SEVERITY && tolerant < 3)
703                 mce_panic("Machine check from unknown source", NULL, NULL);
704
705         /*
706          * Now clear all the mces_seen so that they don't reappear on
707          * the next mce.
708          */
709         for_each_possible_cpu(cpu)
710                 memset(&per_cpu(mces_seen, cpu), 0, sizeof(struct mce));
711 }
712
713 static atomic_t global_nwo;
714
715 /*
716  * Start of Monarch synchronization. This waits until all CPUs have
717  * entered the exception handler and then determines if any of them
718  * saw a fatal event that requires panic. Then it executes them
719  * in the entry order.
720  * TBD double check parallel CPU hotunplug
721  */
722 static int mce_start(int *no_way_out)
723 {
724         int order;
725         int cpus = num_online_cpus();
726         u64 timeout = (u64)monarch_timeout * NSEC_PER_USEC;
727
728         if (!timeout)
729                 return -1;
730
731         atomic_add(*no_way_out, &global_nwo);
732         /*
733          * global_nwo should be updated before mce_callin
734          */
735         smp_wmb();
736         order = atomic_inc_return(&mce_callin);
737
738         /*
739          * Wait for everyone.
740          */
741         while (atomic_read(&mce_callin) != cpus) {
742                 if (mce_timed_out(&timeout)) {
743                         atomic_set(&global_nwo, 0);
744                         return -1;
745                 }
746                 ndelay(SPINUNIT);
747         }
748
749         /*
750          * mce_callin should be read before global_nwo
751          */
752         smp_rmb();
753
754         if (order == 1) {
755                 /*
756                  * Monarch: Starts executing now, the others wait.
757                  */
758                 atomic_set(&mce_executing, 1);
759         } else {
760                 /*
761                  * Subject: Now start the scanning loop one by one in
762                  * the original callin order.
763                  * This way when there are any shared banks it will be
764                  * only seen by one CPU before cleared, avoiding duplicates.
765                  */
766                 while (atomic_read(&mce_executing) < order) {
767                         if (mce_timed_out(&timeout)) {
768                                 atomic_set(&global_nwo, 0);
769                                 return -1;
770                         }
771                         ndelay(SPINUNIT);
772                 }
773         }
774
775         /*
776          * Cache the global no_way_out state.
777          */
778         *no_way_out = atomic_read(&global_nwo);
779
780         return order;
781 }
782
783 /*
784  * Synchronize between CPUs after main scanning loop.
785  * This invokes the bulk of the Monarch processing.
786  */
787 static int mce_end(int order)
788 {
789         int ret = -1;
790         u64 timeout = (u64)monarch_timeout * NSEC_PER_USEC;
791
792         if (!timeout)
793                 goto reset;
794         if (order < 0)
795                 goto reset;
796
797         /*
798          * Allow others to run.
799          */
800         atomic_inc(&mce_executing);
801
802         if (order == 1) {
803                 /* CHECKME: Can this race with a parallel hotplug? */
804                 int cpus = num_online_cpus();
805
806                 /*
807                  * Monarch: Wait for everyone to go through their scanning
808                  * loops.
809                  */
810                 while (atomic_read(&mce_executing) <= cpus) {
811                         if (mce_timed_out(&timeout))
812                                 goto reset;
813                         ndelay(SPINUNIT);
814                 }
815
816                 mce_reign();
817                 barrier();
818                 ret = 0;
819         } else {
820                 /*
821                  * Subject: Wait for Monarch to finish.
822                  */
823                 while (atomic_read(&mce_executing) != 0) {
824                         if (mce_timed_out(&timeout))
825                                 goto reset;
826                         ndelay(SPINUNIT);
827                 }
828
829                 /*
830                  * Don't reset anything. That's done by the Monarch.
831                  */
832                 return 0;
833         }
834
835         /*
836          * Reset all global state.
837          */
838 reset:
839         atomic_set(&global_nwo, 0);
840         atomic_set(&mce_callin, 0);
841         barrier();
842
843         /*
844          * Let others run again.
845          */
846         atomic_set(&mce_executing, 0);
847         return ret;
848 }
849
850 /*
851  * Check if the address reported by the CPU is in a format we can parse.
852  * It would be possible to add code for most other cases, but all would
853  * be somewhat complicated (e.g. segment offset would require an instruction
854  * parser). So only support physical addresses upto page granuality for now.
855  */
856 static int mce_usable_address(struct mce *m)
857 {
858         if (!(m->status & MCI_STATUS_MISCV) || !(m->status & MCI_STATUS_ADDRV))
859                 return 0;
860         if ((m->misc & 0x3f) > PAGE_SHIFT)
861                 return 0;
862         if (((m->misc >> 6) & 7) != MCM_ADDR_PHYS)
863                 return 0;
864         return 1;
865 }
866
867 static void mce_clear_state(unsigned long *toclear)
868 {
869         int i;
870
871         for (i = 0; i < banks; i++) {
872                 if (test_bit(i, toclear))
873                         mce_wrmsrl(MSR_IA32_MCx_STATUS(i), 0);
874         }
875 }
876
877 /*
878  * The actual machine check handler. This only handles real
879  * exceptions when something got corrupted coming in through int 18.
880  *
881  * This is executed in NMI context not subject to normal locking rules. This
882  * implies that most kernel services cannot be safely used. Don't even
883  * think about putting a printk in there!
884  *
885  * On Intel systems this is entered on all CPUs in parallel through
886  * MCE broadcast. However some CPUs might be broken beyond repair,
887  * so be always careful when synchronizing with others.
888  */
889 void do_machine_check(struct pt_regs *regs, long error_code)
890 {
891         struct mce m, *final;
892         int i;
893         int worst = 0;
894         int severity;
895         /*
896          * Establish sequential order between the CPUs entering the machine
897          * check handler.
898          */
899         int order;
900         /*
901          * If no_way_out gets set, there is no safe way to recover from this
902          * MCE.  If tolerant is cranked up, we'll try anyway.
903          */
904         int no_way_out = 0;
905         /*
906          * If kill_it gets set, there might be a way to recover from this
907          * error.
908          */
909         int kill_it = 0;
910         DECLARE_BITMAP(toclear, MAX_NR_BANKS);
911         char *msg = "Unknown";
912
913         atomic_inc(&mce_entry);
914
915         __get_cpu_var(mce_exception_count)++;
916
917         if (notify_die(DIE_NMI, "machine check", regs, error_code,
918                            18, SIGKILL) == NOTIFY_STOP)
919                 goto out;
920         if (!banks)
921                 goto out;
922
923         mce_setup(&m);
924
925         m.mcgstatus = mce_rdmsrl(MSR_IA32_MCG_STATUS);
926         final = &__get_cpu_var(mces_seen);
927         *final = m;
928
929         no_way_out = mce_no_way_out(&m, &msg);
930
931         barrier();
932
933         /*
934          * When no restart IP must always kill or panic.
935          */
936         if (!(m.mcgstatus & MCG_STATUS_RIPV))
937                 kill_it = 1;
938
939         /*
940          * Go through all the banks in exclusion of the other CPUs.
941          * This way we don't report duplicated events on shared banks
942          * because the first one to see it will clear it.
943          */
944         order = mce_start(&no_way_out);
945         for (i = 0; i < banks; i++) {
946                 __clear_bit(i, toclear);
947                 if (!mce_banks[i].ctl)
948                         continue;
949
950                 m.misc = 0;
951                 m.addr = 0;
952                 m.bank = i;
953
954                 m.status = mce_rdmsrl(MSR_IA32_MCx_STATUS(i));
955                 if ((m.status & MCI_STATUS_VAL) == 0)
956                         continue;
957
958                 /*
959                  * Non uncorrected or non signaled errors are handled by
960                  * machine_check_poll. Leave them alone, unless this panics.
961                  */
962                 if (!(m.status & (mce_ser ? MCI_STATUS_S : MCI_STATUS_UC)) &&
963                         !no_way_out)
964                         continue;
965
966                 /*
967                  * Set taint even when machine check was not enabled.
968                  */
969                 add_taint(TAINT_MACHINE_CHECK);
970
971                 severity = mce_severity(&m, tolerant, NULL);
972
973                 /*
974                  * When machine check was for corrected handler don't touch,
975                  * unless we're panicing.
976                  */
977                 if (severity == MCE_KEEP_SEVERITY && !no_way_out)
978                         continue;
979                 __set_bit(i, toclear);
980                 if (severity == MCE_NO_SEVERITY) {
981                         /*
982                          * Machine check event was not enabled. Clear, but
983                          * ignore.
984                          */
985                         continue;
986                 }
987
988                 /*
989                  * Kill on action required.
990                  */
991                 if (severity == MCE_AR_SEVERITY)
992                         kill_it = 1;
993
994                 if (m.status & MCI_STATUS_MISCV)
995                         m.misc = mce_rdmsrl(MSR_IA32_MCx_MISC(i));
996                 if (m.status & MCI_STATUS_ADDRV)
997                         m.addr = mce_rdmsrl(MSR_IA32_MCx_ADDR(i));
998
999                 /*
1000                  * Action optional error. Queue address for later processing.
1001                  * When the ring overflows we just ignore the AO error.
1002                  * RED-PEN add some logging mechanism when
1003                  * usable_address or mce_add_ring fails.
1004                  * RED-PEN don't ignore overflow for tolerant == 0
1005                  */
1006                 if (severity == MCE_AO_SEVERITY && mce_usable_address(&m))
1007                         mce_ring_add(m.addr >> PAGE_SHIFT);
1008
1009                 mce_get_rip(&m, regs);
1010                 mce_log(&m);
1011
1012                 if (severity > worst) {
1013                         *final = m;
1014                         worst = severity;
1015                 }
1016         }
1017
1018         if (!no_way_out)
1019                 mce_clear_state(toclear);
1020
1021         /*
1022          * Do most of the synchronization with other CPUs.
1023          * When there's any problem use only local no_way_out state.
1024          */
1025         if (mce_end(order) < 0)
1026                 no_way_out = worst >= MCE_PANIC_SEVERITY;
1027
1028         /*
1029          * If we have decided that we just CAN'T continue, and the user
1030          * has not set tolerant to an insane level, give up and die.
1031          *
1032          * This is mainly used in the case when the system doesn't
1033          * support MCE broadcasting or it has been disabled.
1034          */
1035         if (no_way_out && tolerant < 3)
1036                 mce_panic("Fatal machine check on current CPU", final, msg);
1037
1038         /*
1039          * If the error seems to be unrecoverable, something should be
1040          * done.  Try to kill as little as possible.  If we can kill just
1041          * one task, do that.  If the user has set the tolerance very
1042          * high, don't try to do anything at all.
1043          */
1044
1045         if (kill_it && tolerant < 3)
1046                 force_sig(SIGBUS, current);
1047
1048         /* notify userspace ASAP */
1049         set_thread_flag(TIF_MCE_NOTIFY);
1050
1051         if (worst > 0)
1052                 mce_report_event(regs);
1053         mce_wrmsrl(MSR_IA32_MCG_STATUS, 0);
1054 out:
1055         atomic_dec(&mce_entry);
1056         sync_core();
1057 }
1058 EXPORT_SYMBOL_GPL(do_machine_check);
1059
1060 /* dummy to break dependency. actual code is in mm/memory-failure.c */
1061 void __attribute__((weak)) memory_failure(unsigned long pfn, int vector)
1062 {
1063         printk(KERN_ERR "Action optional memory failure at %lx ignored\n", pfn);
1064 }
1065
1066 /*
1067  * Called after mce notification in process context. This code
1068  * is allowed to sleep. Call the high level VM handler to process
1069  * any corrupted pages.
1070  * Assume that the work queue code only calls this one at a time
1071  * per CPU.
1072  * Note we don't disable preemption, so this code might run on the wrong
1073  * CPU. In this case the event is picked up by the scheduled work queue.
1074  * This is merely a fast path to expedite processing in some common
1075  * cases.
1076  */
1077 void mce_notify_process(void)
1078 {
1079         unsigned long pfn;
1080         mce_notify_irq();
1081         while (mce_ring_get(&pfn))
1082                 memory_failure(pfn, MCE_VECTOR);
1083 }
1084
1085 static void mce_process_work(struct work_struct *dummy)
1086 {
1087         mce_notify_process();
1088 }
1089
1090 #ifdef CONFIG_X86_MCE_INTEL
1091 /***
1092  * mce_log_therm_throt_event - Logs the thermal throttling event to mcelog
1093  * @cpu: The CPU on which the event occurred.
1094  * @status: Event status information
1095  *
1096  * This function should be called by the thermal interrupt after the
1097  * event has been processed and the decision was made to log the event
1098  * further.
1099  *
1100  * The status parameter will be saved to the 'status' field of 'struct mce'
1101  * and historically has been the register value of the
1102  * MSR_IA32_THERMAL_STATUS (Intel) msr.
1103  */
1104 void mce_log_therm_throt_event(__u64 status)
1105 {
1106         struct mce m;
1107
1108         mce_setup(&m);
1109         m.bank = MCE_THERMAL_BANK;
1110         m.status = status;
1111         mce_log(&m);
1112 }
1113 #endif /* CONFIG_X86_MCE_INTEL */
1114
1115 /*
1116  * Periodic polling timer for "silent" machine check errors.  If the
1117  * poller finds an MCE, poll 2x faster.  When the poller finds no more
1118  * errors, poll 2x slower (up to check_interval seconds).
1119  */
1120 static int check_interval = 5 * 60; /* 5 minutes */
1121
1122 static DEFINE_PER_CPU(int, mce_next_interval); /* in jiffies */
1123 static DEFINE_PER_CPU(struct timer_list, mce_timer);
1124
1125 static void mcheck_timer(unsigned long data)
1126 {
1127         struct timer_list *t = &per_cpu(mce_timer, data);
1128         int *n;
1129
1130         WARN_ON(smp_processor_id() != data);
1131
1132         if (mce_available(&current_cpu_data)) {
1133                 machine_check_poll(MCP_TIMESTAMP,
1134                                 &__get_cpu_var(mce_poll_banks));
1135         }
1136
1137         /*
1138          * Alert userspace if needed.  If we logged an MCE, reduce the
1139          * polling interval, otherwise increase the polling interval.
1140          */
1141         n = &__get_cpu_var(mce_next_interval);
1142         if (mce_notify_irq())
1143                 *n = max(*n/2, HZ/100);
1144         else
1145                 *n = min(*n*2, (int)round_jiffies_relative(check_interval*HZ));
1146
1147         t->expires = jiffies + *n;
1148         add_timer_on(t, smp_processor_id());
1149 }
1150
1151 static void mce_do_trigger(struct work_struct *work)
1152 {
1153         call_usermodehelper(mce_helper, mce_helper_argv, NULL, UMH_NO_WAIT);
1154 }
1155
1156 static DECLARE_WORK(mce_trigger_work, mce_do_trigger);
1157
1158 /*
1159  * Notify the user(s) about new machine check events.
1160  * Can be called from interrupt context, but not from machine check/NMI
1161  * context.
1162  */
1163 int mce_notify_irq(void)
1164 {
1165         /* Not more than two messages every minute */
1166         static DEFINE_RATELIMIT_STATE(ratelimit, 60*HZ, 2);
1167
1168         clear_thread_flag(TIF_MCE_NOTIFY);
1169
1170         if (test_and_clear_bit(0, &mce_need_notify)) {
1171                 wake_up_interruptible(&mce_wait);
1172
1173                 /*
1174                  * There is no risk of missing notifications because
1175                  * work_pending is always cleared before the function is
1176                  * executed.
1177                  */
1178                 if (mce_helper[0] && !work_pending(&mce_trigger_work))
1179                         schedule_work(&mce_trigger_work);
1180
1181                 if (__ratelimit(&ratelimit))
1182                         printk(KERN_INFO "Machine check events logged\n");
1183
1184                 return 1;
1185         }
1186         return 0;
1187 }
1188 EXPORT_SYMBOL_GPL(mce_notify_irq);
1189
1190 static int mce_banks_init(void)
1191 {
1192         int i;
1193
1194         mce_banks = kzalloc(banks * sizeof(struct mce_bank), GFP_KERNEL);
1195         if (!mce_banks)
1196                 return -ENOMEM;
1197         for (i = 0; i < banks; i++) {
1198                 struct mce_bank *b = &mce_banks[i];
1199
1200                 b->ctl = -1ULL;
1201                 b->init = 1;
1202         }
1203         return 0;
1204 }
1205
1206 /*
1207  * Initialize Machine Checks for a CPU.
1208  */
1209 static int __cpuinit mce_cap_init(void)
1210 {
1211         unsigned b;
1212         u64 cap;
1213
1214         rdmsrl(MSR_IA32_MCG_CAP, cap);
1215
1216         b = cap & MCG_BANKCNT_MASK;
1217         if (!banks)
1218                 printk(KERN_INFO "mce: CPU supports %d MCE banks\n", b);
1219
1220         if (b > MAX_NR_BANKS) {
1221                 printk(KERN_WARNING
1222                        "MCE: Using only %u machine check banks out of %u\n",
1223                         MAX_NR_BANKS, b);
1224                 b = MAX_NR_BANKS;
1225         }
1226
1227         /* Don't support asymmetric configurations today */
1228         WARN_ON(banks != 0 && b != banks);
1229         banks = b;
1230         if (!mce_banks) {
1231                 int err = mce_banks_init();
1232
1233                 if (err)
1234                         return err;
1235         }
1236
1237         /* Use accurate RIP reporting if available. */
1238         if ((cap & MCG_EXT_P) && MCG_EXT_CNT(cap) >= 9)
1239                 rip_msr = MSR_IA32_MCG_EIP;
1240
1241         if (cap & MCG_SER_P)
1242                 mce_ser = 1;
1243
1244         return 0;
1245 }
1246
1247 static void mce_init(void)
1248 {
1249         mce_banks_t all_banks;
1250         u64 cap;
1251         int i;
1252
1253         /*
1254          * Log the machine checks left over from the previous reset.
1255          */
1256         bitmap_fill(all_banks, MAX_NR_BANKS);
1257         machine_check_poll(MCP_UC|(!mce_bootlog ? MCP_DONTLOG : 0), &all_banks);
1258
1259         set_in_cr4(X86_CR4_MCE);
1260
1261         rdmsrl(MSR_IA32_MCG_CAP, cap);
1262         if (cap & MCG_CTL_P)
1263                 wrmsr(MSR_IA32_MCG_CTL, 0xffffffff, 0xffffffff);
1264
1265         for (i = 0; i < banks; i++) {
1266                 struct mce_bank *b = &mce_banks[i];
1267
1268                 if (!b->init)
1269                         continue;
1270                 wrmsrl(MSR_IA32_MCx_CTL(i), b->ctl);
1271                 wrmsrl(MSR_IA32_MCx_STATUS(i), 0);
1272         }
1273 }
1274
1275 /* Add per CPU specific workarounds here */
1276 static int __cpuinit mce_cpu_quirks(struct cpuinfo_x86 *c)
1277 {
1278         if (c->x86_vendor == X86_VENDOR_UNKNOWN) {
1279                 pr_info("MCE: unknown CPU type - not enabling MCE support.\n");
1280                 return -EOPNOTSUPP;
1281         }
1282
1283         /* This should be disabled by the BIOS, but isn't always */
1284         if (c->x86_vendor == X86_VENDOR_AMD) {
1285                 if (c->x86 == 15 && banks > 4) {
1286                         /*
1287                          * disable GART TBL walk error reporting, which
1288                          * trips off incorrectly with the IOMMU & 3ware
1289                          * & Cerberus:
1290                          */
1291                         clear_bit(10, (unsigned long *)&mce_banks[4].ctl);
1292                 }
1293                 if (c->x86 <= 17 && mce_bootlog < 0) {
1294                         /*
1295                          * Lots of broken BIOS around that don't clear them
1296                          * by default and leave crap in there. Don't log:
1297                          */
1298                         mce_bootlog = 0;
1299                 }
1300                 /*
1301                  * Various K7s with broken bank 0 around. Always disable
1302                  * by default.
1303                  */
1304                  if (c->x86 == 6 && banks > 0)
1305                         mce_banks[0].ctl = 0;
1306         }
1307
1308         if (c->x86_vendor == X86_VENDOR_INTEL) {
1309                 /*
1310                  * SDM documents that on family 6 bank 0 should not be written
1311                  * because it aliases to another special BIOS controlled
1312                  * register.
1313                  * But it's not aliased anymore on model 0x1a+
1314                  * Don't ignore bank 0 completely because there could be a
1315                  * valid event later, merely don't write CTL0.
1316                  */
1317
1318                 if (c->x86 == 6 && c->x86_model < 0x1A && banks > 0)
1319                         mce_banks[0].init = 0;
1320
1321                 /*
1322                  * All newer Intel systems support MCE broadcasting. Enable
1323                  * synchronization with a one second timeout.
1324                  */
1325                 if ((c->x86 > 6 || (c->x86 == 6 && c->x86_model >= 0xe)) &&
1326                         monarch_timeout < 0)
1327                         monarch_timeout = USEC_PER_SEC;
1328
1329                 /*
1330                  * There are also broken BIOSes on some Pentium M and
1331                  * earlier systems:
1332                  */
1333                 if (c->x86 == 6 && c->x86_model <= 13 && mce_bootlog < 0)
1334                         mce_bootlog = 0;
1335         }
1336         if (monarch_timeout < 0)
1337                 monarch_timeout = 0;
1338         if (mce_bootlog != 0)
1339                 mce_panic_timeout = 30;
1340
1341         return 0;
1342 }
1343
1344 static void __cpuinit mce_ancient_init(struct cpuinfo_x86 *c)
1345 {
1346         if (c->x86 != 5)
1347                 return;
1348         switch (c->x86_vendor) {
1349         case X86_VENDOR_INTEL:
1350                 intel_p5_mcheck_init(c);
1351                 break;
1352         case X86_VENDOR_CENTAUR:
1353                 winchip_mcheck_init(c);
1354                 break;
1355         }
1356 }
1357
1358 static void mce_cpu_features(struct cpuinfo_x86 *c)
1359 {
1360         switch (c->x86_vendor) {
1361         case X86_VENDOR_INTEL:
1362                 mce_intel_feature_init(c);
1363                 break;
1364         case X86_VENDOR_AMD:
1365                 mce_amd_feature_init(c);
1366                 break;
1367         default:
1368                 break;
1369         }
1370 }
1371
1372 static void mce_init_timer(void)
1373 {
1374         struct timer_list *t = &__get_cpu_var(mce_timer);
1375         int *n = &__get_cpu_var(mce_next_interval);
1376
1377         if (mce_ignore_ce)
1378                 return;
1379
1380         *n = check_interval * HZ;
1381         if (!*n)
1382                 return;
1383         setup_timer(t, mcheck_timer, smp_processor_id());
1384         t->expires = round_jiffies(jiffies + *n);
1385         add_timer_on(t, smp_processor_id());
1386 }
1387
1388 /* Handle unconfigured int18 (should never happen) */
1389 static void unexpected_machine_check(struct pt_regs *regs, long error_code)
1390 {
1391         printk(KERN_ERR "CPU#%d: Unexpected int18 (Machine Check).\n",
1392                smp_processor_id());
1393 }
1394
1395 /* Call the installed machine check handler for this CPU setup. */
1396 void (*machine_check_vector)(struct pt_regs *, long error_code) =
1397                                                 unexpected_machine_check;
1398
1399 /*
1400  * Called for each booted CPU to set up machine checks.
1401  * Must be called with preempt off:
1402  */
1403 void __cpuinit mcheck_init(struct cpuinfo_x86 *c)
1404 {
1405         if (mce_disabled)
1406                 return;
1407
1408         mce_ancient_init(c);
1409
1410         if (!mce_available(c))
1411                 return;
1412
1413         if (mce_cap_init() < 0 || mce_cpu_quirks(c) < 0) {
1414                 mce_disabled = 1;
1415                 return;
1416         }
1417
1418         machine_check_vector = do_machine_check;
1419
1420         mce_init();
1421         mce_cpu_features(c);
1422         mce_init_timer();
1423         INIT_WORK(&__get_cpu_var(mce_work), mce_process_work);
1424 }
1425
1426 /*
1427  * Character device to read and clear the MCE log.
1428  */
1429
1430 static DEFINE_SPINLOCK(mce_state_lock);
1431 static int              open_count;             /* #times opened */
1432 static int              open_exclu;             /* already open exclusive? */
1433
1434 static int mce_open(struct inode *inode, struct file *file)
1435 {
1436         spin_lock(&mce_state_lock);
1437
1438         if (open_exclu || (open_count && (file->f_flags & O_EXCL))) {
1439                 spin_unlock(&mce_state_lock);
1440
1441                 return -EBUSY;
1442         }
1443
1444         if (file->f_flags & O_EXCL)
1445                 open_exclu = 1;
1446         open_count++;
1447
1448         spin_unlock(&mce_state_lock);
1449
1450         return nonseekable_open(inode, file);
1451 }
1452
1453 static int mce_release(struct inode *inode, struct file *file)
1454 {
1455         spin_lock(&mce_state_lock);
1456
1457         open_count--;
1458         open_exclu = 0;
1459
1460         spin_unlock(&mce_state_lock);
1461
1462         return 0;
1463 }
1464
1465 static void collect_tscs(void *data)
1466 {
1467         unsigned long *cpu_tsc = (unsigned long *)data;
1468
1469         rdtscll(cpu_tsc[smp_processor_id()]);
1470 }
1471
1472 static DEFINE_MUTEX(mce_read_mutex);
1473
1474 static ssize_t mce_read(struct file *filp, char __user *ubuf, size_t usize,
1475                         loff_t *off)
1476 {
1477         char __user *buf = ubuf;
1478         unsigned long *cpu_tsc;
1479         unsigned prev, next;
1480         int i, err;
1481
1482         cpu_tsc = kmalloc(nr_cpu_ids * sizeof(long), GFP_KERNEL);
1483         if (!cpu_tsc)
1484                 return -ENOMEM;
1485
1486         mutex_lock(&mce_read_mutex);
1487         next = rcu_dereference(mcelog.next);
1488
1489         /* Only supports full reads right now */
1490         if (*off != 0 || usize < MCE_LOG_LEN*sizeof(struct mce)) {
1491                 mutex_unlock(&mce_read_mutex);
1492                 kfree(cpu_tsc);
1493
1494                 return -EINVAL;
1495         }
1496
1497         err = 0;
1498         prev = 0;
1499         do {
1500                 for (i = prev; i < next; i++) {
1501                         unsigned long start = jiffies;
1502
1503                         while (!mcelog.entry[i].finished) {
1504                                 if (time_after_eq(jiffies, start + 2)) {
1505                                         memset(mcelog.entry + i, 0,
1506                                                sizeof(struct mce));
1507                                         goto timeout;
1508                                 }
1509                                 cpu_relax();
1510                         }
1511                         smp_rmb();
1512                         err |= copy_to_user(buf, mcelog.entry + i,
1513                                             sizeof(struct mce));
1514                         buf += sizeof(struct mce);
1515 timeout:
1516                         ;
1517                 }
1518
1519                 memset(mcelog.entry + prev, 0,
1520                        (next - prev) * sizeof(struct mce));
1521                 prev = next;
1522                 next = cmpxchg(&mcelog.next, prev, 0);
1523         } while (next != prev);
1524
1525         synchronize_sched();
1526
1527         /*
1528          * Collect entries that were still getting written before the
1529          * synchronize.
1530          */
1531         on_each_cpu(collect_tscs, cpu_tsc, 1);
1532
1533         for (i = next; i < MCE_LOG_LEN; i++) {
1534                 if (mcelog.entry[i].finished &&
1535                     mcelog.entry[i].tsc < cpu_tsc[mcelog.entry[i].cpu]) {
1536                         err |= copy_to_user(buf, mcelog.entry+i,
1537                                             sizeof(struct mce));
1538                         smp_rmb();
1539                         buf += sizeof(struct mce);
1540                         memset(&mcelog.entry[i], 0, sizeof(struct mce));
1541                 }
1542         }
1543         mutex_unlock(&mce_read_mutex);
1544         kfree(cpu_tsc);
1545
1546         return err ? -EFAULT : buf - ubuf;
1547 }
1548
1549 static unsigned int mce_poll(struct file *file, poll_table *wait)
1550 {
1551         poll_wait(file, &mce_wait, wait);
1552         if (rcu_dereference(mcelog.next))
1553                 return POLLIN | POLLRDNORM;
1554         return 0;
1555 }
1556
1557 static long mce_ioctl(struct file *f, unsigned int cmd, unsigned long arg)
1558 {
1559         int __user *p = (int __user *)arg;
1560
1561         if (!capable(CAP_SYS_ADMIN))
1562                 return -EPERM;
1563
1564         switch (cmd) {
1565         case MCE_GET_RECORD_LEN:
1566                 return put_user(sizeof(struct mce), p);
1567         case MCE_GET_LOG_LEN:
1568                 return put_user(MCE_LOG_LEN, p);
1569         case MCE_GETCLEAR_FLAGS: {
1570                 unsigned flags;
1571
1572                 do {
1573                         flags = mcelog.flags;
1574                 } while (cmpxchg(&mcelog.flags, flags, 0) != flags);
1575
1576                 return put_user(flags, p);
1577         }
1578         default:
1579                 return -ENOTTY;
1580         }
1581 }
1582
1583 /* Modified in mce-inject.c, so not static or const */
1584 struct file_operations mce_chrdev_ops = {
1585         .open                   = mce_open,
1586         .release                = mce_release,
1587         .read                   = mce_read,
1588         .poll                   = mce_poll,
1589         .unlocked_ioctl         = mce_ioctl,
1590 };
1591 EXPORT_SYMBOL_GPL(mce_chrdev_ops);
1592
1593 static struct miscdevice mce_log_device = {
1594         MISC_MCELOG_MINOR,
1595         "mcelog",
1596         &mce_chrdev_ops,
1597 };
1598
1599 /*
1600  * mce=off Disables machine check
1601  * mce=no_cmci Disables CMCI
1602  * mce=dont_log_ce Clears corrected events silently, no log created for CEs.
1603  * mce=ignore_ce Disables polling and CMCI, corrected events are not cleared.
1604  * mce=TOLERANCELEVEL[,monarchtimeout] (number, see above)
1605  *      monarchtimeout is how long to wait for other CPUs on machine
1606  *      check, or 0 to not wait
1607  * mce=bootlog Log MCEs from before booting. Disabled by default on AMD.
1608  * mce=nobootlog Don't log MCEs from before booting.
1609  */
1610 static int __init mcheck_enable(char *str)
1611 {
1612         if (*str == 0) {
1613                 enable_p5_mce();
1614                 return 1;
1615         }
1616         if (*str == '=')
1617                 str++;
1618         if (!strcmp(str, "off"))
1619                 mce_disabled = 1;
1620         else if (!strcmp(str, "no_cmci"))
1621                 mce_cmci_disabled = 1;
1622         else if (!strcmp(str, "dont_log_ce"))
1623                 mce_dont_log_ce = 1;
1624         else if (!strcmp(str, "ignore_ce"))
1625                 mce_ignore_ce = 1;
1626         else if (!strcmp(str, "bootlog") || !strcmp(str, "nobootlog"))
1627                 mce_bootlog = (str[0] == 'b');
1628         else if (isdigit(str[0])) {
1629                 get_option(&str, &tolerant);
1630                 if (*str == ',') {
1631                         ++str;
1632                         get_option(&str, &monarch_timeout);
1633                 }
1634         } else {
1635                 printk(KERN_INFO "mce argument %s ignored. Please use /sys\n",
1636                        str);
1637                 return 0;
1638         }
1639         return 1;
1640 }
1641 __setup("mce", mcheck_enable);
1642
1643 /*
1644  * Sysfs support
1645  */
1646
1647 /*
1648  * Disable machine checks on suspend and shutdown. We can't really handle
1649  * them later.
1650  */
1651 static int mce_disable(void)
1652 {
1653         int i;
1654
1655         for (i = 0; i < banks; i++) {
1656                 struct mce_bank *b = &mce_banks[i];
1657
1658                 if (b->init)
1659                         wrmsrl(MSR_IA32_MCx_CTL(i), 0);
1660         }
1661         return 0;
1662 }
1663
1664 static int mce_suspend(struct sys_device *dev, pm_message_t state)
1665 {
1666         return mce_disable();
1667 }
1668
1669 static int mce_shutdown(struct sys_device *dev)
1670 {
1671         return mce_disable();
1672 }
1673
1674 /*
1675  * On resume clear all MCE state. Don't want to see leftovers from the BIOS.
1676  * Only one CPU is active at this time, the others get re-added later using
1677  * CPU hotplug:
1678  */
1679 static int mce_resume(struct sys_device *dev)
1680 {
1681         mce_init();
1682         mce_cpu_features(&current_cpu_data);
1683
1684         return 0;
1685 }
1686
1687 static void mce_cpu_restart(void *data)
1688 {
1689         del_timer_sync(&__get_cpu_var(mce_timer));
1690         if (!mce_available(&current_cpu_data))
1691                 return;
1692         mce_init();
1693         mce_init_timer();
1694 }
1695
1696 /* Reinit MCEs after user configuration changes */
1697 static void mce_restart(void)
1698 {
1699         on_each_cpu(mce_cpu_restart, NULL, 1);
1700 }
1701
1702 /* Toggle features for corrected errors */
1703 static void mce_disable_ce(void *all)
1704 {
1705         if (!mce_available(&current_cpu_data))
1706                 return;
1707         if (all)
1708                 del_timer_sync(&__get_cpu_var(mce_timer));
1709         cmci_clear();
1710 }
1711
1712 static void mce_enable_ce(void *all)
1713 {
1714         if (!mce_available(&current_cpu_data))
1715                 return;
1716         cmci_reenable();
1717         cmci_recheck();
1718         if (all)
1719                 mce_init_timer();
1720 }
1721
1722 static struct sysdev_class mce_sysclass = {
1723         .suspend        = mce_suspend,
1724         .shutdown       = mce_shutdown,
1725         .resume         = mce_resume,
1726         .name           = "machinecheck",
1727 };
1728
1729 DEFINE_PER_CPU(struct sys_device, mce_dev);
1730
1731 __cpuinitdata
1732 void (*threshold_cpu_callback)(unsigned long action, unsigned int cpu);
1733
1734 static inline struct mce_bank *attr_to_bank(struct sysdev_attribute *attr)
1735 {
1736         return container_of(attr, struct mce_bank, attr);
1737 }
1738
1739 static ssize_t show_bank(struct sys_device *s, struct sysdev_attribute *attr,
1740                          char *buf)
1741 {
1742         return sprintf(buf, "%llx\n", attr_to_bank(attr)->ctl);
1743 }
1744
1745 static ssize_t set_bank(struct sys_device *s, struct sysdev_attribute *attr,
1746                         const char *buf, size_t size)
1747 {
1748         u64 new;
1749
1750         if (strict_strtoull(buf, 0, &new) < 0)
1751                 return -EINVAL;
1752
1753         attr_to_bank(attr)->ctl = new;
1754         mce_restart();
1755
1756         return size;
1757 }
1758
1759 static ssize_t
1760 show_trigger(struct sys_device *s, struct sysdev_attribute *attr, char *buf)
1761 {
1762         strcpy(buf, mce_helper);
1763         strcat(buf, "\n");
1764         return strlen(mce_helper) + 1;
1765 }
1766
1767 static ssize_t set_trigger(struct sys_device *s, struct sysdev_attribute *attr,
1768                                 const char *buf, size_t siz)
1769 {
1770         char *p;
1771
1772         strncpy(mce_helper, buf, sizeof(mce_helper));
1773         mce_helper[sizeof(mce_helper)-1] = 0;
1774         p = strchr(mce_helper, '\n');
1775
1776         if (p)
1777                 *p = 0;
1778
1779         return strlen(mce_helper) + !!p;
1780 }
1781
1782 static ssize_t set_ignore_ce(struct sys_device *s,
1783                              struct sysdev_attribute *attr,
1784                              const char *buf, size_t size)
1785 {
1786         u64 new;
1787
1788         if (strict_strtoull(buf, 0, &new) < 0)
1789                 return -EINVAL;
1790
1791         if (mce_ignore_ce ^ !!new) {
1792                 if (new) {
1793                         /* disable ce features */
1794                         on_each_cpu(mce_disable_ce, (void *)1, 1);
1795                         mce_ignore_ce = 1;
1796                 } else {
1797                         /* enable ce features */
1798                         mce_ignore_ce = 0;
1799                         on_each_cpu(mce_enable_ce, (void *)1, 1);
1800                 }
1801         }
1802         return size;
1803 }
1804
1805 static ssize_t set_cmci_disabled(struct sys_device *s,
1806                                  struct sysdev_attribute *attr,
1807                                  const char *buf, size_t size)
1808 {
1809         u64 new;
1810
1811         if (strict_strtoull(buf, 0, &new) < 0)
1812                 return -EINVAL;
1813
1814         if (mce_cmci_disabled ^ !!new) {
1815                 if (new) {
1816                         /* disable cmci */
1817                         on_each_cpu(mce_disable_ce, NULL, 1);
1818                         mce_cmci_disabled = 1;
1819                 } else {
1820                         /* enable cmci */
1821                         mce_cmci_disabled = 0;
1822                         on_each_cpu(mce_enable_ce, NULL, 1);
1823                 }
1824         }
1825         return size;
1826 }
1827
1828 static ssize_t store_int_with_restart(struct sys_device *s,
1829                                       struct sysdev_attribute *attr,
1830                                       const char *buf, size_t size)
1831 {
1832         ssize_t ret = sysdev_store_int(s, attr, buf, size);
1833         mce_restart();
1834         return ret;
1835 }
1836
1837 static SYSDEV_ATTR(trigger, 0644, show_trigger, set_trigger);
1838 static SYSDEV_INT_ATTR(tolerant, 0644, tolerant);
1839 static SYSDEV_INT_ATTR(monarch_timeout, 0644, monarch_timeout);
1840 static SYSDEV_INT_ATTR(dont_log_ce, 0644, mce_dont_log_ce);
1841
1842 static struct sysdev_ext_attribute attr_check_interval = {
1843         _SYSDEV_ATTR(check_interval, 0644, sysdev_show_int,
1844                      store_int_with_restart),
1845         &check_interval
1846 };
1847
1848 static struct sysdev_ext_attribute attr_ignore_ce = {
1849         _SYSDEV_ATTR(ignore_ce, 0644, sysdev_show_int, set_ignore_ce),
1850         &mce_ignore_ce
1851 };
1852
1853 static struct sysdev_ext_attribute attr_cmci_disabled = {
1854         _SYSDEV_ATTR(cmci_disabled, 0644, sysdev_show_int, set_cmci_disabled),
1855         &mce_cmci_disabled
1856 };
1857
1858 static struct sysdev_attribute *mce_attrs[] = {
1859         &attr_tolerant.attr,
1860         &attr_check_interval.attr,
1861         &attr_trigger,
1862         &attr_monarch_timeout.attr,
1863         &attr_dont_log_ce.attr,
1864         &attr_ignore_ce.attr,
1865         &attr_cmci_disabled.attr,
1866         NULL
1867 };
1868
1869 static cpumask_var_t mce_dev_initialized;
1870
1871 /* Per cpu sysdev init. All of the cpus still share the same ctrl bank: */
1872 static __cpuinit int mce_create_device(unsigned int cpu)
1873 {
1874         int err;
1875         int i, j;
1876
1877         if (!mce_available(&boot_cpu_data))
1878                 return -EIO;
1879
1880         memset(&per_cpu(mce_dev, cpu).kobj, 0, sizeof(struct kobject));
1881         per_cpu(mce_dev, cpu).id        = cpu;
1882         per_cpu(mce_dev, cpu).cls       = &mce_sysclass;
1883
1884         err = sysdev_register(&per_cpu(mce_dev, cpu));
1885         if (err)
1886                 return err;
1887
1888         for (i = 0; mce_attrs[i]; i++) {
1889                 err = sysdev_create_file(&per_cpu(mce_dev, cpu), mce_attrs[i]);
1890                 if (err)
1891                         goto error;
1892         }
1893         for (j = 0; j < banks; j++) {
1894                 err = sysdev_create_file(&per_cpu(mce_dev, cpu),
1895                                         &mce_banks[j].attr);
1896                 if (err)
1897                         goto error2;
1898         }
1899         cpumask_set_cpu(cpu, mce_dev_initialized);
1900
1901         return 0;
1902 error2:
1903         while (--j >= 0)
1904                 sysdev_remove_file(&per_cpu(mce_dev, cpu), &mce_banks[j].attr);
1905 error:
1906         while (--i >= 0)
1907                 sysdev_remove_file(&per_cpu(mce_dev, cpu), &mce_banks[i].attr);
1908
1909         sysdev_unregister(&per_cpu(mce_dev, cpu));
1910
1911         return err;
1912 }
1913
1914 static __cpuinit void mce_remove_device(unsigned int cpu)
1915 {
1916         int i;
1917
1918         if (!cpumask_test_cpu(cpu, mce_dev_initialized))
1919                 return;
1920
1921         for (i = 0; mce_attrs[i]; i++)
1922                 sysdev_remove_file(&per_cpu(mce_dev, cpu), mce_attrs[i]);
1923
1924         for (i = 0; i < banks; i++)
1925                 sysdev_remove_file(&per_cpu(mce_dev, cpu), &mce_banks[i].attr);
1926
1927         sysdev_unregister(&per_cpu(mce_dev, cpu));
1928         cpumask_clear_cpu(cpu, mce_dev_initialized);
1929 }
1930
1931 /* Make sure there are no machine checks on offlined CPUs. */
1932 static void mce_disable_cpu(void *h)
1933 {
1934         unsigned long action = *(unsigned long *)h;
1935         int i;
1936
1937         if (!mce_available(&current_cpu_data))
1938                 return;
1939         if (!(action & CPU_TASKS_FROZEN))
1940                 cmci_clear();
1941         for (i = 0; i < banks; i++) {
1942                 struct mce_bank *b = &mce_banks[i];
1943
1944                 if (b->init)
1945                         wrmsrl(MSR_IA32_MCx_CTL(i), 0);
1946         }
1947 }
1948
1949 static void mce_reenable_cpu(void *h)
1950 {
1951         unsigned long action = *(unsigned long *)h;
1952         int i;
1953
1954         if (!mce_available(&current_cpu_data))
1955                 return;
1956
1957         if (!(action & CPU_TASKS_FROZEN))
1958                 cmci_reenable();
1959         for (i = 0; i < banks; i++) {
1960                 struct mce_bank *b = &mce_banks[i];
1961
1962                 if (b->init)
1963                         wrmsrl(MSR_IA32_MCx_CTL(i), b->ctl);
1964         }
1965 }
1966
1967 /* Get notified when a cpu comes on/off. Be hotplug friendly. */
1968 static int __cpuinit
1969 mce_cpu_callback(struct notifier_block *nfb, unsigned long action, void *hcpu)
1970 {
1971         unsigned int cpu = (unsigned long)hcpu;
1972         struct timer_list *t = &per_cpu(mce_timer, cpu);
1973
1974         switch (action) {
1975         case CPU_ONLINE:
1976         case CPU_ONLINE_FROZEN:
1977                 mce_create_device(cpu);
1978                 if (threshold_cpu_callback)
1979                         threshold_cpu_callback(action, cpu);
1980                 break;
1981         case CPU_DEAD:
1982         case CPU_DEAD_FROZEN:
1983                 if (threshold_cpu_callback)
1984                         threshold_cpu_callback(action, cpu);
1985                 mce_remove_device(cpu);
1986                 break;
1987         case CPU_DOWN_PREPARE:
1988         case CPU_DOWN_PREPARE_FROZEN:
1989                 del_timer_sync(t);
1990                 smp_call_function_single(cpu, mce_disable_cpu, &action, 1);
1991                 break;
1992         case CPU_DOWN_FAILED:
1993         case CPU_DOWN_FAILED_FROZEN:
1994                 t->expires = round_jiffies(jiffies +
1995                                            __get_cpu_var(mce_next_interval));
1996                 add_timer_on(t, cpu);
1997                 smp_call_function_single(cpu, mce_reenable_cpu, &action, 1);
1998                 break;
1999         case CPU_POST_DEAD:
2000                 /* intentionally ignoring frozen here */
2001                 cmci_rediscover(cpu);
2002                 break;
2003         }
2004         return NOTIFY_OK;
2005 }
2006
2007 static struct notifier_block mce_cpu_notifier __cpuinitdata = {
2008         .notifier_call = mce_cpu_callback,
2009 };
2010
2011 static __init void mce_init_banks(void)
2012 {
2013         int i;
2014
2015         for (i = 0; i < banks; i++) {
2016                 struct mce_bank *b = &mce_banks[i];
2017                 struct sysdev_attribute *a = &b->attr;
2018
2019                 a->attr.name    = b->attrname;
2020                 snprintf(b->attrname, ATTR_LEN, "bank%d", i);
2021
2022                 a->attr.mode    = 0644;
2023                 a->show         = show_bank;
2024                 a->store        = set_bank;
2025         }
2026 }
2027
2028 static __init int mce_init_device(void)
2029 {
2030         int err;
2031         int i = 0;
2032
2033         if (!mce_available(&boot_cpu_data))
2034                 return -EIO;
2035
2036         zalloc_cpumask_var(&mce_dev_initialized, GFP_KERNEL);
2037
2038         mce_init_banks();
2039
2040         err = sysdev_class_register(&mce_sysclass);
2041         if (err)
2042                 return err;
2043
2044         for_each_online_cpu(i) {
2045                 err = mce_create_device(i);
2046                 if (err)
2047                         return err;
2048         }
2049
2050         register_hotcpu_notifier(&mce_cpu_notifier);
2051         misc_register(&mce_log_device);
2052
2053         return err;
2054 }
2055
2056 device_initcall(mce_init_device);
2057
2058 /*
2059  * Old style boot options parsing. Only for compatibility.
2060  */
2061 static int __init mcheck_disable(char *str)
2062 {
2063         mce_disabled = 1;
2064         return 1;
2065 }
2066 __setup("nomce", mcheck_disable);
2067
2068 #ifdef CONFIG_DEBUG_FS
2069 struct dentry *mce_get_debugfs_dir(void)
2070 {
2071         static struct dentry *dmce;
2072
2073         if (!dmce)
2074                 dmce = debugfs_create_dir("mce", NULL);
2075
2076         return dmce;
2077 }
2078
2079 static void mce_reset(void)
2080 {
2081         cpu_missing = 0;
2082         atomic_set(&mce_fake_paniced, 0);
2083         atomic_set(&mce_executing, 0);
2084         atomic_set(&mce_callin, 0);
2085         atomic_set(&global_nwo, 0);
2086 }
2087
2088 static int fake_panic_get(void *data, u64 *val)
2089 {
2090         *val = fake_panic;
2091         return 0;
2092 }
2093
2094 static int fake_panic_set(void *data, u64 val)
2095 {
2096         mce_reset();
2097         fake_panic = val;
2098         return 0;
2099 }
2100
2101 DEFINE_SIMPLE_ATTRIBUTE(fake_panic_fops, fake_panic_get,
2102                         fake_panic_set, "%llu\n");
2103
2104 static int __init mce_debugfs_init(void)
2105 {
2106         struct dentry *dmce, *ffake_panic;
2107
2108         dmce = mce_get_debugfs_dir();
2109         if (!dmce)
2110                 return -ENOMEM;
2111         ffake_panic = debugfs_create_file("fake_panic", 0444, dmce, NULL,
2112                                           &fake_panic_fops);
2113         if (!ffake_panic)
2114                 return -ENOMEM;
2115
2116         return 0;
2117 }
2118 late_initcall(mce_debugfs_init);
2119 #endif