Merge branch 'iommu/fixes' of git://git.kernel.org/pub/scm/linux/kernel/git/joro...
[linux-2.6.git] / arch / x86 / kernel / amd_iommu_init.c
1 /*
2  * Copyright (C) 2007-2009 Advanced Micro Devices, Inc.
3  * Author: Joerg Roedel <joerg.roedel@amd.com>
4  *         Leo Duran <leo.duran@amd.com>
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
18  */
19
20 #include <linux/pci.h>
21 #include <linux/acpi.h>
22 #include <linux/list.h>
23 #include <linux/slab.h>
24 #include <linux/sysdev.h>
25 #include <linux/interrupt.h>
26 #include <linux/msi.h>
27 #include <asm/pci-direct.h>
28 #include <asm/amd_iommu_proto.h>
29 #include <asm/amd_iommu_types.h>
30 #include <asm/amd_iommu.h>
31 #include <asm/iommu.h>
32 #include <asm/gart.h>
33 #include <asm/x86_init.h>
34
35 /*
36  * definitions for the ACPI scanning code
37  */
38 #define IVRS_HEADER_LENGTH 48
39
40 #define ACPI_IVHD_TYPE                  0x10
41 #define ACPI_IVMD_TYPE_ALL              0x20
42 #define ACPI_IVMD_TYPE                  0x21
43 #define ACPI_IVMD_TYPE_RANGE            0x22
44
45 #define IVHD_DEV_ALL                    0x01
46 #define IVHD_DEV_SELECT                 0x02
47 #define IVHD_DEV_SELECT_RANGE_START     0x03
48 #define IVHD_DEV_RANGE_END              0x04
49 #define IVHD_DEV_ALIAS                  0x42
50 #define IVHD_DEV_ALIAS_RANGE            0x43
51 #define IVHD_DEV_EXT_SELECT             0x46
52 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
53
54 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
55 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
56 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
57 #define IVHD_FLAG_ISOC_EN_MASK          0x08
58
59 #define IVMD_FLAG_EXCL_RANGE            0x08
60 #define IVMD_FLAG_UNITY_MAP             0x01
61
62 #define ACPI_DEVFLAG_INITPASS           0x01
63 #define ACPI_DEVFLAG_EXTINT             0x02
64 #define ACPI_DEVFLAG_NMI                0x04
65 #define ACPI_DEVFLAG_SYSMGT1            0x10
66 #define ACPI_DEVFLAG_SYSMGT2            0x20
67 #define ACPI_DEVFLAG_LINT0              0x40
68 #define ACPI_DEVFLAG_LINT1              0x80
69 #define ACPI_DEVFLAG_ATSDIS             0x10000000
70
71 /*
72  * ACPI table definitions
73  *
74  * These data structures are laid over the table to parse the important values
75  * out of it.
76  */
77
78 /*
79  * structure describing one IOMMU in the ACPI table. Typically followed by one
80  * or more ivhd_entrys.
81  */
82 struct ivhd_header {
83         u8 type;
84         u8 flags;
85         u16 length;
86         u16 devid;
87         u16 cap_ptr;
88         u64 mmio_phys;
89         u16 pci_seg;
90         u16 info;
91         u32 reserved;
92 } __attribute__((packed));
93
94 /*
95  * A device entry describing which devices a specific IOMMU translates and
96  * which requestor ids they use.
97  */
98 struct ivhd_entry {
99         u8 type;
100         u16 devid;
101         u8 flags;
102         u32 ext;
103 } __attribute__((packed));
104
105 /*
106  * An AMD IOMMU memory definition structure. It defines things like exclusion
107  * ranges for devices and regions that should be unity mapped.
108  */
109 struct ivmd_header {
110         u8 type;
111         u8 flags;
112         u16 length;
113         u16 devid;
114         u16 aux;
115         u64 resv;
116         u64 range_start;
117         u64 range_length;
118 } __attribute__((packed));
119
120 bool amd_iommu_dump;
121
122 static int __initdata amd_iommu_detected;
123
124 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
125                                            to handle */
126 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
127                                            we find in ACPI */
128 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
129
130 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
131                                            system */
132
133 /* Array to assign indices to IOMMUs*/
134 struct amd_iommu *amd_iommus[MAX_IOMMUS];
135 int amd_iommus_present;
136
137 /* IOMMUs have a non-present cache? */
138 bool amd_iommu_np_cache __read_mostly;
139
140 /*
141  * The ACPI table parsing functions set this variable on an error
142  */
143 static int __initdata amd_iommu_init_err;
144
145 /*
146  * List of protection domains - used during resume
147  */
148 LIST_HEAD(amd_iommu_pd_list);
149 spinlock_t amd_iommu_pd_lock;
150
151 /*
152  * Pointer to the device table which is shared by all AMD IOMMUs
153  * it is indexed by the PCI device id or the HT unit id and contains
154  * information about the domain the device belongs to as well as the
155  * page table root pointer.
156  */
157 struct dev_table_entry *amd_iommu_dev_table;
158
159 /*
160  * The alias table is a driver specific data structure which contains the
161  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
162  * More than one device can share the same requestor id.
163  */
164 u16 *amd_iommu_alias_table;
165
166 /*
167  * The rlookup table is used to find the IOMMU which is responsible
168  * for a specific device. It is also indexed by the PCI device id.
169  */
170 struct amd_iommu **amd_iommu_rlookup_table;
171
172 /*
173  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
174  * to know which ones are already in use.
175  */
176 unsigned long *amd_iommu_pd_alloc_bitmap;
177
178 static u32 dev_table_size;      /* size of the device table */
179 static u32 alias_table_size;    /* size of the alias table */
180 static u32 rlookup_table_size;  /* size if the rlookup table */
181
182 static inline void update_last_devid(u16 devid)
183 {
184         if (devid > amd_iommu_last_bdf)
185                 amd_iommu_last_bdf = devid;
186 }
187
188 static inline unsigned long tbl_size(int entry_size)
189 {
190         unsigned shift = PAGE_SHIFT +
191                          get_order(((int)amd_iommu_last_bdf + 1) * entry_size);
192
193         return 1UL << shift;
194 }
195
196 /****************************************************************************
197  *
198  * AMD IOMMU MMIO register space handling functions
199  *
200  * These functions are used to program the IOMMU device registers in
201  * MMIO space required for that driver.
202  *
203  ****************************************************************************/
204
205 /*
206  * This function set the exclusion range in the IOMMU. DMA accesses to the
207  * exclusion range are passed through untranslated
208  */
209 static void iommu_set_exclusion_range(struct amd_iommu *iommu)
210 {
211         u64 start = iommu->exclusion_start & PAGE_MASK;
212         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
213         u64 entry;
214
215         if (!iommu->exclusion_start)
216                 return;
217
218         entry = start | MMIO_EXCL_ENABLE_MASK;
219         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
220                         &entry, sizeof(entry));
221
222         entry = limit;
223         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
224                         &entry, sizeof(entry));
225 }
226
227 /* Programs the physical address of the device table into the IOMMU hardware */
228 static void __init iommu_set_device_table(struct amd_iommu *iommu)
229 {
230         u64 entry;
231
232         BUG_ON(iommu->mmio_base == NULL);
233
234         entry = virt_to_phys(amd_iommu_dev_table);
235         entry |= (dev_table_size >> 12) - 1;
236         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
237                         &entry, sizeof(entry));
238 }
239
240 /* Generic functions to enable/disable certain features of the IOMMU. */
241 static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
242 {
243         u32 ctrl;
244
245         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
246         ctrl |= (1 << bit);
247         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
248 }
249
250 static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
251 {
252         u32 ctrl;
253
254         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
255         ctrl &= ~(1 << bit);
256         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
257 }
258
259 /* Function to enable the hardware */
260 static void iommu_enable(struct amd_iommu *iommu)
261 {
262         printk(KERN_INFO "AMD-Vi: Enabling IOMMU at %s cap 0x%hx\n",
263                dev_name(&iommu->dev->dev), iommu->cap_ptr);
264
265         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
266 }
267
268 static void iommu_disable(struct amd_iommu *iommu)
269 {
270         /* Disable command buffer */
271         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
272
273         /* Disable event logging and event interrupts */
274         iommu_feature_disable(iommu, CONTROL_EVT_INT_EN);
275         iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN);
276
277         /* Disable IOMMU hardware itself */
278         iommu_feature_disable(iommu, CONTROL_IOMMU_EN);
279 }
280
281 /*
282  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
283  * the system has one.
284  */
285 static u8 * __init iommu_map_mmio_space(u64 address)
286 {
287         u8 *ret;
288
289         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
290                 return NULL;
291
292         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
293         if (ret != NULL)
294                 return ret;
295
296         release_mem_region(address, MMIO_REGION_LENGTH);
297
298         return NULL;
299 }
300
301 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
302 {
303         if (iommu->mmio_base)
304                 iounmap(iommu->mmio_base);
305         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
306 }
307
308 /****************************************************************************
309  *
310  * The functions below belong to the first pass of AMD IOMMU ACPI table
311  * parsing. In this pass we try to find out the highest device id this
312  * code has to handle. Upon this information the size of the shared data
313  * structures is determined later.
314  *
315  ****************************************************************************/
316
317 /*
318  * This function calculates the length of a given IVHD entry
319  */
320 static inline int ivhd_entry_length(u8 *ivhd)
321 {
322         return 0x04 << (*ivhd >> 6);
323 }
324
325 /*
326  * This function reads the last device id the IOMMU has to handle from the PCI
327  * capability header for this IOMMU
328  */
329 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
330 {
331         u32 cap;
332
333         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
334         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
335
336         return 0;
337 }
338
339 /*
340  * After reading the highest device id from the IOMMU PCI capability header
341  * this function looks if there is a higher device id defined in the ACPI table
342  */
343 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
344 {
345         u8 *p = (void *)h, *end = (void *)h;
346         struct ivhd_entry *dev;
347
348         p += sizeof(*h);
349         end += h->length;
350
351         find_last_devid_on_pci(PCI_BUS(h->devid),
352                         PCI_SLOT(h->devid),
353                         PCI_FUNC(h->devid),
354                         h->cap_ptr);
355
356         while (p < end) {
357                 dev = (struct ivhd_entry *)p;
358                 switch (dev->type) {
359                 case IVHD_DEV_SELECT:
360                 case IVHD_DEV_RANGE_END:
361                 case IVHD_DEV_ALIAS:
362                 case IVHD_DEV_EXT_SELECT:
363                         /* all the above subfield types refer to device ids */
364                         update_last_devid(dev->devid);
365                         break;
366                 default:
367                         break;
368                 }
369                 p += ivhd_entry_length(p);
370         }
371
372         WARN_ON(p != end);
373
374         return 0;
375 }
376
377 /*
378  * Iterate over all IVHD entries in the ACPI table and find the highest device
379  * id which we need to handle. This is the first of three functions which parse
380  * the ACPI table. So we check the checksum here.
381  */
382 static int __init find_last_devid_acpi(struct acpi_table_header *table)
383 {
384         int i;
385         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
386         struct ivhd_header *h;
387
388         /*
389          * Validate checksum here so we don't need to do it when
390          * we actually parse the table
391          */
392         for (i = 0; i < table->length; ++i)
393                 checksum += p[i];
394         if (checksum != 0) {
395                 /* ACPI table corrupt */
396                 amd_iommu_init_err = -ENODEV;
397                 return 0;
398         }
399
400         p += IVRS_HEADER_LENGTH;
401
402         end += table->length;
403         while (p < end) {
404                 h = (struct ivhd_header *)p;
405                 switch (h->type) {
406                 case ACPI_IVHD_TYPE:
407                         find_last_devid_from_ivhd(h);
408                         break;
409                 default:
410                         break;
411                 }
412                 p += h->length;
413         }
414         WARN_ON(p != end);
415
416         return 0;
417 }
418
419 /****************************************************************************
420  *
421  * The following functions belong the the code path which parses the ACPI table
422  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
423  * data structures, initialize the device/alias/rlookup table and also
424  * basically initialize the hardware.
425  *
426  ****************************************************************************/
427
428 /*
429  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
430  * write commands to that buffer later and the IOMMU will execute them
431  * asynchronously
432  */
433 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
434 {
435         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
436                         get_order(CMD_BUFFER_SIZE));
437
438         if (cmd_buf == NULL)
439                 return NULL;
440
441         iommu->cmd_buf_size = CMD_BUFFER_SIZE | CMD_BUFFER_UNINITIALIZED;
442
443         return cmd_buf;
444 }
445
446 /*
447  * This function resets the command buffer if the IOMMU stopped fetching
448  * commands from it.
449  */
450 void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu)
451 {
452         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
453
454         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
455         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
456
457         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
458 }
459
460 /*
461  * This function writes the command buffer address to the hardware and
462  * enables it.
463  */
464 static void iommu_enable_command_buffer(struct amd_iommu *iommu)
465 {
466         u64 entry;
467
468         BUG_ON(iommu->cmd_buf == NULL);
469
470         entry = (u64)virt_to_phys(iommu->cmd_buf);
471         entry |= MMIO_CMD_SIZE_512;
472
473         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
474                     &entry, sizeof(entry));
475
476         amd_iommu_reset_cmd_buffer(iommu);
477         iommu->cmd_buf_size &= ~(CMD_BUFFER_UNINITIALIZED);
478 }
479
480 static void __init free_command_buffer(struct amd_iommu *iommu)
481 {
482         free_pages((unsigned long)iommu->cmd_buf,
483                    get_order(iommu->cmd_buf_size & ~(CMD_BUFFER_UNINITIALIZED)));
484 }
485
486 /* allocates the memory where the IOMMU will log its events to */
487 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
488 {
489         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
490                                                 get_order(EVT_BUFFER_SIZE));
491
492         if (iommu->evt_buf == NULL)
493                 return NULL;
494
495         iommu->evt_buf_size = EVT_BUFFER_SIZE;
496
497         return iommu->evt_buf;
498 }
499
500 static void iommu_enable_event_buffer(struct amd_iommu *iommu)
501 {
502         u64 entry;
503
504         BUG_ON(iommu->evt_buf == NULL);
505
506         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
507
508         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
509                     &entry, sizeof(entry));
510
511         /* set head and tail to zero manually */
512         writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
513         writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
514
515         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
516 }
517
518 static void __init free_event_buffer(struct amd_iommu *iommu)
519 {
520         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
521 }
522
523 /* sets a specific bit in the device table entry. */
524 static void set_dev_entry_bit(u16 devid, u8 bit)
525 {
526         int i = (bit >> 5) & 0x07;
527         int _bit = bit & 0x1f;
528
529         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
530 }
531
532 static int get_dev_entry_bit(u16 devid, u8 bit)
533 {
534         int i = (bit >> 5) & 0x07;
535         int _bit = bit & 0x1f;
536
537         return (amd_iommu_dev_table[devid].data[i] & (1 << _bit)) >> _bit;
538 }
539
540
541 void amd_iommu_apply_erratum_63(u16 devid)
542 {
543         int sysmgt;
544
545         sysmgt = get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1) |
546                  (get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2) << 1);
547
548         if (sysmgt == 0x01)
549                 set_dev_entry_bit(devid, DEV_ENTRY_IW);
550 }
551
552 /* Writes the specific IOMMU for a device into the rlookup table */
553 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
554 {
555         amd_iommu_rlookup_table[devid] = iommu;
556 }
557
558 /*
559  * This function takes the device specific flags read from the ACPI
560  * table and sets up the device table entry with that information
561  */
562 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
563                                            u16 devid, u32 flags, u32 ext_flags)
564 {
565         if (flags & ACPI_DEVFLAG_INITPASS)
566                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
567         if (flags & ACPI_DEVFLAG_EXTINT)
568                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
569         if (flags & ACPI_DEVFLAG_NMI)
570                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
571         if (flags & ACPI_DEVFLAG_SYSMGT1)
572                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
573         if (flags & ACPI_DEVFLAG_SYSMGT2)
574                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
575         if (flags & ACPI_DEVFLAG_LINT0)
576                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
577         if (flags & ACPI_DEVFLAG_LINT1)
578                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
579
580         amd_iommu_apply_erratum_63(devid);
581
582         set_iommu_for_device(iommu, devid);
583 }
584
585 /*
586  * Reads the device exclusion range from ACPI and initialize IOMMU with
587  * it
588  */
589 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
590 {
591         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
592
593         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
594                 return;
595
596         if (iommu) {
597                 /*
598                  * We only can configure exclusion ranges per IOMMU, not
599                  * per device. But we can enable the exclusion range per
600                  * device. This is done here
601                  */
602                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
603                 iommu->exclusion_start = m->range_start;
604                 iommu->exclusion_length = m->range_length;
605         }
606 }
607
608 /*
609  * This function reads some important data from the IOMMU PCI space and
610  * initializes the driver data structure with it. It reads the hardware
611  * capabilities and the first/last device entries
612  */
613 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
614 {
615         int cap_ptr = iommu->cap_ptr;
616         u32 range, misc;
617
618         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
619                               &iommu->cap);
620         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
621                               &range);
622         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
623                               &misc);
624
625         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
626                                          MMIO_GET_FD(range));
627         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
628                                         MMIO_GET_LD(range));
629         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
630 }
631
632 /*
633  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
634  * initializes the hardware and our data structures with it.
635  */
636 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
637                                         struct ivhd_header *h)
638 {
639         u8 *p = (u8 *)h;
640         u8 *end = p, flags = 0;
641         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
642         u32 ext_flags = 0;
643         bool alias = false;
644         struct ivhd_entry *e;
645
646         /*
647          * First set the recommended feature enable bits from ACPI
648          * into the IOMMU control registers
649          */
650         h->flags & IVHD_FLAG_HT_TUN_EN_MASK ?
651                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
652                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
653
654         h->flags & IVHD_FLAG_PASSPW_EN_MASK ?
655                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
656                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
657
658         h->flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
659                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
660                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
661
662         h->flags & IVHD_FLAG_ISOC_EN_MASK ?
663                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
664                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
665
666         /*
667          * make IOMMU memory accesses cache coherent
668          */
669         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
670
671         /*
672          * Done. Now parse the device entries
673          */
674         p += sizeof(struct ivhd_header);
675         end += h->length;
676
677
678         while (p < end) {
679                 e = (struct ivhd_entry *)p;
680                 switch (e->type) {
681                 case IVHD_DEV_ALL:
682
683                         DUMP_printk("  DEV_ALL\t\t\t first devid: %02x:%02x.%x"
684                                     " last device %02x:%02x.%x flags: %02x\n",
685                                     PCI_BUS(iommu->first_device),
686                                     PCI_SLOT(iommu->first_device),
687                                     PCI_FUNC(iommu->first_device),
688                                     PCI_BUS(iommu->last_device),
689                                     PCI_SLOT(iommu->last_device),
690                                     PCI_FUNC(iommu->last_device),
691                                     e->flags);
692
693                         for (dev_i = iommu->first_device;
694                                         dev_i <= iommu->last_device; ++dev_i)
695                                 set_dev_entry_from_acpi(iommu, dev_i,
696                                                         e->flags, 0);
697                         break;
698                 case IVHD_DEV_SELECT:
699
700                         DUMP_printk("  DEV_SELECT\t\t\t devid: %02x:%02x.%x "
701                                     "flags: %02x\n",
702                                     PCI_BUS(e->devid),
703                                     PCI_SLOT(e->devid),
704                                     PCI_FUNC(e->devid),
705                                     e->flags);
706
707                         devid = e->devid;
708                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
709                         break;
710                 case IVHD_DEV_SELECT_RANGE_START:
711
712                         DUMP_printk("  DEV_SELECT_RANGE_START\t "
713                                     "devid: %02x:%02x.%x flags: %02x\n",
714                                     PCI_BUS(e->devid),
715                                     PCI_SLOT(e->devid),
716                                     PCI_FUNC(e->devid),
717                                     e->flags);
718
719                         devid_start = e->devid;
720                         flags = e->flags;
721                         ext_flags = 0;
722                         alias = false;
723                         break;
724                 case IVHD_DEV_ALIAS:
725
726                         DUMP_printk("  DEV_ALIAS\t\t\t devid: %02x:%02x.%x "
727                                     "flags: %02x devid_to: %02x:%02x.%x\n",
728                                     PCI_BUS(e->devid),
729                                     PCI_SLOT(e->devid),
730                                     PCI_FUNC(e->devid),
731                                     e->flags,
732                                     PCI_BUS(e->ext >> 8),
733                                     PCI_SLOT(e->ext >> 8),
734                                     PCI_FUNC(e->ext >> 8));
735
736                         devid = e->devid;
737                         devid_to = e->ext >> 8;
738                         set_dev_entry_from_acpi(iommu, devid   , e->flags, 0);
739                         set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0);
740                         amd_iommu_alias_table[devid] = devid_to;
741                         break;
742                 case IVHD_DEV_ALIAS_RANGE:
743
744                         DUMP_printk("  DEV_ALIAS_RANGE\t\t "
745                                     "devid: %02x:%02x.%x flags: %02x "
746                                     "devid_to: %02x:%02x.%x\n",
747                                     PCI_BUS(e->devid),
748                                     PCI_SLOT(e->devid),
749                                     PCI_FUNC(e->devid),
750                                     e->flags,
751                                     PCI_BUS(e->ext >> 8),
752                                     PCI_SLOT(e->ext >> 8),
753                                     PCI_FUNC(e->ext >> 8));
754
755                         devid_start = e->devid;
756                         flags = e->flags;
757                         devid_to = e->ext >> 8;
758                         ext_flags = 0;
759                         alias = true;
760                         break;
761                 case IVHD_DEV_EXT_SELECT:
762
763                         DUMP_printk("  DEV_EXT_SELECT\t\t devid: %02x:%02x.%x "
764                                     "flags: %02x ext: %08x\n",
765                                     PCI_BUS(e->devid),
766                                     PCI_SLOT(e->devid),
767                                     PCI_FUNC(e->devid),
768                                     e->flags, e->ext);
769
770                         devid = e->devid;
771                         set_dev_entry_from_acpi(iommu, devid, e->flags,
772                                                 e->ext);
773                         break;
774                 case IVHD_DEV_EXT_SELECT_RANGE:
775
776                         DUMP_printk("  DEV_EXT_SELECT_RANGE\t devid: "
777                                     "%02x:%02x.%x flags: %02x ext: %08x\n",
778                                     PCI_BUS(e->devid),
779                                     PCI_SLOT(e->devid),
780                                     PCI_FUNC(e->devid),
781                                     e->flags, e->ext);
782
783                         devid_start = e->devid;
784                         flags = e->flags;
785                         ext_flags = e->ext;
786                         alias = false;
787                         break;
788                 case IVHD_DEV_RANGE_END:
789
790                         DUMP_printk("  DEV_RANGE_END\t\t devid: %02x:%02x.%x\n",
791                                     PCI_BUS(e->devid),
792                                     PCI_SLOT(e->devid),
793                                     PCI_FUNC(e->devid));
794
795                         devid = e->devid;
796                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
797                                 if (alias) {
798                                         amd_iommu_alias_table[dev_i] = devid_to;
799                                         set_dev_entry_from_acpi(iommu,
800                                                 devid_to, flags, ext_flags);
801                                 }
802                                 set_dev_entry_from_acpi(iommu, dev_i,
803                                                         flags, ext_flags);
804                         }
805                         break;
806                 default:
807                         break;
808                 }
809
810                 p += ivhd_entry_length(p);
811         }
812 }
813
814 /* Initializes the device->iommu mapping for the driver */
815 static int __init init_iommu_devices(struct amd_iommu *iommu)
816 {
817         u16 i;
818
819         for (i = iommu->first_device; i <= iommu->last_device; ++i)
820                 set_iommu_for_device(iommu, i);
821
822         return 0;
823 }
824
825 static void __init free_iommu_one(struct amd_iommu *iommu)
826 {
827         free_command_buffer(iommu);
828         free_event_buffer(iommu);
829         iommu_unmap_mmio_space(iommu);
830 }
831
832 static void __init free_iommu_all(void)
833 {
834         struct amd_iommu *iommu, *next;
835
836         for_each_iommu_safe(iommu, next) {
837                 list_del(&iommu->list);
838                 free_iommu_one(iommu);
839                 kfree(iommu);
840         }
841 }
842
843 /*
844  * This function clues the initialization function for one IOMMU
845  * together and also allocates the command buffer and programs the
846  * hardware. It does NOT enable the IOMMU. This is done afterwards.
847  */
848 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
849 {
850         spin_lock_init(&iommu->lock);
851
852         /* Add IOMMU to internal data structures */
853         list_add_tail(&iommu->list, &amd_iommu_list);
854         iommu->index             = amd_iommus_present++;
855
856         if (unlikely(iommu->index >= MAX_IOMMUS)) {
857                 WARN(1, "AMD-Vi: System has more IOMMUs than supported by this driver\n");
858                 return -ENOSYS;
859         }
860
861         /* Index is fine - add IOMMU to the array */
862         amd_iommus[iommu->index] = iommu;
863
864         /*
865          * Copy data from ACPI table entry to the iommu struct
866          */
867         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
868         if (!iommu->dev)
869                 return 1;
870
871         iommu->cap_ptr = h->cap_ptr;
872         iommu->pci_seg = h->pci_seg;
873         iommu->mmio_phys = h->mmio_phys;
874         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
875         if (!iommu->mmio_base)
876                 return -ENOMEM;
877
878         iommu->cmd_buf = alloc_command_buffer(iommu);
879         if (!iommu->cmd_buf)
880                 return -ENOMEM;
881
882         iommu->evt_buf = alloc_event_buffer(iommu);
883         if (!iommu->evt_buf)
884                 return -ENOMEM;
885
886         iommu->int_enabled = false;
887
888         init_iommu_from_pci(iommu);
889         init_iommu_from_acpi(iommu, h);
890         init_iommu_devices(iommu);
891
892         if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE))
893                 amd_iommu_np_cache = true;
894
895         return pci_enable_device(iommu->dev);
896 }
897
898 /*
899  * Iterates over all IOMMU entries in the ACPI table, allocates the
900  * IOMMU structure and initializes it with init_iommu_one()
901  */
902 static int __init init_iommu_all(struct acpi_table_header *table)
903 {
904         u8 *p = (u8 *)table, *end = (u8 *)table;
905         struct ivhd_header *h;
906         struct amd_iommu *iommu;
907         int ret;
908
909         end += table->length;
910         p += IVRS_HEADER_LENGTH;
911
912         while (p < end) {
913                 h = (struct ivhd_header *)p;
914                 switch (*p) {
915                 case ACPI_IVHD_TYPE:
916
917                         DUMP_printk("device: %02x:%02x.%01x cap: %04x "
918                                     "seg: %d flags: %01x info %04x\n",
919                                     PCI_BUS(h->devid), PCI_SLOT(h->devid),
920                                     PCI_FUNC(h->devid), h->cap_ptr,
921                                     h->pci_seg, h->flags, h->info);
922                         DUMP_printk("       mmio-addr: %016llx\n",
923                                     h->mmio_phys);
924
925                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
926                         if (iommu == NULL) {
927                                 amd_iommu_init_err = -ENOMEM;
928                                 return 0;
929                         }
930
931                         ret = init_iommu_one(iommu, h);
932                         if (ret) {
933                                 amd_iommu_init_err = ret;
934                                 return 0;
935                         }
936                         break;
937                 default:
938                         break;
939                 }
940                 p += h->length;
941
942         }
943         WARN_ON(p != end);
944
945         return 0;
946 }
947
948 /****************************************************************************
949  *
950  * The following functions initialize the MSI interrupts for all IOMMUs
951  * in the system. Its a bit challenging because there could be multiple
952  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
953  * pci_dev.
954  *
955  ****************************************************************************/
956
957 static int iommu_setup_msi(struct amd_iommu *iommu)
958 {
959         int r;
960
961         if (pci_enable_msi(iommu->dev))
962                 return 1;
963
964         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
965                         IRQF_SAMPLE_RANDOM,
966                         "AMD-Vi",
967                         NULL);
968
969         if (r) {
970                 pci_disable_msi(iommu->dev);
971                 return 1;
972         }
973
974         iommu->int_enabled = true;
975         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
976
977         return 0;
978 }
979
980 static int iommu_init_msi(struct amd_iommu *iommu)
981 {
982         if (iommu->int_enabled)
983                 return 0;
984
985         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
986                 return iommu_setup_msi(iommu);
987
988         return 1;
989 }
990
991 /****************************************************************************
992  *
993  * The next functions belong to the third pass of parsing the ACPI
994  * table. In this last pass the memory mapping requirements are
995  * gathered (like exclusion and unity mapping reanges).
996  *
997  ****************************************************************************/
998
999 static void __init free_unity_maps(void)
1000 {
1001         struct unity_map_entry *entry, *next;
1002
1003         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
1004                 list_del(&entry->list);
1005                 kfree(entry);
1006         }
1007 }
1008
1009 /* called when we find an exclusion range definition in ACPI */
1010 static int __init init_exclusion_range(struct ivmd_header *m)
1011 {
1012         int i;
1013
1014         switch (m->type) {
1015         case ACPI_IVMD_TYPE:
1016                 set_device_exclusion_range(m->devid, m);
1017                 break;
1018         case ACPI_IVMD_TYPE_ALL:
1019                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
1020                         set_device_exclusion_range(i, m);
1021                 break;
1022         case ACPI_IVMD_TYPE_RANGE:
1023                 for (i = m->devid; i <= m->aux; ++i)
1024                         set_device_exclusion_range(i, m);
1025                 break;
1026         default:
1027                 break;
1028         }
1029
1030         return 0;
1031 }
1032
1033 /* called for unity map ACPI definition */
1034 static int __init init_unity_map_range(struct ivmd_header *m)
1035 {
1036         struct unity_map_entry *e = 0;
1037         char *s;
1038
1039         e = kzalloc(sizeof(*e), GFP_KERNEL);
1040         if (e == NULL)
1041                 return -ENOMEM;
1042
1043         switch (m->type) {
1044         default:
1045                 kfree(e);
1046                 return 0;
1047         case ACPI_IVMD_TYPE:
1048                 s = "IVMD_TYPEi\t\t\t";
1049                 e->devid_start = e->devid_end = m->devid;
1050                 break;
1051         case ACPI_IVMD_TYPE_ALL:
1052                 s = "IVMD_TYPE_ALL\t\t";
1053                 e->devid_start = 0;
1054                 e->devid_end = amd_iommu_last_bdf;
1055                 break;
1056         case ACPI_IVMD_TYPE_RANGE:
1057                 s = "IVMD_TYPE_RANGE\t\t";
1058                 e->devid_start = m->devid;
1059                 e->devid_end = m->aux;
1060                 break;
1061         }
1062         e->address_start = PAGE_ALIGN(m->range_start);
1063         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
1064         e->prot = m->flags >> 1;
1065
1066         DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x"
1067                     " range_start: %016llx range_end: %016llx flags: %x\n", s,
1068                     PCI_BUS(e->devid_start), PCI_SLOT(e->devid_start),
1069                     PCI_FUNC(e->devid_start), PCI_BUS(e->devid_end),
1070                     PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end),
1071                     e->address_start, e->address_end, m->flags);
1072
1073         list_add_tail(&e->list, &amd_iommu_unity_map);
1074
1075         return 0;
1076 }
1077
1078 /* iterates over all memory definitions we find in the ACPI table */
1079 static int __init init_memory_definitions(struct acpi_table_header *table)
1080 {
1081         u8 *p = (u8 *)table, *end = (u8 *)table;
1082         struct ivmd_header *m;
1083
1084         end += table->length;
1085         p += IVRS_HEADER_LENGTH;
1086
1087         while (p < end) {
1088                 m = (struct ivmd_header *)p;
1089                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
1090                         init_exclusion_range(m);
1091                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
1092                         init_unity_map_range(m);
1093
1094                 p += m->length;
1095         }
1096
1097         return 0;
1098 }
1099
1100 /*
1101  * Init the device table to not allow DMA access for devices and
1102  * suppress all page faults
1103  */
1104 static void init_device_table(void)
1105 {
1106         u16 devid;
1107
1108         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
1109                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
1110                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
1111         }
1112 }
1113
1114 /*
1115  * This function finally enables all IOMMUs found in the system after
1116  * they have been initialized
1117  */
1118 static void enable_iommus(void)
1119 {
1120         struct amd_iommu *iommu;
1121
1122         for_each_iommu(iommu) {
1123                 iommu_disable(iommu);
1124                 iommu_set_device_table(iommu);
1125                 iommu_enable_command_buffer(iommu);
1126                 iommu_enable_event_buffer(iommu);
1127                 iommu_set_exclusion_range(iommu);
1128                 iommu_init_msi(iommu);
1129                 iommu_enable(iommu);
1130         }
1131 }
1132
1133 static void disable_iommus(void)
1134 {
1135         struct amd_iommu *iommu;
1136
1137         for_each_iommu(iommu)
1138                 iommu_disable(iommu);
1139 }
1140
1141 /*
1142  * Suspend/Resume support
1143  * disable suspend until real resume implemented
1144  */
1145
1146 static int amd_iommu_resume(struct sys_device *dev)
1147 {
1148         /* re-load the hardware */
1149         enable_iommus();
1150
1151         /*
1152          * we have to flush after the IOMMUs are enabled because a
1153          * disabled IOMMU will never execute the commands we send
1154          */
1155         amd_iommu_flush_all_devices();
1156         amd_iommu_flush_all_domains();
1157
1158         return 0;
1159 }
1160
1161 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
1162 {
1163         /* disable IOMMUs to go out of the way for BIOS */
1164         disable_iommus();
1165
1166         return 0;
1167 }
1168
1169 static struct sysdev_class amd_iommu_sysdev_class = {
1170         .name = "amd_iommu",
1171         .suspend = amd_iommu_suspend,
1172         .resume = amd_iommu_resume,
1173 };
1174
1175 static struct sys_device device_amd_iommu = {
1176         .id = 0,
1177         .cls = &amd_iommu_sysdev_class,
1178 };
1179
1180 /*
1181  * This is the core init function for AMD IOMMU hardware in the system.
1182  * This function is called from the generic x86 DMA layer initialization
1183  * code.
1184  *
1185  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1186  * three times:
1187  *
1188  *      1 pass) Find the highest PCI device id the driver has to handle.
1189  *              Upon this information the size of the data structures is
1190  *              determined that needs to be allocated.
1191  *
1192  *      2 pass) Initialize the data structures just allocated with the
1193  *              information in the ACPI table about available AMD IOMMUs
1194  *              in the system. It also maps the PCI devices in the
1195  *              system to specific IOMMUs
1196  *
1197  *      3 pass) After the basic data structures are allocated and
1198  *              initialized we update them with information about memory
1199  *              remapping requirements parsed out of the ACPI table in
1200  *              this last pass.
1201  *
1202  * After that the hardware is initialized and ready to go. In the last
1203  * step we do some Linux specific things like registering the driver in
1204  * the dma_ops interface and initializing the suspend/resume support
1205  * functions. Finally it prints some information about AMD IOMMUs and
1206  * the driver state and enables the hardware.
1207  */
1208 static int __init amd_iommu_init(void)
1209 {
1210         int i, ret = 0;
1211
1212         /*
1213          * First parse ACPI tables to find the largest Bus/Dev/Func
1214          * we need to handle. Upon this information the shared data
1215          * structures for the IOMMUs in the system will be allocated
1216          */
1217         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1218                 return -ENODEV;
1219
1220         ret = amd_iommu_init_err;
1221         if (ret)
1222                 goto out;
1223
1224         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1225         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1226         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1227
1228         ret = -ENOMEM;
1229
1230         /* Device table - directly used by all IOMMUs */
1231         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1232                                       get_order(dev_table_size));
1233         if (amd_iommu_dev_table == NULL)
1234                 goto out;
1235
1236         /*
1237          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1238          * IOMMU see for that device
1239          */
1240         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1241                         get_order(alias_table_size));
1242         if (amd_iommu_alias_table == NULL)
1243                 goto free;
1244
1245         /* IOMMU rlookup table - find the IOMMU for a specific device */
1246         amd_iommu_rlookup_table = (void *)__get_free_pages(
1247                         GFP_KERNEL | __GFP_ZERO,
1248                         get_order(rlookup_table_size));
1249         if (amd_iommu_rlookup_table == NULL)
1250                 goto free;
1251
1252         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1253                                             GFP_KERNEL | __GFP_ZERO,
1254                                             get_order(MAX_DOMAIN_ID/8));
1255         if (amd_iommu_pd_alloc_bitmap == NULL)
1256                 goto free;
1257
1258         /* init the device table */
1259         init_device_table();
1260
1261         /*
1262          * let all alias entries point to itself
1263          */
1264         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1265                 amd_iommu_alias_table[i] = i;
1266
1267         /*
1268          * never allocate domain 0 because its used as the non-allocated and
1269          * error value placeholder
1270          */
1271         amd_iommu_pd_alloc_bitmap[0] = 1;
1272
1273         spin_lock_init(&amd_iommu_pd_lock);
1274
1275         /*
1276          * now the data structures are allocated and basically initialized
1277          * start the real acpi table scan
1278          */
1279         ret = -ENODEV;
1280         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1281                 goto free;
1282
1283         if (amd_iommu_init_err) {
1284                 ret = amd_iommu_init_err;
1285                 goto free;
1286         }
1287
1288         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1289                 goto free;
1290
1291         if (amd_iommu_init_err) {
1292                 ret = amd_iommu_init_err;
1293                 goto free;
1294         }
1295
1296         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1297         if (ret)
1298                 goto free;
1299
1300         ret = sysdev_register(&device_amd_iommu);
1301         if (ret)
1302                 goto free;
1303
1304         ret = amd_iommu_init_devices();
1305         if (ret)
1306                 goto free;
1307
1308         enable_iommus();
1309
1310         if (iommu_pass_through)
1311                 ret = amd_iommu_init_passthrough();
1312         else
1313                 ret = amd_iommu_init_dma_ops();
1314
1315         if (ret)
1316                 goto free;
1317
1318         amd_iommu_init_api();
1319
1320         amd_iommu_init_notifier();
1321
1322         if (iommu_pass_through)
1323                 goto out;
1324
1325         if (amd_iommu_unmap_flush)
1326                 printk(KERN_INFO "AMD-Vi: IO/TLB flush on unmap enabled\n");
1327         else
1328                 printk(KERN_INFO "AMD-Vi: Lazy IO/TLB flushing enabled\n");
1329
1330         x86_platform.iommu_shutdown = disable_iommus;
1331 out:
1332         return ret;
1333
1334 free:
1335         disable_iommus();
1336
1337         amd_iommu_uninit_devices();
1338
1339         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1340                    get_order(MAX_DOMAIN_ID/8));
1341
1342         free_pages((unsigned long)amd_iommu_rlookup_table,
1343                    get_order(rlookup_table_size));
1344
1345         free_pages((unsigned long)amd_iommu_alias_table,
1346                    get_order(alias_table_size));
1347
1348         free_pages((unsigned long)amd_iommu_dev_table,
1349                    get_order(dev_table_size));
1350
1351         free_iommu_all();
1352
1353         free_unity_maps();
1354
1355         goto out;
1356 }
1357
1358 /****************************************************************************
1359  *
1360  * Early detect code. This code runs at IOMMU detection time in the DMA
1361  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1362  * IOMMUs
1363  *
1364  ****************************************************************************/
1365 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1366 {
1367         return 0;
1368 }
1369
1370 void __init amd_iommu_detect(void)
1371 {
1372         if (no_iommu || (iommu_detected && !gart_iommu_aperture))
1373                 return;
1374
1375         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1376                 iommu_detected = 1;
1377                 amd_iommu_detected = 1;
1378                 x86_init.iommu.iommu_init = amd_iommu_init;
1379
1380                 /* Make sure ACS will be enabled */
1381                 pci_request_acs();
1382         }
1383 }
1384
1385 /****************************************************************************
1386  *
1387  * Parsing functions for the AMD IOMMU specific kernel command line
1388  * options.
1389  *
1390  ****************************************************************************/
1391
1392 static int __init parse_amd_iommu_dump(char *str)
1393 {
1394         amd_iommu_dump = true;
1395
1396         return 1;
1397 }
1398
1399 static int __init parse_amd_iommu_options(char *str)
1400 {
1401         for (; *str; ++str) {
1402                 if (strncmp(str, "fullflush", 9) == 0)
1403                         amd_iommu_unmap_flush = true;
1404         }
1405
1406         return 1;
1407 }
1408
1409 __setup("amd_iommu_dump", parse_amd_iommu_dump);
1410 __setup("amd_iommu=", parse_amd_iommu_options);