bd44255509e6ab89c66f5ed82e77fe805671748c
[linux-2.6.git] / arch / sh / drivers / pci / pci-sh7780.h
1 /*
2  *      Low-Level PCI Support for SH7780 targets
3  *
4  *  Dustin McIntire (dustin@sensoria.com) (c) 2001
5  *  Paul Mundt (lethal@linux-sh.org) (c) 2003
6  *
7  *  May be copied or modified under the terms of the GNU General Public
8  *  License.  See linux/COPYING for more information.
9  *
10  */
11
12 #ifndef _PCI_SH7780_H_
13 #define _PCI_SH7780_H_
14
15 /* Platform Specific Values */
16 #define SH7780_VENDOR_ID        0x1912
17 #define SH7781_DEVICE_ID        0x0001
18 #define SH7780_DEVICE_ID        0x0002
19 #define SH7785_DEVICE_ID        0x0007
20
21 /* SH7780 Control Registers */
22 #define SH7780_PCI_VCR0         0xFE000000
23 #define SH7780_PCI_VCR1         0xFE000004
24 #define SH7780_PCI_VCR2         0xFE000008
25
26 /* SH7780 Specific Values */
27 #define SH7780_PCI_CONFIG_BASE  0xFD000000      /* Config space base addr */
28 #define SH7780_PCI_CONFIG_SIZE  0x01000000      /* Config space size */
29
30 #define SH7780_PCI_MEMORY_BASE  0xFD000000      /* Memory space base addr */
31 #define SH7780_PCI_MEM_SIZE     0x01000000      /* Size of Memory window */
32
33 #define SH7780_PCI_IO_BASE      0xFE400000      /* IO space base address */
34 #define SH7780_PCI_IO_SIZE      0x00400000      /* Size of IO window */
35
36 #define SH7780_PCIREG_BASE      0xFE040000      /* PCI regs base address */
37 #define PCI_REG(n)              (SH7780_PCIREG_BASE+n)
38
39 /* SH7780 PCI Config Registers */
40 #define SH7780_PCIVID           0x000           /* Vendor ID */
41 #define SH7780_PCIDID           0x002           /* Device ID */
42 #define SH7780_PCICMD           0x004           /* Command */
43 #define SH7780_PCISTATUS        0x006           /* Status */
44 #define SH7780_PCIRID           0x008           /* Revision ID */
45 #define SH7780_PCIPIF           0x009           /* Program Interface */
46 #define SH7780_PCISUB           0x00a           /* Sub class code */
47 #define SH7780_PCIBCC           0x00b           /* Base class code */
48 #define SH7780_PCICLS           0x00c           /* Cache line size */
49 #define SH7780_PCILTM           0x00d           /* latency timer */
50 #define SH7780_PCIHDR           0x00e           /* Header type */
51 #define SH7780_PCIBIST          0x00f           /* BIST */
52 #define SH7780_PCIIBAR          0x010           /* IO Base address */
53 #define SH7780_PCIMBAR0         0x014           /* Memory base address0 */
54 #define SH7780_PCIMBAR1         0x018           /* Memory base address1 */
55 #define SH7780_PCISVID          0x02c           /* Sub system vendor ID */
56 #define SH7780_PCISID           0x02e           /* Sub system ID */
57 #define SH7780_PCICP            0x034
58 #define SH7780_PCIINTLINE       0x03c           /* Interrupt line */
59 #define SH7780_PCIINTPIN        0x03d           /* Interrupt pin */
60 #define SH7780_PCIMINGNT        0x03e           /* Minumum grand */
61 #define SH7780_PCIMAXLAT        0x03f           /* Maxmum latency */
62 #define SH7780_PCICID           0x040
63 #define SH7780_PCINIP           0x041
64 #define SH7780_PCIPMC           0x042
65 #define SH7780_PCIPMCSR         0x044
66 #define SH7780_PCIPMCSR_BSE     0x046
67 #define SH7780_PCICDD           0x047
68
69 #define SH7780_PCIMBR0          0x1E0
70 #define SH7780_PCIMBMR0         0x1E4
71 #define SH7780_PCIMBR2          0x1F0
72 #define SH7780_PCIMBMR2         0x1F4
73 #define SH7780_PCIIOBR          0x1F8
74 #define SH7780_PCIIOBMR         0x1FC
75 #define SH7780_PCICSCR0         0x210           /* Cache Snoop1 Cnt. Register */
76 #define SH7780_PCICSCR1         0x214           /* Cache Snoop2 Cnt. Register */
77 #define SH7780_PCICSAR0         0x218   /* Cache Snoop1 Addr. Register */
78 #define SH7780_PCICSAR1         0x21C   /* Cache Snoop2 Addr. Register */
79
80 /* General Memory Config Addresses */
81 #define SH7780_CS0_BASE_ADDR    0x0
82 #define SH7780_MEM_REGION_SIZE  0x04000000
83 #define SH7780_CS1_BASE_ADDR    (SH7780_CS0_BASE_ADDR + SH7780_MEM_REGION_SIZE)
84 #define SH7780_CS2_BASE_ADDR    (SH7780_CS1_BASE_ADDR + SH7780_MEM_REGION_SIZE)
85 #define SH7780_CS3_BASE_ADDR    (SH7780_CS2_BASE_ADDR + SH7780_MEM_REGION_SIZE)
86 #define SH7780_CS4_BASE_ADDR    (SH7780_CS3_BASE_ADDR + SH7780_MEM_REGION_SIZE)
87 #define SH7780_CS5_BASE_ADDR    (SH7780_CS4_BASE_ADDR + SH7780_MEM_REGION_SIZE)
88 #define SH7780_CS6_BASE_ADDR    (SH7780_CS5_BASE_ADDR + SH7780_MEM_REGION_SIZE)
89
90 struct sh4_pci_address_map;
91
92 /* arch/sh/drivers/pci/pci-sh7780.c */
93 int sh7780_pcic_init(struct sh4_pci_address_map *map);
94
95 #endif /* _PCI_SH7780_H_ */