Merge git://git.kernel.org/pub/scm/linux/kernel/git/davem/sparc-2.6
[linux-2.6.git] / arch / sh / drivers / pci / pci-sh7751.c
1 /*
2  * Low-Level PCI Support for the SH7751
3  *
4  *  Copyright (C) 2003 - 2009  Paul Mundt
5  *  Copyright (C) 2001  Dustin McIntire
6  *
7  *  With cleanup by Paul van Gool <pvangool@mimotech.com>, 2003.
8  *
9  * This file is subject to the terms and conditions of the GNU General Public
10  * License.  See the file "COPYING" in the main directory of this archive
11  * for more details.
12  */
13 #include <linux/init.h>
14 #include <linux/pci.h>
15 #include <linux/types.h>
16 #include <linux/errno.h>
17 #include <linux/io.h>
18 #include "pci-sh4.h"
19 #include <asm/addrspace.h>
20
21 static int __init __area_sdram_check(struct pci_channel *chan,
22                                      unsigned int area)
23 {
24         unsigned long word;
25
26         word = __raw_readl(SH7751_BCR1);
27         /* check BCR for SDRAM in area */
28         if (((word >> area) & 1) == 0) {
29                 printk("PCI: Area %d is not configured for SDRAM. BCR1=0x%lx\n",
30                        area, word);
31                 return 0;
32         }
33         pci_write_reg(chan, word, SH4_PCIBCR1);
34
35         word = __raw_readw(SH7751_BCR2);
36         /* check BCR2 for 32bit SDRAM interface*/
37         if (((word >> (area << 1)) & 0x3) != 0x3) {
38                 printk("PCI: Area %d is not 32 bit SDRAM. BCR2=0x%lx\n",
39                        area, word);
40                 return 0;
41         }
42         pci_write_reg(chan, word, SH4_PCIBCR2);
43
44         return 1;
45 }
46
47 static struct resource sh7751_pci_resources[] = {
48         {
49                 .name   = "SH7751_IO",
50                 .start  = SH7751_PCI_IO_BASE,
51                 .end    = SH7751_PCI_IO_BASE + SH7751_PCI_IO_SIZE - 1,
52                 .flags  = IORESOURCE_IO
53         }, {
54                 .name   = "SH7751_mem",
55                 .start  = SH7751_PCI_MEMORY_BASE,
56                 .end    = SH7751_PCI_MEMORY_BASE + SH7751_PCI_MEM_SIZE - 1,
57                 .flags  = IORESOURCE_MEM
58         },
59 };
60
61 static struct pci_channel sh7751_pci_controller = {
62         .pci_ops        = &sh4_pci_ops,
63         .resources      = sh7751_pci_resources,
64         .nr_resources   = ARRAY_SIZE(sh7751_pci_resources),
65         .mem_offset     = 0x00000000,
66         .io_offset      = 0x00000000,
67         .io_map_base    = SH7751_PCI_IO_BASE,
68 };
69
70 static struct sh4_pci_address_map sh7751_pci_map = {
71         .window0        = {
72                 .base   = SH7751_CS3_BASE_ADDR,
73                 .size   = 0x04000000,
74         },
75 };
76
77 static int __init sh7751_pci_init(void)
78 {
79         struct pci_channel *chan = &sh7751_pci_controller;
80         unsigned int id;
81         u32 word, reg;
82
83         printk(KERN_NOTICE "PCI: Starting intialization.\n");
84
85         chan->reg_base = 0xfe200000;
86
87         /* check for SH7751/SH7751R hardware */
88         id = pci_read_reg(chan, SH7751_PCICONF0);
89         if (id != ((SH7751_DEVICE_ID << 16) | SH7751_VENDOR_ID) &&
90             id != ((SH7751R_DEVICE_ID << 16) | SH7751_VENDOR_ID)) {
91                 pr_debug("PCI: This is not an SH7751(R) (%x)\n", id);
92                 return -ENODEV;
93         }
94
95         /* Set the BCR's to enable PCI access */
96         reg = __raw_readl(SH7751_BCR1);
97         reg |= 0x80000;
98         __raw_writel(reg, SH7751_BCR1);
99
100         /* Turn the clocks back on (not done in reset)*/
101         pci_write_reg(chan, 0, SH4_PCICLKR);
102         /* Clear Powerdown IRQ's (not done in reset) */
103         word = SH4_PCIPINT_D3 | SH4_PCIPINT_D0;
104         pci_write_reg(chan, word, SH4_PCIPINT);
105
106         /* set the command/status bits to:
107          * Wait Cycle Control + Parity Enable + Bus Master +
108          * Mem space enable
109          */
110         word = SH7751_PCICONF1_WCC | SH7751_PCICONF1_PER |
111                SH7751_PCICONF1_BUM | SH7751_PCICONF1_MES;
112         pci_write_reg(chan, word, SH7751_PCICONF1);
113
114         /* define this host as the host bridge */
115         word = PCI_BASE_CLASS_BRIDGE << 24;
116         pci_write_reg(chan, word, SH7751_PCICONF2);
117
118         /* Set IO and Mem windows to local address
119          * Make PCI and local address the same for easy 1 to 1 mapping
120          */
121         word = sh7751_pci_map.window0.size - 1;
122         pci_write_reg(chan, word, SH4_PCILSR0);
123         /* Set the values on window 0 PCI config registers */
124         word = P2SEGADDR(sh7751_pci_map.window0.base);
125         pci_write_reg(chan, word, SH4_PCILAR0);
126         pci_write_reg(chan, word, SH7751_PCICONF5);
127
128         /* Set the local 16MB PCI memory space window to
129          * the lowest PCI mapped address
130          */
131         word = chan->resources[1].start & SH4_PCIMBR_MASK;
132         pr_debug("PCI: Setting upper bits of Memory window to 0x%x\n", word);
133         pci_write_reg(chan, word , SH4_PCIMBR);
134
135         /* Make sure the MSB's of IO window are set to access PCI space
136          * correctly */
137         word = chan->resources[0].start & SH4_PCIIOBR_MASK;
138         pr_debug("PCI: Setting upper bits of IO window to 0x%x\n", word);
139         pci_write_reg(chan, word, SH4_PCIIOBR);
140
141         /* Set PCI WCRx, BCRx's, copy from BSC locations */
142
143         /* check BCR for SDRAM in specified area */
144         switch (sh7751_pci_map.window0.base) {
145         case SH7751_CS0_BASE_ADDR: word = __area_sdram_check(chan, 0); break;
146         case SH7751_CS1_BASE_ADDR: word = __area_sdram_check(chan, 1); break;
147         case SH7751_CS2_BASE_ADDR: word = __area_sdram_check(chan, 2); break;
148         case SH7751_CS3_BASE_ADDR: word = __area_sdram_check(chan, 3); break;
149         case SH7751_CS4_BASE_ADDR: word = __area_sdram_check(chan, 4); break;
150         case SH7751_CS5_BASE_ADDR: word = __area_sdram_check(chan, 5); break;
151         case SH7751_CS6_BASE_ADDR: word = __area_sdram_check(chan, 6); break;
152         }
153
154         if (!word)
155                 return -1;
156
157         /* configure the wait control registers */
158         word = __raw_readl(SH7751_WCR1);
159         pci_write_reg(chan, word, SH4_PCIWCR1);
160         word = __raw_readl(SH7751_WCR2);
161         pci_write_reg(chan, word, SH4_PCIWCR2);
162         word = __raw_readl(SH7751_WCR3);
163         pci_write_reg(chan, word, SH4_PCIWCR3);
164         word = __raw_readl(SH7751_MCR);
165         pci_write_reg(chan, word, SH4_PCIMCR);
166
167         /* NOTE: I'm ignoring the PCI error IRQs for now..
168          * TODO: add support for the internal error interrupts and
169          * DMA interrupts...
170          */
171
172         pci_fixup_pcic(chan);
173
174         /* SH7751 init done, set central function init complete */
175         /* use round robin mode to stop a device starving/overruning */
176         word = SH4_PCICR_PREFIX | SH4_PCICR_CFIN | SH4_PCICR_ARBM;
177         pci_write_reg(chan, word, SH4_PCICR);
178
179         return register_pci_controller(chan);
180 }
181 arch_initcall(sh7751_pci_init);