[PATCH] ppc32: 85xx PHY Platform Update
[linux-2.6.git] / arch / ppc / platforms / 85xx / stx_gp3.c
1 /*
2  * arch/ppc/platforms/85xx/stx_gp3.c
3  *
4  * STx GP3 board specific routines
5  *
6  * Dan Malek <dan@embeddededge.com>
7  * Copyright 2004 Embedded Edge, LLC
8  *
9  * Copied from mpc8560_ads.c
10  * Copyright 2002, 2003 Motorola Inc.
11  *
12  * Ported to 2.6, Matt Porter <mporter@kernel.crashing.org>
13  * Copyright 2004-2005 MontaVista Software, Inc.
14  *
15  * This program is free software; you can redistribute  it and/or modify it
16  * under  the terms of  the GNU General  Public License as published by the
17  * Free Software Foundation;  either version 2 of the  License, or (at your
18  * option) any later version.
19  */
20
21 #include <linux/config.h>
22 #include <linux/stddef.h>
23 #include <linux/kernel.h>
24 #include <linux/init.h>
25 #include <linux/errno.h>
26 #include <linux/reboot.h>
27 #include <linux/pci.h>
28 #include <linux/kdev_t.h>
29 #include <linux/major.h>
30 #include <linux/blkdev.h>
31 #include <linux/console.h>
32 #include <linux/delay.h>
33 #include <linux/root_dev.h>
34 #include <linux/seq_file.h>
35 #include <linux/serial.h>
36 #include <linux/initrd.h>
37 #include <linux/module.h>
38 #include <linux/fsl_devices.h>
39 #include <linux/interrupt.h>
40
41 #include <asm/system.h>
42 #include <asm/pgtable.h>
43 #include <asm/page.h>
44 #include <asm/atomic.h>
45 #include <asm/time.h>
46 #include <asm/io.h>
47 #include <asm/machdep.h>
48 #include <asm/open_pic.h>
49 #include <asm/bootinfo.h>
50 #include <asm/pci-bridge.h>
51 #include <asm/mpc85xx.h>
52 #include <asm/irq.h>
53 #include <asm/immap_85xx.h>
54 #include <asm/cpm2.h>
55 #include <asm/mpc85xx.h>
56 #include <asm/ppc_sys.h>
57
58 #include <syslib/cpm2_pic.h>
59 #include <syslib/ppc85xx_common.h>
60
61
62 unsigned char __res[sizeof(bd_t)];
63
64 #ifndef CONFIG_PCI
65 unsigned long isa_io_base = 0;
66 unsigned long isa_mem_base = 0;
67 unsigned long pci_dram_offset = 0;
68 #endif
69
70 /* Internal interrupts are all Level Sensitive, and Positive Polarity */
71 static u8 gp3_openpic_initsenses[] __initdata = {
72         MPC85XX_INTERNAL_IRQ_SENSES,
73         0x0,                                            /* External  0: */
74 #if defined(CONFIG_PCI)
75         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 1: PCI slot 0 */
76         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 2: PCI slot 1 */
77         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 3: PCI slot 2 */
78         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 4: PCI slot 3 */
79 #else
80         0x0,                            /* External  1: */
81         0x0,                            /* External  2: */
82         0x0,                            /* External  3: */
83         0x0,                            /* External  4: */
84 #endif
85         0x0,                            /* External  5: */
86         0x0,                            /* External  6: */
87         0x0,                            /* External  7: */
88         0x0,                            /* External  8: */
89         0x0,                            /* External  9: */
90         0x0,                            /* External 10: */
91         0x0,                            /* External 11: */
92 };
93
94 static const char *GFAR_PHY_2 = "phy0:2";
95 static const char *GFAR_PHY_4 = "phy0:4";
96
97 /*
98  * Setup the architecture
99  */
100 static void __init
101 gp3_setup_arch(void)
102 {
103         bd_t *binfo = (bd_t *) __res;
104         unsigned int freq;
105         struct gianfar_platform_data *pdata;
106         struct gianfar_mdio_data *mdata;
107
108         cpm2_reset();
109
110         /* get the core frequency */
111         freq = binfo->bi_intfreq;
112
113         if (ppc_md.progress)
114                 ppc_md.progress("gp3_setup_arch()", 0);
115
116         /* Set loops_per_jiffy to a half-way reasonable value,
117            for use until calibrate_delay gets called. */
118         loops_per_jiffy = freq / HZ;
119
120 #ifdef CONFIG_PCI
121         /* setup PCI host bridges */
122         mpc85xx_setup_hose();
123 #endif
124
125         /* setup the board related info for the MDIO bus */
126         mdata = (struct gianfar_mdio_data *) ppc_sys_get_pdata(MPC85xx_MDIO);
127
128         mdata->irq[2] = MPC85xx_IRQ_EXT5;
129         mdata->irq[4] = MPC85xx_IRQ_EXT5;
130         mdata->irq[31] = -1;
131         mdata->paddr += binfo->bi_immr_base;
132
133         /* setup the board related information for the enet controllers */
134         pdata = (struct gianfar_platform_data *) ppc_sys_get_pdata(MPC85xx_TSEC1);
135         if (pdata) {
136         /*      pdata->board_flags = FSL_GIANFAR_BRD_HAS_PHY_INTR; */
137                 pdata->bus_id = GFAR_PHY_2;
138                 memcpy(pdata->mac_addr, binfo->bi_enetaddr, 6);
139         }
140
141         pdata = (struct gianfar_platform_data *) ppc_sys_get_pdata(MPC85xx_TSEC2);
142         if (pdata) {
143         /*      pdata->board_flags = FSL_GIANFAR_BRD_HAS_PHY_INTR; */
144                 pdata->bus_id = GFAR_PHY_4;
145                 memcpy(pdata->mac_addr, binfo->bi_enet1addr, 6);
146         }
147
148 #ifdef CONFIG_BLK_DEV_INITRD
149         if (initrd_start)
150                 ROOT_DEV = Root_RAM0;
151         else
152 #endif
153 #ifdef  CONFIG_ROOT_NFS
154                 ROOT_DEV = Root_NFS;
155 #else
156                 ROOT_DEV = Root_HDA1;
157 #endif
158
159         printk ("bi_immr_base = %8.8lx\n", binfo->bi_immr_base);
160 }
161
162 static irqreturn_t cpm2_cascade(int irq, void *dev_id, struct pt_regs *regs)
163 {
164         while ((irq = cpm2_get_irq(regs)) >= 0)
165                 __do_IRQ(irq, regs);
166
167         return IRQ_HANDLED;
168 }
169
170 static struct irqaction cpm2_irqaction = {
171         .handler        = cpm2_cascade,
172         .flags          = SA_INTERRUPT,
173         .mask           = CPU_MASK_NONE,
174         .name           = "cpm2_cascade",
175 };
176
177 static void __init
178 gp3_init_IRQ(void)
179 {
180         bd_t *binfo = (bd_t *) __res;
181
182         /*
183          * Setup OpenPIC
184          */
185
186         /* Determine the Physical Address of the OpenPIC regs */
187         phys_addr_t OpenPIC_PAddr =
188             binfo->bi_immr_base + MPC85xx_OPENPIC_OFFSET;
189         OpenPIC_Addr = ioremap(OpenPIC_PAddr, MPC85xx_OPENPIC_SIZE);
190         OpenPIC_InitSenses = gp3_openpic_initsenses;
191         OpenPIC_NumInitSenses = sizeof (gp3_openpic_initsenses);
192
193         /* Skip reserved space and internal sources */
194         openpic_set_sources(0, 32, OpenPIC_Addr + 0x10200);
195
196         /* Map PIC IRQs 0-11 */
197         openpic_set_sources(48, 12, OpenPIC_Addr + 0x10000);
198
199         /*
200          * Let openpic interrupts starting from an offset, to
201          * leave space for cascading interrupts underneath.
202          */
203         openpic_init(MPC85xx_OPENPIC_IRQ_OFFSET);
204
205         /* Setup CPM2 PIC */
206         cpm2_init_IRQ();
207
208         setup_irq(MPC85xx_IRQ_CPM, &cpm2_irqaction);
209
210         return;
211 }
212
213 static int
214 gp3_show_cpuinfo(struct seq_file *m)
215 {
216         uint pvid, svid, phid1;
217         bd_t *binfo = (bd_t *) __res;
218         uint    memsize;
219         unsigned int freq;
220         extern unsigned long total_memory;      /* in mm/init */
221
222         /* get the core frequency */
223         freq = binfo->bi_intfreq;
224
225         pvid = mfspr(SPRN_PVR);
226         svid = mfspr(SPRN_SVR);
227
228         memsize = total_memory;
229
230         seq_printf(m, "Vendor\t\t: RPC Electronics STx \n");
231         seq_printf(m, "Machine\t\t: GP3 - MPC%s\n", cur_ppc_sys_spec->ppc_sys_name);
232         seq_printf(m, "bus freq\t: %u.%.6u MHz\n", freq / 1000000,
233                    freq % 1000000);
234         seq_printf(m, "PVR\t\t: 0x%x\n", pvid);
235         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
236
237         /* Display cpu Pll setting */
238         phid1 = mfspr(SPRN_HID1);
239         seq_printf(m, "PLL setting\t: 0x%x\n", ((phid1 >> 24) & 0x3f));
240
241         /* Display the amount of memory */
242         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
243
244         return 0;
245 }
246
247 #ifdef CONFIG_PCI
248 int mpc85xx_map_irq(struct pci_dev *dev, unsigned char idsel,
249                     unsigned char pin)
250 {
251         static char pci_irq_table[][4] =
252             /*
253              *      PCI IDSEL/INTPIN->INTLINE
254              *        A      B      C      D
255              */
256         {
257                 {PIRQA, PIRQB, PIRQC, PIRQD},
258                 {PIRQD, PIRQA, PIRQB, PIRQC},
259                 {PIRQC, PIRQD, PIRQA, PIRQB},
260                 {PIRQB, PIRQC, PIRQD, PIRQA},
261         };
262
263         const long min_idsel = 12, max_idsel = 15, irqs_per_slot = 4;
264         return PCI_IRQ_TABLE_LOOKUP;
265 }
266
267 int mpc85xx_exclude_device(u_char bus, u_char devfn)
268 {
269         if (bus == 0 && PCI_SLOT(devfn) == 0)
270                 return PCIBIOS_DEVICE_NOT_FOUND;
271         else
272                 return PCIBIOS_SUCCESSFUL;
273 }
274 #endif /* CONFIG_PCI */
275
276 void __init
277 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
278               unsigned long r6, unsigned long r7)
279 {
280         /* parse_bootinfo must always be called first */
281         parse_bootinfo(find_bootinfo());
282
283         /*
284          * If we were passed in a board information, copy it into the
285          * residual data area.
286          */
287         if (r3) {
288                 memcpy((void *) __res, (void *) (r3 + KERNELBASE),
289                        sizeof (bd_t));
290
291         }
292 #if defined(CONFIG_BLK_DEV_INITRD)
293         /*
294          * If the init RAM disk has been configured in, and there's a valid
295          * starting address for it, set it up.
296          */
297         if (r4) {
298                 initrd_start = r4 + KERNELBASE;
299                 initrd_end = r5 + KERNELBASE;
300         }
301 #endif                          /* CONFIG_BLK_DEV_INITRD */
302
303         /* Copy the kernel command line arguments to a safe place. */
304
305         if (r6) {
306                 *(char *) (r7 + KERNELBASE) = 0;
307                 strcpy(cmd_line, (char *) (r6 + KERNELBASE));
308         }
309
310         identify_ppc_sys_by_id(mfspr(SPRN_SVR));
311
312         /* setup the PowerPC module struct */
313         ppc_md.setup_arch = gp3_setup_arch;
314         ppc_md.show_cpuinfo = gp3_show_cpuinfo;
315
316         ppc_md.init_IRQ = gp3_init_IRQ;
317         ppc_md.get_irq = openpic_get_irq;
318
319         ppc_md.restart = mpc85xx_restart;
320         ppc_md.power_off = mpc85xx_power_off;
321         ppc_md.halt = mpc85xx_halt;
322
323         ppc_md.find_end_of_memory = mpc85xx_find_end_of_memory;
324
325         ppc_md.calibrate_decr = mpc85xx_calibrate_decr;
326
327         if (ppc_md.progress)
328                 ppc_md.progress("platform_init(): exit", 0);
329
330         return;
331 }