[PATCH] ppc32: Check return of ppc_sys_get_pdata before accessing pointer
[linux-2.6.git] / arch / ppc / platforms / 85xx / stx_gp3.c
1 /*
2  * arch/ppc/platforms/85xx/stx_gp3.c
3  *
4  * STx GP3 board specific routines
5  *
6  * Dan Malek <dan@embeddededge.com>
7  * Copyright 2004 Embedded Edge, LLC
8  *
9  * Copied from mpc8560_ads.c
10  * Copyright 2002, 2003 Motorola Inc.
11  *
12  * Ported to 2.6, Matt Porter <mporter@kernel.crashing.org>
13  * Copyright 2004-2005 MontaVista Software, Inc.
14  *
15  * This program is free software; you can redistribute  it and/or modify it
16  * under  the terms of  the GNU General  Public License as published by the
17  * Free Software Foundation;  either version 2 of the  License, or (at your
18  * option) any later version.
19  */
20
21 #include <linux/config.h>
22 #include <linux/stddef.h>
23 #include <linux/kernel.h>
24 #include <linux/init.h>
25 #include <linux/errno.h>
26 #include <linux/reboot.h>
27 #include <linux/pci.h>
28 #include <linux/kdev_t.h>
29 #include <linux/major.h>
30 #include <linux/blkdev.h>
31 #include <linux/console.h>
32 #include <linux/delay.h>
33 #include <linux/irq.h>
34 #include <linux/root_dev.h>
35 #include <linux/seq_file.h>
36 #include <linux/serial.h>
37 #include <linux/initrd.h>
38 #include <linux/module.h>
39 #include <linux/fsl_devices.h>
40 #include <linux/interrupt.h>
41
42 #include <asm/system.h>
43 #include <asm/pgtable.h>
44 #include <asm/page.h>
45 #include <asm/atomic.h>
46 #include <asm/time.h>
47 #include <asm/io.h>
48 #include <asm/machdep.h>
49 #include <asm/open_pic.h>
50 #include <asm/bootinfo.h>
51 #include <asm/pci-bridge.h>
52 #include <asm/mpc85xx.h>
53 #include <asm/irq.h>
54 #include <asm/immap_85xx.h>
55 #include <asm/immap_cpm2.h>
56 #include <asm/mpc85xx.h>
57 #include <asm/ppc_sys.h>
58
59 #include <syslib/cpm2_pic.h>
60 #include <syslib/ppc85xx_common.h>
61
62 extern void cpm2_reset(void);
63
64 unsigned char __res[sizeof(bd_t)];
65
66 #ifndef CONFIG_PCI
67 unsigned long isa_io_base = 0;
68 unsigned long isa_mem_base = 0;
69 unsigned long pci_dram_offset = 0;
70 #endif
71
72 /* Internal interrupts are all Level Sensitive, and Positive Polarity */
73 static u8 gp3_openpic_initsenses[] __initdata = {
74         MPC85XX_INTERNAL_IRQ_SENSES,
75         0x0,                                            /* External  0: */
76 #if defined(CONFIG_PCI)
77         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 1: PCI slot 0 */
78         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 2: PCI slot 1 */
79         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 3: PCI slot 2 */
80         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),      /* External 4: PCI slot 3 */
81 #else
82         0x0,                            /* External  1: */
83         0x0,                            /* External  2: */
84         0x0,                            /* External  3: */
85         0x0,                            /* External  4: */
86 #endif
87         0x0,                            /* External  5: */
88         0x0,                            /* External  6: */
89         0x0,                            /* External  7: */
90         0x0,                            /* External  8: */
91         0x0,                            /* External  9: */
92         0x0,                            /* External 10: */
93         0x0,                            /* External 11: */
94 };
95
96 /*
97  * Setup the architecture
98  */
99 static void __init
100 gp3_setup_arch(void)
101 {
102         bd_t *binfo = (bd_t *) __res;
103         unsigned int freq;
104         struct gianfar_platform_data *pdata;
105
106         cpm2_reset();
107
108         /* get the core frequency */
109         freq = binfo->bi_intfreq;
110
111         if (ppc_md.progress)
112                 ppc_md.progress("gp3_setup_arch()", 0);
113
114         /* Set loops_per_jiffy to a half-way reasonable value,
115            for use until calibrate_delay gets called. */
116         loops_per_jiffy = freq / HZ;
117
118 #ifdef CONFIG_PCI
119         /* setup PCI host bridges */
120         mpc85xx_setup_hose();
121 #endif
122
123         /* setup the board related information for the enet controllers */
124         pdata = (struct gianfar_platform_data *) ppc_sys_get_pdata(MPC85xx_TSEC1);
125         if (pdata) {
126         /*      pdata->board_flags = FSL_GIANFAR_BRD_HAS_PHY_INTR; */
127                 pdata->interruptPHY = MPC85xx_IRQ_EXT5;
128                 pdata->phyid = 2;
129                 pdata->phy_reg_addr += binfo->bi_immr_base;
130                 memcpy(pdata->mac_addr, binfo->bi_enetaddr, 6);
131         }
132
133         pdata = (struct gianfar_platform_data *) ppc_sys_get_pdata(MPC85xx_TSEC2);
134         if (pdata) {
135         /*      pdata->board_flags = FSL_GIANFAR_BRD_HAS_PHY_INTR; */
136                 pdata->interruptPHY = MPC85xx_IRQ_EXT5;
137                 pdata->phyid = 4;
138                 /* fixup phy address */
139                 pdata->phy_reg_addr += binfo->bi_immr_base;
140                 memcpy(pdata->mac_addr, binfo->bi_enet1addr, 6);
141         }
142
143 #ifdef CONFIG_BLK_DEV_INITRD
144         if (initrd_start)
145                 ROOT_DEV = Root_RAM0;
146         else
147 #endif
148 #ifdef  CONFIG_ROOT_NFS
149                 ROOT_DEV = Root_NFS;
150 #else
151                 ROOT_DEV = Root_HDA1;
152 #endif
153
154         printk ("bi_immr_base = %8.8lx\n", binfo->bi_immr_base);
155 }
156
157 static irqreturn_t cpm2_cascade(int irq, void *dev_id, struct pt_regs *regs)
158 {
159         while ((irq = cpm2_get_irq(regs)) >= 0)
160                 __do_IRQ(irq, regs);
161
162         return IRQ_HANDLED;
163 }
164
165 static struct irqaction cpm2_irqaction = {
166         .handler        = cpm2_cascade,
167         .flags          = SA_INTERRUPT,
168         .mask           = CPU_MASK_NONE,
169         .name           = "cpm2_cascade",
170 };
171
172 static void __init
173 gp3_init_IRQ(void)
174 {
175         bd_t *binfo = (bd_t *) __res;
176
177         /*
178          * Setup OpenPIC
179          */
180
181         /* Determine the Physical Address of the OpenPIC regs */
182         phys_addr_t OpenPIC_PAddr =
183             binfo->bi_immr_base + MPC85xx_OPENPIC_OFFSET;
184         OpenPIC_Addr = ioremap(OpenPIC_PAddr, MPC85xx_OPENPIC_SIZE);
185         OpenPIC_InitSenses = gp3_openpic_initsenses;
186         OpenPIC_NumInitSenses = sizeof (gp3_openpic_initsenses);
187
188         /* Skip reserved space and internal sources */
189         openpic_set_sources(0, 32, OpenPIC_Addr + 0x10200);
190
191         /* Map PIC IRQs 0-11 */
192         openpic_set_sources(48, 12, OpenPIC_Addr + 0x10000);
193
194         /*
195          * Let openpic interrupts starting from an offset, to
196          * leave space for cascading interrupts underneath.
197          */
198         openpic_init(MPC85xx_OPENPIC_IRQ_OFFSET);
199
200         /* Setup CPM2 PIC */
201         cpm2_init_IRQ();
202
203         setup_irq(MPC85xx_IRQ_CPM, &cpm2_irqaction);
204
205         return;
206 }
207
208 static int
209 gp3_show_cpuinfo(struct seq_file *m)
210 {
211         uint pvid, svid, phid1;
212         bd_t *binfo = (bd_t *) __res;
213         uint    memsize;
214         unsigned int freq;
215         extern unsigned long total_memory;      /* in mm/init */
216
217         /* get the core frequency */
218         freq = binfo->bi_intfreq;
219
220         pvid = mfspr(SPRN_PVR);
221         svid = mfspr(SPRN_SVR);
222
223         memsize = total_memory;
224
225         seq_printf(m, "Vendor\t\t: RPC Electronics STx \n");
226         seq_printf(m, "Machine\t\t: GP3 - MPC%s\n", cur_ppc_sys_spec->ppc_sys_name);
227         seq_printf(m, "bus freq\t: %u.%.6u MHz\n", freq / 1000000,
228                    freq % 1000000);
229         seq_printf(m, "PVR\t\t: 0x%x\n", pvid);
230         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
231
232         /* Display cpu Pll setting */
233         phid1 = mfspr(SPRN_HID1);
234         seq_printf(m, "PLL setting\t: 0x%x\n", ((phid1 >> 24) & 0x3f));
235
236         /* Display the amount of memory */
237         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
238
239         return 0;
240 }
241
242 #ifdef CONFIG_PCI
243 int mpc85xx_map_irq(struct pci_dev *dev, unsigned char idsel,
244                     unsigned char pin)
245 {
246         static char pci_irq_table[][4] =
247             /*
248              *      PCI IDSEL/INTPIN->INTLINE
249              *        A      B      C      D
250              */
251         {
252                 {PIRQA, PIRQB, PIRQC, PIRQD},
253                 {PIRQD, PIRQA, PIRQB, PIRQC},
254                 {PIRQC, PIRQD, PIRQA, PIRQB},
255                 {PIRQB, PIRQC, PIRQD, PIRQA},
256         };
257
258         const long min_idsel = 12, max_idsel = 15, irqs_per_slot = 4;
259         return PCI_IRQ_TABLE_LOOKUP;
260 }
261
262 int mpc85xx_exclude_device(u_char bus, u_char devfn)
263 {
264         if (bus == 0 && PCI_SLOT(devfn) == 0)
265                 return PCIBIOS_DEVICE_NOT_FOUND;
266         else
267                 return PCIBIOS_SUCCESSFUL;
268 }
269 #endif /* CONFIG_PCI */
270
271 void __init
272 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
273               unsigned long r6, unsigned long r7)
274 {
275         /* parse_bootinfo must always be called first */
276         parse_bootinfo(find_bootinfo());
277
278         /*
279          * If we were passed in a board information, copy it into the
280          * residual data area.
281          */
282         if (r3) {
283                 memcpy((void *) __res, (void *) (r3 + KERNELBASE),
284                        sizeof (bd_t));
285
286         }
287 #if defined(CONFIG_BLK_DEV_INITRD)
288         /*
289          * If the init RAM disk has been configured in, and there's a valid
290          * starting address for it, set it up.
291          */
292         if (r4) {
293                 initrd_start = r4 + KERNELBASE;
294                 initrd_end = r5 + KERNELBASE;
295         }
296 #endif                          /* CONFIG_BLK_DEV_INITRD */
297
298         /* Copy the kernel command line arguments to a safe place. */
299
300         if (r6) {
301                 *(char *) (r7 + KERNELBASE) = 0;
302                 strcpy(cmd_line, (char *) (r6 + KERNELBASE));
303         }
304
305         identify_ppc_sys_by_id(mfspr(SPRN_SVR));
306
307         /* setup the PowerPC module struct */
308         ppc_md.setup_arch = gp3_setup_arch;
309         ppc_md.show_cpuinfo = gp3_show_cpuinfo;
310
311         ppc_md.init_IRQ = gp3_init_IRQ;
312         ppc_md.get_irq = openpic_get_irq;
313
314         ppc_md.restart = mpc85xx_restart;
315         ppc_md.power_off = mpc85xx_power_off;
316         ppc_md.halt = mpc85xx_halt;
317
318         ppc_md.find_end_of_memory = mpc85xx_find_end_of_memory;
319
320         ppc_md.calibrate_decr = mpc85xx_calibrate_decr;
321
322         if (ppc_md.progress)
323                 ppc_md.progress("platform_init(): exit", 0);
324
325         return;
326 }