Handle mtc0 - tlb write hazard for VR5432.
[linux-2.6.git] / arch / mips / mm / tlbex.c
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * Synthesize TLB refill handlers at runtime.
7  *
8  * Copyright (C) 2004,2005 by Thiemo Seufer
9  * Copyright (C) 2005  Maciej W. Rozycki
10  */
11
12 #include <stdarg.h>
13
14 #include <linux/config.h>
15 #include <linux/mm.h>
16 #include <linux/kernel.h>
17 #include <linux/types.h>
18 #include <linux/string.h>
19 #include <linux/init.h>
20
21 #include <asm/pgtable.h>
22 #include <asm/cacheflush.h>
23 #include <asm/mmu_context.h>
24 #include <asm/inst.h>
25 #include <asm/elf.h>
26 #include <asm/smp.h>
27 #include <asm/war.h>
28
29 /* #define DEBUG_TLB */
30
31 static __init int __attribute__((unused)) r45k_bvahwbug(void)
32 {
33         /* XXX: We should probe for the presence of this bug, but we don't. */
34         return 0;
35 }
36
37 static __init int __attribute__((unused)) r4k_250MHZhwbug(void)
38 {
39         /* XXX: We should probe for the presence of this bug, but we don't. */
40         return 0;
41 }
42
43 static __init int __attribute__((unused)) bcm1250_m3_war(void)
44 {
45         return BCM1250_M3_WAR;
46 }
47
48 static __init int __attribute__((unused)) r10000_llsc_war(void)
49 {
50         return R10000_LLSC_WAR;
51 }
52
53 /*
54  * A little micro-assembler, intended for TLB refill handler
55  * synthesizing. It is intentionally kept simple, does only support
56  * a subset of instructions, and does not try to hide pipeline effects
57  * like branch delay slots.
58  */
59
60 enum fields
61 {
62         RS = 0x001,
63         RT = 0x002,
64         RD = 0x004,
65         RE = 0x008,
66         SIMM = 0x010,
67         UIMM = 0x020,
68         BIMM = 0x040,
69         JIMM = 0x080,
70         FUNC = 0x100,
71 };
72
73 #define OP_MASK         0x2f
74 #define OP_SH           26
75 #define RS_MASK         0x1f
76 #define RS_SH           21
77 #define RT_MASK         0x1f
78 #define RT_SH           16
79 #define RD_MASK         0x1f
80 #define RD_SH           11
81 #define RE_MASK         0x1f
82 #define RE_SH           6
83 #define IMM_MASK        0xffff
84 #define IMM_SH          0
85 #define JIMM_MASK       0x3ffffff
86 #define JIMM_SH         0
87 #define FUNC_MASK       0x2f
88 #define FUNC_SH         0
89
90 enum opcode {
91         insn_invalid,
92         insn_addu, insn_addiu, insn_and, insn_andi, insn_beq,
93         insn_beql, insn_bgez, insn_bgezl, insn_bltz, insn_bltzl,
94         insn_bne, insn_daddu, insn_daddiu, insn_dmfc0, insn_dmtc0,
95         insn_dsll, insn_dsll32, insn_dsra, insn_dsrl,
96         insn_dsubu, insn_eret, insn_j, insn_jal, insn_jr, insn_ld,
97         insn_ll, insn_lld, insn_lui, insn_lw, insn_mfc0, insn_mtc0,
98         insn_ori, insn_rfe, insn_sc, insn_scd, insn_sd, insn_sll,
99         insn_sra, insn_srl, insn_subu, insn_sw, insn_tlbp, insn_tlbwi,
100         insn_tlbwr, insn_xor, insn_xori
101 };
102
103 struct insn {
104         enum opcode opcode;
105         u32 match;
106         enum fields fields;
107 };
108
109 /* This macro sets the non-variable bits of an instruction. */
110 #define M(a, b, c, d, e, f)                                     \
111         ((a) << OP_SH                                           \
112          | (b) << RS_SH                                         \
113          | (c) << RT_SH                                         \
114          | (d) << RD_SH                                         \
115          | (e) << RE_SH                                         \
116          | (f) << FUNC_SH)
117
118 static __initdata struct insn insn_table[] = {
119         { insn_addiu, M(addiu_op,0,0,0,0,0), RS | RT | SIMM },
120         { insn_addu, M(spec_op,0,0,0,0,addu_op), RS | RT | RD },
121         { insn_and, M(spec_op,0,0,0,0,and_op), RS | RT | RD },
122         { insn_andi, M(andi_op,0,0,0,0,0), RS | RT | UIMM },
123         { insn_beq, M(beq_op,0,0,0,0,0), RS | RT | BIMM },
124         { insn_beql, M(beql_op,0,0,0,0,0), RS | RT | BIMM },
125         { insn_bgez, M(bcond_op,0,bgez_op,0,0,0), RS | BIMM },
126         { insn_bgezl, M(bcond_op,0,bgezl_op,0,0,0), RS | BIMM },
127         { insn_bltz, M(bcond_op,0,bltz_op,0,0,0), RS | BIMM },
128         { insn_bltzl, M(bcond_op,0,bltzl_op,0,0,0), RS | BIMM },
129         { insn_bne, M(bne_op,0,0,0,0,0), RS | RT | BIMM },
130         { insn_daddiu, M(daddiu_op,0,0,0,0,0), RS | RT | SIMM },
131         { insn_daddu, M(spec_op,0,0,0,0,daddu_op), RS | RT | RD },
132         { insn_dmfc0, M(cop0_op,dmfc_op,0,0,0,0), RT | RD },
133         { insn_dmtc0, M(cop0_op,dmtc_op,0,0,0,0), RT | RD },
134         { insn_dsll, M(spec_op,0,0,0,0,dsll_op), RT | RD | RE },
135         { insn_dsll32, M(spec_op,0,0,0,0,dsll32_op), RT | RD | RE },
136         { insn_dsra, M(spec_op,0,0,0,0,dsra_op), RT | RD | RE },
137         { insn_dsrl, M(spec_op,0,0,0,0,dsrl_op), RT | RD | RE },
138         { insn_dsubu, M(spec_op,0,0,0,0,dsubu_op), RS | RT | RD },
139         { insn_eret, M(cop0_op,cop_op,0,0,0,eret_op), 0 },
140         { insn_j, M(j_op,0,0,0,0,0), JIMM },
141         { insn_jal, M(jal_op,0,0,0,0,0), JIMM },
142         { insn_jr, M(spec_op,0,0,0,0,jr_op), RS },
143         { insn_ld, M(ld_op,0,0,0,0,0), RS | RT | SIMM },
144         { insn_ll, M(ll_op,0,0,0,0,0), RS | RT | SIMM },
145         { insn_lld, M(lld_op,0,0,0,0,0), RS | RT | SIMM },
146         { insn_lui, M(lui_op,0,0,0,0,0), RT | SIMM },
147         { insn_lw, M(lw_op,0,0,0,0,0), RS | RT | SIMM },
148         { insn_mfc0, M(cop0_op,mfc_op,0,0,0,0), RT | RD },
149         { insn_mtc0, M(cop0_op,mtc_op,0,0,0,0), RT | RD },
150         { insn_ori, M(ori_op,0,0,0,0,0), RS | RT | UIMM },
151         { insn_rfe, M(cop0_op,cop_op,0,0,0,rfe_op), 0 },
152         { insn_sc, M(sc_op,0,0,0,0,0), RS | RT | SIMM },
153         { insn_scd, M(scd_op,0,0,0,0,0), RS | RT | SIMM },
154         { insn_sd, M(sd_op,0,0,0,0,0), RS | RT | SIMM },
155         { insn_sll, M(spec_op,0,0,0,0,sll_op), RT | RD | RE },
156         { insn_sra, M(spec_op,0,0,0,0,sra_op), RT | RD | RE },
157         { insn_srl, M(spec_op,0,0,0,0,srl_op), RT | RD | RE },
158         { insn_subu, M(spec_op,0,0,0,0,subu_op), RS | RT | RD },
159         { insn_sw, M(sw_op,0,0,0,0,0), RS | RT | SIMM },
160         { insn_tlbp, M(cop0_op,cop_op,0,0,0,tlbp_op), 0 },
161         { insn_tlbwi, M(cop0_op,cop_op,0,0,0,tlbwi_op), 0 },
162         { insn_tlbwr, M(cop0_op,cop_op,0,0,0,tlbwr_op), 0 },
163         { insn_xor, M(spec_op,0,0,0,0,xor_op), RS | RT | RD },
164         { insn_xori, M(xori_op,0,0,0,0,0), RS | RT | UIMM },
165         { insn_invalid, 0, 0 }
166 };
167
168 #undef M
169
170 static __init u32 build_rs(u32 arg)
171 {
172         if (arg & ~RS_MASK)
173                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
174
175         return (arg & RS_MASK) << RS_SH;
176 }
177
178 static __init u32 build_rt(u32 arg)
179 {
180         if (arg & ~RT_MASK)
181                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
182
183         return (arg & RT_MASK) << RT_SH;
184 }
185
186 static __init u32 build_rd(u32 arg)
187 {
188         if (arg & ~RD_MASK)
189                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
190
191         return (arg & RD_MASK) << RD_SH;
192 }
193
194 static __init u32 build_re(u32 arg)
195 {
196         if (arg & ~RE_MASK)
197                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
198
199         return (arg & RE_MASK) << RE_SH;
200 }
201
202 static __init u32 build_simm(s32 arg)
203 {
204         if (arg > 0x7fff || arg < -0x8000)
205                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
206
207         return arg & 0xffff;
208 }
209
210 static __init u32 build_uimm(u32 arg)
211 {
212         if (arg & ~IMM_MASK)
213                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
214
215         return arg & IMM_MASK;
216 }
217
218 static __init u32 build_bimm(s32 arg)
219 {
220         if (arg > 0x1ffff || arg < -0x20000)
221                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
222
223         if (arg & 0x3)
224                 printk(KERN_WARNING "Invalid TLB synthesizer branch target\n");
225
226         return ((arg < 0) ? (1 << 15) : 0) | ((arg >> 2) & 0x7fff);
227 }
228
229 static __init u32 build_jimm(u32 arg)
230 {
231         if (arg & ~((JIMM_MASK) << 2))
232                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
233
234         return (arg >> 2) & JIMM_MASK;
235 }
236
237 static __init u32 build_func(u32 arg)
238 {
239         if (arg & ~FUNC_MASK)
240                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
241
242         return arg & FUNC_MASK;
243 }
244
245 /*
246  * The order of opcode arguments is implicitly left to right,
247  * starting with RS and ending with FUNC or IMM.
248  */
249 static void __init build_insn(u32 **buf, enum opcode opc, ...)
250 {
251         struct insn *ip = NULL;
252         unsigned int i;
253         va_list ap;
254         u32 op;
255
256         for (i = 0; insn_table[i].opcode != insn_invalid; i++)
257                 if (insn_table[i].opcode == opc) {
258                         ip = &insn_table[i];
259                         break;
260                 }
261
262         if (!ip)
263                 panic("Unsupported TLB synthesizer instruction %d", opc);
264
265         op = ip->match;
266         va_start(ap, opc);
267         if (ip->fields & RS) op |= build_rs(va_arg(ap, u32));
268         if (ip->fields & RT) op |= build_rt(va_arg(ap, u32));
269         if (ip->fields & RD) op |= build_rd(va_arg(ap, u32));
270         if (ip->fields & RE) op |= build_re(va_arg(ap, u32));
271         if (ip->fields & SIMM) op |= build_simm(va_arg(ap, s32));
272         if (ip->fields & UIMM) op |= build_uimm(va_arg(ap, u32));
273         if (ip->fields & BIMM) op |= build_bimm(va_arg(ap, s32));
274         if (ip->fields & JIMM) op |= build_jimm(va_arg(ap, u32));
275         if (ip->fields & FUNC) op |= build_func(va_arg(ap, u32));
276         va_end(ap);
277
278         **buf = op;
279         (*buf)++;
280 }
281
282 #define I_u1u2u3(op)                                            \
283         static inline void i##op(u32 **buf, unsigned int a,     \
284                 unsigned int b, unsigned int c)                 \
285         {                                                       \
286                 build_insn(buf, insn##op, a, b, c);             \
287         }
288
289 #define I_u2u1u3(op)                                            \
290         static inline void i##op(u32 **buf, unsigned int a,     \
291                 unsigned int b, unsigned int c)                 \
292         {                                                       \
293                 build_insn(buf, insn##op, b, a, c);             \
294         }
295
296 #define I_u3u1u2(op)                                            \
297         static inline void i##op(u32 **buf, unsigned int a,     \
298                 unsigned int b, unsigned int c)                 \
299         {                                                       \
300                 build_insn(buf, insn##op, b, c, a);             \
301         }
302
303 #define I_u1u2s3(op)                                            \
304         static inline void i##op(u32 **buf, unsigned int a,     \
305                 unsigned int b, signed int c)                   \
306         {                                                       \
307                 build_insn(buf, insn##op, a, b, c);             \
308         }
309
310 #define I_u2s3u1(op)                                            \
311         static inline void i##op(u32 **buf, unsigned int a,     \
312                 signed int b, unsigned int c)                   \
313         {                                                       \
314                 build_insn(buf, insn##op, c, a, b);             \
315         }
316
317 #define I_u2u1s3(op)                                            \
318         static inline void i##op(u32 **buf, unsigned int a,     \
319                 unsigned int b, signed int c)                   \
320         {                                                       \
321                 build_insn(buf, insn##op, b, a, c);             \
322         }
323
324 #define I_u1u2(op)                                              \
325         static inline void i##op(u32 **buf, unsigned int a,     \
326                 unsigned int b)                                 \
327         {                                                       \
328                 build_insn(buf, insn##op, a, b);                \
329         }
330
331 #define I_u1s2(op)                                              \
332         static inline void i##op(u32 **buf, unsigned int a,     \
333                 signed int b)                                   \
334         {                                                       \
335                 build_insn(buf, insn##op, a, b);                \
336         }
337
338 #define I_u1(op)                                                \
339         static inline void i##op(u32 **buf, unsigned int a)     \
340         {                                                       \
341                 build_insn(buf, insn##op, a);                   \
342         }
343
344 #define I_0(op)                                                 \
345         static inline void i##op(u32 **buf)                     \
346         {                                                       \
347                 build_insn(buf, insn##op);                      \
348         }
349
350 I_u2u1s3(_addiu);
351 I_u3u1u2(_addu);
352 I_u2u1u3(_andi);
353 I_u3u1u2(_and);
354 I_u1u2s3(_beq);
355 I_u1u2s3(_beql);
356 I_u1s2(_bgez);
357 I_u1s2(_bgezl);
358 I_u1s2(_bltz);
359 I_u1s2(_bltzl);
360 I_u1u2s3(_bne);
361 I_u1u2(_dmfc0);
362 I_u1u2(_dmtc0);
363 I_u2u1s3(_daddiu);
364 I_u3u1u2(_daddu);
365 I_u2u1u3(_dsll);
366 I_u2u1u3(_dsll32);
367 I_u2u1u3(_dsra);
368 I_u2u1u3(_dsrl);
369 I_u3u1u2(_dsubu);
370 I_0(_eret);
371 I_u1(_j);
372 I_u1(_jal);
373 I_u1(_jr);
374 I_u2s3u1(_ld);
375 I_u2s3u1(_ll);
376 I_u2s3u1(_lld);
377 I_u1s2(_lui);
378 I_u2s3u1(_lw);
379 I_u1u2(_mfc0);
380 I_u1u2(_mtc0);
381 I_u2u1u3(_ori);
382 I_0(_rfe);
383 I_u2s3u1(_sc);
384 I_u2s3u1(_scd);
385 I_u2s3u1(_sd);
386 I_u2u1u3(_sll);
387 I_u2u1u3(_sra);
388 I_u2u1u3(_srl);
389 I_u3u1u2(_subu);
390 I_u2s3u1(_sw);
391 I_0(_tlbp);
392 I_0(_tlbwi);
393 I_0(_tlbwr);
394 I_u3u1u2(_xor)
395 I_u2u1u3(_xori);
396
397 /*
398  * handling labels
399  */
400
401 enum label_id {
402         label_invalid,
403         label_second_part,
404         label_leave,
405         label_vmalloc,
406         label_vmalloc_done,
407         label_tlbw_hazard,
408         label_split,
409         label_nopage_tlbl,
410         label_nopage_tlbs,
411         label_nopage_tlbm,
412         label_smp_pgtable_change,
413         label_r3000_write_probe_fail,
414 };
415
416 struct label {
417         u32 *addr;
418         enum label_id lab;
419 };
420
421 static __init void build_label(struct label **lab, u32 *addr,
422                                enum label_id l)
423 {
424         (*lab)->addr = addr;
425         (*lab)->lab = l;
426         (*lab)++;
427 }
428
429 #define L_LA(lb)                                                \
430         static inline void l##lb(struct label **lab, u32 *addr) \
431         {                                                       \
432                 build_label(lab, addr, label##lb);              \
433         }
434
435 L_LA(_second_part)
436 L_LA(_leave)
437 L_LA(_vmalloc)
438 L_LA(_vmalloc_done)
439 L_LA(_tlbw_hazard)
440 L_LA(_split)
441 L_LA(_nopage_tlbl)
442 L_LA(_nopage_tlbs)
443 L_LA(_nopage_tlbm)
444 L_LA(_smp_pgtable_change)
445 L_LA(_r3000_write_probe_fail)
446
447 /* convenience macros for instructions */
448 #ifdef CONFIG_64BIT
449 # define i_LW(buf, rs, rt, off) i_ld(buf, rs, rt, off)
450 # define i_SW(buf, rs, rt, off) i_sd(buf, rs, rt, off)
451 # define i_SLL(buf, rs, rt, sh) i_dsll(buf, rs, rt, sh)
452 # define i_SRA(buf, rs, rt, sh) i_dsra(buf, rs, rt, sh)
453 # define i_SRL(buf, rs, rt, sh) i_dsrl(buf, rs, rt, sh)
454 # define i_MFC0(buf, rt, rd) i_dmfc0(buf, rt, rd)
455 # define i_MTC0(buf, rt, rd) i_dmtc0(buf, rt, rd)
456 # define i_ADDIU(buf, rs, rt, val) i_daddiu(buf, rs, rt, val)
457 # define i_ADDU(buf, rs, rt, rd) i_daddu(buf, rs, rt, rd)
458 # define i_SUBU(buf, rs, rt, rd) i_dsubu(buf, rs, rt, rd)
459 # define i_LL(buf, rs, rt, off) i_lld(buf, rs, rt, off)
460 # define i_SC(buf, rs, rt, off) i_scd(buf, rs, rt, off)
461 #else
462 # define i_LW(buf, rs, rt, off) i_lw(buf, rs, rt, off)
463 # define i_SW(buf, rs, rt, off) i_sw(buf, rs, rt, off)
464 # define i_SLL(buf, rs, rt, sh) i_sll(buf, rs, rt, sh)
465 # define i_SRA(buf, rs, rt, sh) i_sra(buf, rs, rt, sh)
466 # define i_SRL(buf, rs, rt, sh) i_srl(buf, rs, rt, sh)
467 # define i_MFC0(buf, rt, rd) i_mfc0(buf, rt, rd)
468 # define i_MTC0(buf, rt, rd) i_mtc0(buf, rt, rd)
469 # define i_ADDIU(buf, rs, rt, val) i_addiu(buf, rs, rt, val)
470 # define i_ADDU(buf, rs, rt, rd) i_addu(buf, rs, rt, rd)
471 # define i_SUBU(buf, rs, rt, rd) i_subu(buf, rs, rt, rd)
472 # define i_LL(buf, rs, rt, off) i_ll(buf, rs, rt, off)
473 # define i_SC(buf, rs, rt, off) i_sc(buf, rs, rt, off)
474 #endif
475
476 #define i_b(buf, off) i_beq(buf, 0, 0, off)
477 #define i_beqz(buf, rs, off) i_beq(buf, rs, 0, off)
478 #define i_beqzl(buf, rs, off) i_beql(buf, rs, 0, off)
479 #define i_bnez(buf, rs, off) i_bne(buf, rs, 0, off)
480 #define i_bnezl(buf, rs, off) i_bnel(buf, rs, 0, off)
481 #define i_move(buf, a, b) i_ADDU(buf, a, 0, b)
482 #define i_nop(buf) i_sll(buf, 0, 0, 0)
483 #define i_ssnop(buf) i_sll(buf, 0, 0, 1)
484 #define i_ehb(buf) i_sll(buf, 0, 0, 3)
485
486 #ifdef CONFIG_64BIT
487 static __init int __attribute__((unused)) in_compat_space_p(long addr)
488 {
489         /* Is this address in 32bit compat space? */
490         return (((addr) & 0xffffffff00000000L) == 0xffffffff00000000L);
491 }
492
493 static __init int __attribute__((unused)) rel_highest(long val)
494 {
495         return ((((val + 0x800080008000L) >> 48) & 0xffff) ^ 0x8000) - 0x8000;
496 }
497
498 static __init int __attribute__((unused)) rel_higher(long val)
499 {
500         return ((((val + 0x80008000L) >> 32) & 0xffff) ^ 0x8000) - 0x8000;
501 }
502 #endif
503
504 static __init int rel_hi(long val)
505 {
506         return ((((val + 0x8000L) >> 16) & 0xffff) ^ 0x8000) - 0x8000;
507 }
508
509 static __init int rel_lo(long val)
510 {
511         return ((val & 0xffff) ^ 0x8000) - 0x8000;
512 }
513
514 static __init void i_LA_mostly(u32 **buf, unsigned int rs, long addr)
515 {
516 #ifdef CONFIG_64BIT
517         if (!in_compat_space_p(addr)) {
518                 i_lui(buf, rs, rel_highest(addr));
519                 if (rel_higher(addr))
520                         i_daddiu(buf, rs, rs, rel_higher(addr));
521                 if (rel_hi(addr)) {
522                         i_dsll(buf, rs, rs, 16);
523                         i_daddiu(buf, rs, rs, rel_hi(addr));
524                         i_dsll(buf, rs, rs, 16);
525                 } else
526                         i_dsll32(buf, rs, rs, 0);
527         } else
528 #endif
529                 i_lui(buf, rs, rel_hi(addr));
530 }
531
532 static __init void __attribute__((unused)) i_LA(u32 **buf, unsigned int rs,
533                                                 long addr)
534 {
535         i_LA_mostly(buf, rs, addr);
536         if (rel_lo(addr))
537                 i_ADDIU(buf, rs, rs, rel_lo(addr));
538 }
539
540 /*
541  * handle relocations
542  */
543
544 struct reloc {
545         u32 *addr;
546         unsigned int type;
547         enum label_id lab;
548 };
549
550 static __init void r_mips_pc16(struct reloc **rel, u32 *addr,
551                                enum label_id l)
552 {
553         (*rel)->addr = addr;
554         (*rel)->type = R_MIPS_PC16;
555         (*rel)->lab = l;
556         (*rel)++;
557 }
558
559 static inline void __resolve_relocs(struct reloc *rel, struct label *lab)
560 {
561         long laddr = (long)lab->addr;
562         long raddr = (long)rel->addr;
563
564         switch (rel->type) {
565         case R_MIPS_PC16:
566                 *rel->addr |= build_bimm(laddr - (raddr + 4));
567                 break;
568
569         default:
570                 panic("Unsupported TLB synthesizer relocation %d",
571                       rel->type);
572         }
573 }
574
575 static __init void resolve_relocs(struct reloc *rel, struct label *lab)
576 {
577         struct label *l;
578
579         for (; rel->lab != label_invalid; rel++)
580                 for (l = lab; l->lab != label_invalid; l++)
581                         if (rel->lab == l->lab)
582                                 __resolve_relocs(rel, l);
583 }
584
585 static __init void move_relocs(struct reloc *rel, u32 *first, u32 *end,
586                                long off)
587 {
588         for (; rel->lab != label_invalid; rel++)
589                 if (rel->addr >= first && rel->addr < end)
590                         rel->addr += off;
591 }
592
593 static __init void move_labels(struct label *lab, u32 *first, u32 *end,
594                                long off)
595 {
596         for (; lab->lab != label_invalid; lab++)
597                 if (lab->addr >= first && lab->addr < end)
598                         lab->addr += off;
599 }
600
601 static __init void copy_handler(struct reloc *rel, struct label *lab,
602                                 u32 *first, u32 *end, u32 *target)
603 {
604         long off = (long)(target - first);
605
606         memcpy(target, first, (end - first) * sizeof(u32));
607
608         move_relocs(rel, first, end, off);
609         move_labels(lab, first, end, off);
610 }
611
612 static __init int __attribute__((unused)) insn_has_bdelay(struct reloc *rel,
613                                                           u32 *addr)
614 {
615         for (; rel->lab != label_invalid; rel++) {
616                 if (rel->addr == addr
617                     && (rel->type == R_MIPS_PC16
618                         || rel->type == R_MIPS_26))
619                         return 1;
620         }
621
622         return 0;
623 }
624
625 /* convenience functions for labeled branches */
626 static void __attribute__((unused)) il_bltz(u32 **p, struct reloc **r,
627                                             unsigned int reg, enum label_id l)
628 {
629         r_mips_pc16(r, *p, l);
630         i_bltz(p, reg, 0);
631 }
632
633 static void __attribute__((unused)) il_b(u32 **p, struct reloc **r,
634                                          enum label_id l)
635 {
636         r_mips_pc16(r, *p, l);
637         i_b(p, 0);
638 }
639
640 static void il_beqz(u32 **p, struct reloc **r, unsigned int reg,
641                     enum label_id l)
642 {
643         r_mips_pc16(r, *p, l);
644         i_beqz(p, reg, 0);
645 }
646
647 static void __attribute__((unused))
648 il_beqzl(u32 **p, struct reloc **r, unsigned int reg, enum label_id l)
649 {
650         r_mips_pc16(r, *p, l);
651         i_beqzl(p, reg, 0);
652 }
653
654 static void il_bnez(u32 **p, struct reloc **r, unsigned int reg,
655                     enum label_id l)
656 {
657         r_mips_pc16(r, *p, l);
658         i_bnez(p, reg, 0);
659 }
660
661 static void il_bgezl(u32 **p, struct reloc **r, unsigned int reg,
662                      enum label_id l)
663 {
664         r_mips_pc16(r, *p, l);
665         i_bgezl(p, reg, 0);
666 }
667
668 /* The only general purpose registers allowed in TLB handlers. */
669 #define K0              26
670 #define K1              27
671
672 /* Some CP0 registers */
673 #define C0_INDEX        0
674 #define C0_ENTRYLO0     2
675 #define C0_ENTRYLO1     3
676 #define C0_CONTEXT      4
677 #define C0_BADVADDR     8
678 #define C0_ENTRYHI      10
679 #define C0_EPC          14
680 #define C0_XCONTEXT     20
681
682 #ifdef CONFIG_64BIT
683 # define GET_CONTEXT(buf, reg) i_MFC0(buf, reg, C0_XCONTEXT)
684 #else
685 # define GET_CONTEXT(buf, reg) i_MFC0(buf, reg, C0_CONTEXT)
686 #endif
687
688 /* The worst case length of the handler is around 18 instructions for
689  * R3000-style TLBs and up to 63 instructions for R4000-style TLBs.
690  * Maximum space available is 32 instructions for R3000 and 64
691  * instructions for R4000.
692  *
693  * We deliberately chose a buffer size of 128, so we won't scribble
694  * over anything important on overflow before we panic.
695  */
696 static __initdata u32 tlb_handler[128];
697
698 /* simply assume worst case size for labels and relocs */
699 static __initdata struct label labels[128];
700 static __initdata struct reloc relocs[128];
701
702 /*
703  * The R3000 TLB handler is simple.
704  */
705 static void __init build_r3000_tlb_refill_handler(void)
706 {
707         long pgdc = (long)pgd_current;
708         u32 *p;
709
710         memset(tlb_handler, 0, sizeof(tlb_handler));
711         p = tlb_handler;
712
713         i_mfc0(&p, K0, C0_BADVADDR);
714         i_lui(&p, K1, rel_hi(pgdc)); /* cp0 delay */
715         i_lw(&p, K1, rel_lo(pgdc), K1);
716         i_srl(&p, K0, K0, 22); /* load delay */
717         i_sll(&p, K0, K0, 2);
718         i_addu(&p, K1, K1, K0);
719         i_mfc0(&p, K0, C0_CONTEXT);
720         i_lw(&p, K1, 0, K1); /* cp0 delay */
721         i_andi(&p, K0, K0, 0xffc); /* load delay */
722         i_addu(&p, K1, K1, K0);
723         i_lw(&p, K0, 0, K1);
724         i_nop(&p); /* load delay */
725         i_mtc0(&p, K0, C0_ENTRYLO0);
726         i_mfc0(&p, K1, C0_EPC); /* cp0 delay */
727         i_tlbwr(&p); /* cp0 delay */
728         i_jr(&p, K1);
729         i_rfe(&p); /* branch delay */
730
731         if (p > tlb_handler + 32)
732                 panic("TLB refill handler space exceeded");
733
734         printk("Synthesized TLB refill handler (%u instructions).\n",
735                (unsigned int)(p - tlb_handler));
736 #ifdef DEBUG_TLB
737         {
738                 int i;
739
740                 for (i = 0; i < (p - tlb_handler); i++)
741                         printk("%08x\n", tlb_handler[i]);
742         }
743 #endif
744
745         memcpy((void *)CAC_BASE, tlb_handler, 0x80);
746 }
747
748 /*
749  * The R4000 TLB handler is much more complicated. We have two
750  * consecutive handler areas with 32 instructions space each.
751  * Since they aren't used at the same time, we can overflow in the
752  * other one.To keep things simple, we first assume linear space,
753  * then we relocate it to the final handler layout as needed.
754  */
755 static __initdata u32 final_handler[64];
756
757 /*
758  * Hazards
759  *
760  * From the IDT errata for the QED RM5230 (Nevada), processor revision 1.0:
761  * 2. A timing hazard exists for the TLBP instruction.
762  *
763  *      stalling_instruction
764  *      TLBP
765  *
766  * The JTLB is being read for the TLBP throughout the stall generated by the
767  * previous instruction. This is not really correct as the stalling instruction
768  * can modify the address used to access the JTLB.  The failure symptom is that
769  * the TLBP instruction will use an address created for the stalling instruction
770  * and not the address held in C0_ENHI and thus report the wrong results.
771  *
772  * The software work-around is to not allow the instruction preceding the TLBP
773  * to stall - make it an NOP or some other instruction guaranteed not to stall.
774  *
775  * Errata 2 will not be fixed.  This errata is also on the R5000.
776  *
777  * As if we MIPS hackers wouldn't know how to nop pipelines happy ...
778  */
779 static __init void __attribute__((unused)) build_tlb_probe_entry(u32 **p)
780 {
781         switch (current_cpu_data.cputype) {
782         case CPU_R5000:
783         case CPU_R5000A:
784         case CPU_NEVADA:
785                 i_nop(p);
786                 i_tlbp(p);
787                 break;
788
789         default:
790                 i_tlbp(p);
791                 break;
792         }
793 }
794
795 /*
796  * Write random or indexed TLB entry, and care about the hazards from
797  * the preceeding mtc0 and for the following eret.
798  */
799 enum tlb_write_entry { tlb_random, tlb_indexed };
800
801 static __init void build_tlb_write_entry(u32 **p, struct label **l,
802                                          struct reloc **r,
803                                          enum tlb_write_entry wmode)
804 {
805         void(*tlbw)(u32 **) = NULL;
806
807         switch (wmode) {
808         case tlb_random: tlbw = i_tlbwr; break;
809         case tlb_indexed: tlbw = i_tlbwi; break;
810         }
811
812         switch (current_cpu_data.cputype) {
813         case CPU_R4000PC:
814         case CPU_R4000SC:
815         case CPU_R4000MC:
816         case CPU_R4400PC:
817         case CPU_R4400SC:
818         case CPU_R4400MC:
819                 /*
820                  * This branch uses up a mtc0 hazard nop slot and saves
821                  * two nops after the tlbw instruction.
822                  */
823                 il_bgezl(p, r, 0, label_tlbw_hazard);
824                 tlbw(p);
825                 l_tlbw_hazard(l, *p);
826                 i_nop(p);
827                 break;
828
829         case CPU_R4600:
830         case CPU_R4700:
831         case CPU_R5000:
832         case CPU_R5000A:
833                 i_nop(p);
834                 tlbw(p);
835                 i_nop(p);
836                 break;
837
838         case CPU_R4300:
839         case CPU_5KC:
840         case CPU_TX49XX:
841         case CPU_AU1000:
842         case CPU_AU1100:
843         case CPU_AU1500:
844         case CPU_AU1550:
845         case CPU_AU1200:
846         case CPU_PR4450:
847                 i_nop(p);
848                 tlbw(p);
849                 break;
850
851         case CPU_R10000:
852         case CPU_R12000:
853         case CPU_4KC:
854         case CPU_SB1:
855         case CPU_4KSC:
856         case CPU_20KC:
857         case CPU_25KF:
858                 tlbw(p);
859                 break;
860
861         case CPU_NEVADA:
862                 i_nop(p); /* QED specifies 2 nops hazard */
863                 /*
864                  * This branch uses up a mtc0 hazard nop slot and saves
865                  * a nop after the tlbw instruction.
866                  */
867                 il_bgezl(p, r, 0, label_tlbw_hazard);
868                 tlbw(p);
869                 l_tlbw_hazard(l, *p);
870                 break;
871
872         case CPU_RM7000:
873                 i_nop(p);
874                 i_nop(p);
875                 i_nop(p);
876                 i_nop(p);
877                 tlbw(p);
878                 break;
879
880         case CPU_4KEC:
881         case CPU_24K:
882         case CPU_34K:
883                 i_ehb(p);
884                 tlbw(p);
885                 break;
886
887         case CPU_RM9000:
888                 /*
889                  * When the JTLB is updated by tlbwi or tlbwr, a subsequent
890                  * use of the JTLB for instructions should not occur for 4
891                  * cpu cycles and use for data translations should not occur
892                  * for 3 cpu cycles.
893                  */
894                 i_ssnop(p);
895                 i_ssnop(p);
896                 i_ssnop(p);
897                 i_ssnop(p);
898                 tlbw(p);
899                 i_ssnop(p);
900                 i_ssnop(p);
901                 i_ssnop(p);
902                 i_ssnop(p);
903                 break;
904
905         case CPU_VR4111:
906         case CPU_VR4121:
907         case CPU_VR4122:
908         case CPU_VR4181:
909         case CPU_VR4181A:
910                 i_nop(p);
911                 i_nop(p);
912                 tlbw(p);
913                 i_nop(p);
914                 i_nop(p);
915                 break;
916
917         case CPU_VR4131:
918         case CPU_VR4133:
919         case CPU_R5432:
920                 i_nop(p);
921                 i_nop(p);
922                 tlbw(p);
923                 break;
924
925         default:
926                 panic("No TLB refill handler yet (CPU type: %d)",
927                       current_cpu_data.cputype);
928                 break;
929         }
930 }
931
932 #ifdef CONFIG_64BIT
933 /*
934  * TMP and PTR are scratch.
935  * TMP will be clobbered, PTR will hold the pmd entry.
936  */
937 static __init void
938 build_get_pmde64(u32 **p, struct label **l, struct reloc **r,
939                  unsigned int tmp, unsigned int ptr)
940 {
941         long pgdc = (long)pgd_current;
942
943         /*
944          * The vmalloc handling is not in the hotpath.
945          */
946         i_dmfc0(p, tmp, C0_BADVADDR);
947         il_bltz(p, r, tmp, label_vmalloc);
948         /* No i_nop needed here, since the next insn doesn't touch TMP. */
949
950 #ifdef CONFIG_SMP
951 # ifdef CONFIG_BUILD_ELF64
952         /*
953          * 64 bit SMP running in XKPHYS has smp_processor_id() << 3
954          * stored in CONTEXT.
955          */
956         i_dmfc0(p, ptr, C0_CONTEXT);
957         i_dsrl(p, ptr, ptr, 23);
958         i_LA_mostly(p, tmp, pgdc);
959         i_daddu(p, ptr, ptr, tmp);
960         i_dmfc0(p, tmp, C0_BADVADDR);
961         i_ld(p, ptr, rel_lo(pgdc), ptr);
962 # else
963         /*
964          * 64 bit SMP running in compat space has the lower part of
965          * &pgd_current[smp_processor_id()] stored in CONTEXT.
966          */
967         if (!in_compat_space_p(pgdc))
968                 panic("Invalid page directory address!");
969
970         i_dmfc0(p, ptr, C0_CONTEXT);
971         i_dsra(p, ptr, ptr, 23);
972         i_ld(p, ptr, 0, ptr);
973 # endif
974 #else
975         i_LA_mostly(p, ptr, pgdc);
976         i_ld(p, ptr, rel_lo(pgdc), ptr);
977 #endif
978
979         l_vmalloc_done(l, *p);
980         i_dsrl(p, tmp, tmp, PGDIR_SHIFT-3); /* get pgd offset in bytes */
981         i_andi(p, tmp, tmp, (PTRS_PER_PGD - 1)<<3);
982         i_daddu(p, ptr, ptr, tmp); /* add in pgd offset */
983         i_dmfc0(p, tmp, C0_BADVADDR); /* get faulting address */
984         i_ld(p, ptr, 0, ptr); /* get pmd pointer */
985         i_dsrl(p, tmp, tmp, PMD_SHIFT-3); /* get pmd offset in bytes */
986         i_andi(p, tmp, tmp, (PTRS_PER_PMD - 1)<<3);
987         i_daddu(p, ptr, ptr, tmp); /* add in pmd offset */
988 }
989
990 /*
991  * BVADDR is the faulting address, PTR is scratch.
992  * PTR will hold the pgd for vmalloc.
993  */
994 static __init void
995 build_get_pgd_vmalloc64(u32 **p, struct label **l, struct reloc **r,
996                         unsigned int bvaddr, unsigned int ptr)
997 {
998         long swpd = (long)swapper_pg_dir;
999
1000         l_vmalloc(l, *p);
1001         i_LA(p, ptr, VMALLOC_START);
1002         i_dsubu(p, bvaddr, bvaddr, ptr);
1003
1004         if (in_compat_space_p(swpd) && !rel_lo(swpd)) {
1005                 il_b(p, r, label_vmalloc_done);
1006                 i_lui(p, ptr, rel_hi(swpd));
1007         } else {
1008                 i_LA_mostly(p, ptr, swpd);
1009                 il_b(p, r, label_vmalloc_done);
1010                 i_daddiu(p, ptr, ptr, rel_lo(swpd));
1011         }
1012 }
1013
1014 #else /* !CONFIG_64BIT */
1015
1016 /*
1017  * TMP and PTR are scratch.
1018  * TMP will be clobbered, PTR will hold the pgd entry.
1019  */
1020 static __init void __attribute__((unused))
1021 build_get_pgde32(u32 **p, unsigned int tmp, unsigned int ptr)
1022 {
1023         long pgdc = (long)pgd_current;
1024
1025         /* 32 bit SMP has smp_processor_id() stored in CONTEXT. */
1026 #ifdef CONFIG_SMP
1027         i_mfc0(p, ptr, C0_CONTEXT);
1028         i_LA_mostly(p, tmp, pgdc);
1029         i_srl(p, ptr, ptr, 23);
1030         i_addu(p, ptr, tmp, ptr);
1031 #else
1032         i_LA_mostly(p, ptr, pgdc);
1033 #endif
1034         i_mfc0(p, tmp, C0_BADVADDR); /* get faulting address */
1035         i_lw(p, ptr, rel_lo(pgdc), ptr);
1036         i_srl(p, tmp, tmp, PGDIR_SHIFT); /* get pgd only bits */
1037         i_sll(p, tmp, tmp, PGD_T_LOG2);
1038         i_addu(p, ptr, ptr, tmp); /* add in pgd offset */
1039 }
1040
1041 #endif /* !CONFIG_64BIT */
1042
1043 static __init void build_adjust_context(u32 **p, unsigned int ctx)
1044 {
1045         unsigned int shift = 4 - (PTE_T_LOG2 + 1);
1046         unsigned int mask = (PTRS_PER_PTE / 2 - 1) << (PTE_T_LOG2 + 1);
1047
1048         switch (current_cpu_data.cputype) {
1049         case CPU_VR41XX:
1050         case CPU_VR4111:
1051         case CPU_VR4121:
1052         case CPU_VR4122:
1053         case CPU_VR4131:
1054         case CPU_VR4181:
1055         case CPU_VR4181A:
1056         case CPU_VR4133:
1057                 shift += 2;
1058                 break;
1059
1060         default:
1061                 break;
1062         }
1063
1064         if (shift)
1065                 i_SRL(p, ctx, ctx, shift);
1066         i_andi(p, ctx, ctx, mask);
1067 }
1068
1069 static __init void build_get_ptep(u32 **p, unsigned int tmp, unsigned int ptr)
1070 {
1071         /*
1072          * Bug workaround for the Nevada. It seems as if under certain
1073          * circumstances the move from cp0_context might produce a
1074          * bogus result when the mfc0 instruction and its consumer are
1075          * in a different cacheline or a load instruction, probably any
1076          * memory reference, is between them.
1077          */
1078         switch (current_cpu_data.cputype) {
1079         case CPU_NEVADA:
1080                 i_LW(p, ptr, 0, ptr);
1081                 GET_CONTEXT(p, tmp); /* get context reg */
1082                 break;
1083
1084         default:
1085                 GET_CONTEXT(p, tmp); /* get context reg */
1086                 i_LW(p, ptr, 0, ptr);
1087                 break;
1088         }
1089
1090         build_adjust_context(p, tmp);
1091         i_ADDU(p, ptr, ptr, tmp); /* add in offset */
1092 }
1093
1094 static __init void build_update_entries(u32 **p, unsigned int tmp,
1095                                         unsigned int ptep)
1096 {
1097         /*
1098          * 64bit address support (36bit on a 32bit CPU) in a 32bit
1099          * Kernel is a special case. Only a few CPUs use it.
1100          */
1101 #ifdef CONFIG_64BIT_PHYS_ADDR
1102         if (cpu_has_64bits) {
1103                 i_ld(p, tmp, 0, ptep); /* get even pte */
1104                 i_ld(p, ptep, sizeof(pte_t), ptep); /* get odd pte */
1105                 i_dsrl(p, tmp, tmp, 6); /* convert to entrylo0 */
1106                 i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1107                 i_dsrl(p, ptep, ptep, 6); /* convert to entrylo1 */
1108                 i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1109         } else {
1110                 int pte_off_even = sizeof(pte_t) / 2;
1111                 int pte_off_odd = pte_off_even + sizeof(pte_t);
1112
1113                 /* The pte entries are pre-shifted */
1114                 i_lw(p, tmp, pte_off_even, ptep); /* get even pte */
1115                 i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1116                 i_lw(p, ptep, pte_off_odd, ptep); /* get odd pte */
1117                 i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1118         }
1119 #else
1120         i_LW(p, tmp, 0, ptep); /* get even pte */
1121         i_LW(p, ptep, sizeof(pte_t), ptep); /* get odd pte */
1122         if (r45k_bvahwbug())
1123                 build_tlb_probe_entry(p);
1124         i_SRL(p, tmp, tmp, 6); /* convert to entrylo0 */
1125         if (r4k_250MHZhwbug())
1126                 i_mtc0(p, 0, C0_ENTRYLO0);
1127         i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1128         i_SRL(p, ptep, ptep, 6); /* convert to entrylo1 */
1129         if (r45k_bvahwbug())
1130                 i_mfc0(p, tmp, C0_INDEX);
1131         if (r4k_250MHZhwbug())
1132                 i_mtc0(p, 0, C0_ENTRYLO1);
1133         i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1134 #endif
1135 }
1136
1137 static void __init build_r4000_tlb_refill_handler(void)
1138 {
1139         u32 *p = tlb_handler;
1140         struct label *l = labels;
1141         struct reloc *r = relocs;
1142         u32 *f;
1143         unsigned int final_len;
1144
1145         memset(tlb_handler, 0, sizeof(tlb_handler));
1146         memset(labels, 0, sizeof(labels));
1147         memset(relocs, 0, sizeof(relocs));
1148         memset(final_handler, 0, sizeof(final_handler));
1149
1150         /*
1151          * create the plain linear handler
1152          */
1153         if (bcm1250_m3_war()) {
1154                 i_MFC0(&p, K0, C0_BADVADDR);
1155                 i_MFC0(&p, K1, C0_ENTRYHI);
1156                 i_xor(&p, K0, K0, K1);
1157                 i_SRL(&p, K0, K0, PAGE_SHIFT + 1);
1158                 il_bnez(&p, &r, K0, label_leave);
1159                 /* No need for i_nop */
1160         }
1161
1162 #ifdef CONFIG_64BIT
1163         build_get_pmde64(&p, &l, &r, K0, K1); /* get pmd in K1 */
1164 #else
1165         build_get_pgde32(&p, K0, K1); /* get pgd in K1 */
1166 #endif
1167
1168         build_get_ptep(&p, K0, K1);
1169         build_update_entries(&p, K0, K1);
1170         build_tlb_write_entry(&p, &l, &r, tlb_random);
1171         l_leave(&l, p);
1172         i_eret(&p); /* return from trap */
1173
1174 #ifdef CONFIG_64BIT
1175         build_get_pgd_vmalloc64(&p, &l, &r, K0, K1);
1176 #endif
1177
1178         /*
1179          * Overflow check: For the 64bit handler, we need at least one
1180          * free instruction slot for the wrap-around branch. In worst
1181          * case, if the intended insertion point is a delay slot, we
1182          * need three, with the the second nop'ed and the third being
1183          * unused.
1184          */
1185 #ifdef CONFIG_32BIT
1186         if ((p - tlb_handler) > 64)
1187                 panic("TLB refill handler space exceeded");
1188 #else
1189         if (((p - tlb_handler) > 63)
1190             || (((p - tlb_handler) > 61)
1191                 && insn_has_bdelay(relocs, tlb_handler + 29)))
1192                 panic("TLB refill handler space exceeded");
1193 #endif
1194
1195         /*
1196          * Now fold the handler in the TLB refill handler space.
1197          */
1198 #ifdef CONFIG_32BIT
1199         f = final_handler;
1200         /* Simplest case, just copy the handler. */
1201         copy_handler(relocs, labels, tlb_handler, p, f);
1202         final_len = p - tlb_handler;
1203 #else /* CONFIG_64BIT */
1204         f = final_handler + 32;
1205         if ((p - tlb_handler) <= 32) {
1206                 /* Just copy the handler. */
1207                 copy_handler(relocs, labels, tlb_handler, p, f);
1208                 final_len = p - tlb_handler;
1209         } else {
1210                 u32 *split = tlb_handler + 30;
1211
1212                 /*
1213                  * Find the split point.
1214                  */
1215                 if (insn_has_bdelay(relocs, split - 1))
1216                         split--;
1217
1218                 /* Copy first part of the handler. */
1219                 copy_handler(relocs, labels, tlb_handler, split, f);
1220                 f += split - tlb_handler;
1221
1222                 /* Insert branch. */
1223                 l_split(&l, final_handler);
1224                 il_b(&f, &r, label_split);
1225                 if (insn_has_bdelay(relocs, split))
1226                         i_nop(&f);
1227                 else {
1228                         copy_handler(relocs, labels, split, split + 1, f);
1229                         move_labels(labels, f, f + 1, -1);
1230                         f++;
1231                         split++;
1232                 }
1233
1234                 /* Copy the rest of the handler. */
1235                 copy_handler(relocs, labels, split, p, final_handler);
1236                 final_len = (f - (final_handler + 32)) + (p - split);
1237         }
1238 #endif /* CONFIG_64BIT */
1239
1240         resolve_relocs(relocs, labels);
1241         printk("Synthesized TLB refill handler (%u instructions).\n",
1242                final_len);
1243
1244 #ifdef DEBUG_TLB
1245         {
1246                 int i;
1247
1248                 f = final_handler;
1249 #ifdef CONFIG_64BIT
1250                 if (final_len > 32)
1251                         final_len = 64;
1252                 else
1253                         f = final_handler + 32;
1254 #endif /* CONFIG_64BIT */
1255                 for (i = 0; i < final_len; i++)
1256                         printk("%08x\n", f[i]);
1257         }
1258 #endif
1259
1260         memcpy((void *)CAC_BASE, final_handler, 0x100);
1261 }
1262
1263 /*
1264  * TLB load/store/modify handlers.
1265  *
1266  * Only the fastpath gets synthesized at runtime, the slowpath for
1267  * do_page_fault remains normal asm.
1268  */
1269 extern void tlb_do_page_fault_0(void);
1270 extern void tlb_do_page_fault_1(void);
1271
1272 #define __tlb_handler_align \
1273         __attribute__((__aligned__(1 << CONFIG_MIPS_L1_CACHE_SHIFT)))
1274
1275 /*
1276  * 128 instructions for the fastpath handler is generous and should
1277  * never be exceeded.
1278  */
1279 #define FASTPATH_SIZE 128
1280
1281 u32 __tlb_handler_align handle_tlbl[FASTPATH_SIZE];
1282 u32 __tlb_handler_align handle_tlbs[FASTPATH_SIZE];
1283 u32 __tlb_handler_align handle_tlbm[FASTPATH_SIZE];
1284
1285 static void __init
1286 iPTE_LW(u32 **p, struct label **l, unsigned int pte, unsigned int ptr)
1287 {
1288 #ifdef CONFIG_SMP
1289 # ifdef CONFIG_64BIT_PHYS_ADDR
1290         if (cpu_has_64bits)
1291                 i_lld(p, pte, 0, ptr);
1292         else
1293 # endif
1294                 i_LL(p, pte, 0, ptr);
1295 #else
1296 # ifdef CONFIG_64BIT_PHYS_ADDR
1297         if (cpu_has_64bits)
1298                 i_ld(p, pte, 0, ptr);
1299         else
1300 # endif
1301                 i_LW(p, pte, 0, ptr);
1302 #endif
1303 }
1304
1305 static void __init
1306 iPTE_SW(u32 **p, struct reloc **r, unsigned int pte, unsigned int ptr,
1307         unsigned int mode)
1308 {
1309 #ifdef CONFIG_64BIT_PHYS_ADDR
1310         unsigned int hwmode = mode & (_PAGE_VALID | _PAGE_DIRTY);
1311 #endif
1312
1313         i_ori(p, pte, pte, mode);
1314 #ifdef CONFIG_SMP
1315 # ifdef CONFIG_64BIT_PHYS_ADDR
1316         if (cpu_has_64bits)
1317                 i_scd(p, pte, 0, ptr);
1318         else
1319 # endif
1320                 i_SC(p, pte, 0, ptr);
1321
1322         if (r10000_llsc_war())
1323                 il_beqzl(p, r, pte, label_smp_pgtable_change);
1324         else
1325                 il_beqz(p, r, pte, label_smp_pgtable_change);
1326
1327 # ifdef CONFIG_64BIT_PHYS_ADDR
1328         if (!cpu_has_64bits) {
1329                 /* no i_nop needed */
1330                 i_ll(p, pte, sizeof(pte_t) / 2, ptr);
1331                 i_ori(p, pte, pte, hwmode);
1332                 i_sc(p, pte, sizeof(pte_t) / 2, ptr);
1333                 il_beqz(p, r, pte, label_smp_pgtable_change);
1334                 /* no i_nop needed */
1335                 i_lw(p, pte, 0, ptr);
1336         } else
1337                 i_nop(p);
1338 # else
1339         i_nop(p);
1340 # endif
1341 #else
1342 # ifdef CONFIG_64BIT_PHYS_ADDR
1343         if (cpu_has_64bits)
1344                 i_sd(p, pte, 0, ptr);
1345         else
1346 # endif
1347                 i_SW(p, pte, 0, ptr);
1348
1349 # ifdef CONFIG_64BIT_PHYS_ADDR
1350         if (!cpu_has_64bits) {
1351                 i_lw(p, pte, sizeof(pte_t) / 2, ptr);
1352                 i_ori(p, pte, pte, hwmode);
1353                 i_sw(p, pte, sizeof(pte_t) / 2, ptr);
1354                 i_lw(p, pte, 0, ptr);
1355         }
1356 # endif
1357 #endif
1358 }
1359
1360 /*
1361  * Check if PTE is present, if not then jump to LABEL. PTR points to
1362  * the page table where this PTE is located, PTE will be re-loaded
1363  * with it's original value.
1364  */
1365 static void __init
1366 build_pte_present(u32 **p, struct label **l, struct reloc **r,
1367                   unsigned int pte, unsigned int ptr, enum label_id lid)
1368 {
1369         i_andi(p, pte, pte, _PAGE_PRESENT | _PAGE_READ);
1370         i_xori(p, pte, pte, _PAGE_PRESENT | _PAGE_READ);
1371         il_bnez(p, r, pte, lid);
1372         iPTE_LW(p, l, pte, ptr);
1373 }
1374
1375 /* Make PTE valid, store result in PTR. */
1376 static void __init
1377 build_make_valid(u32 **p, struct reloc **r, unsigned int pte,
1378                  unsigned int ptr)
1379 {
1380         unsigned int mode = _PAGE_VALID | _PAGE_ACCESSED;
1381
1382         iPTE_SW(p, r, pte, ptr, mode);
1383 }
1384
1385 /*
1386  * Check if PTE can be written to, if not branch to LABEL. Regardless
1387  * restore PTE with value from PTR when done.
1388  */
1389 static void __init
1390 build_pte_writable(u32 **p, struct label **l, struct reloc **r,
1391                    unsigned int pte, unsigned int ptr, enum label_id lid)
1392 {
1393         i_andi(p, pte, pte, _PAGE_PRESENT | _PAGE_WRITE);
1394         i_xori(p, pte, pte, _PAGE_PRESENT | _PAGE_WRITE);
1395         il_bnez(p, r, pte, lid);
1396         iPTE_LW(p, l, pte, ptr);
1397 }
1398
1399 /* Make PTE writable, update software status bits as well, then store
1400  * at PTR.
1401  */
1402 static void __init
1403 build_make_write(u32 **p, struct reloc **r, unsigned int pte,
1404                  unsigned int ptr)
1405 {
1406         unsigned int mode = (_PAGE_ACCESSED | _PAGE_MODIFIED | _PAGE_VALID
1407                              | _PAGE_DIRTY);
1408
1409         iPTE_SW(p, r, pte, ptr, mode);
1410 }
1411
1412 /*
1413  * Check if PTE can be modified, if not branch to LABEL. Regardless
1414  * restore PTE with value from PTR when done.
1415  */
1416 static void __init
1417 build_pte_modifiable(u32 **p, struct label **l, struct reloc **r,
1418                      unsigned int pte, unsigned int ptr, enum label_id lid)
1419 {
1420         i_andi(p, pte, pte, _PAGE_WRITE);
1421         il_beqz(p, r, pte, lid);
1422         iPTE_LW(p, l, pte, ptr);
1423 }
1424
1425 /*
1426  * R3000 style TLB load/store/modify handlers.
1427  */
1428
1429 /*
1430  * This places the pte into ENTRYLO0 and writes it with tlbwi.
1431  * Then it returns.
1432  */
1433 static void __init
1434 build_r3000_pte_reload_tlbwi(u32 **p, unsigned int pte, unsigned int tmp)
1435 {
1436         i_mtc0(p, pte, C0_ENTRYLO0); /* cp0 delay */
1437         i_mfc0(p, tmp, C0_EPC); /* cp0 delay */
1438         i_tlbwi(p);
1439         i_jr(p, tmp);
1440         i_rfe(p); /* branch delay */
1441 }
1442
1443 /*
1444  * This places the pte into ENTRYLO0 and writes it with tlbwi
1445  * or tlbwr as appropriate.  This is because the index register
1446  * may have the probe fail bit set as a result of a trap on a
1447  * kseg2 access, i.e. without refill.  Then it returns.
1448  */
1449 static void __init
1450 build_r3000_tlb_reload_write(u32 **p, struct label **l, struct reloc **r,
1451                              unsigned int pte, unsigned int tmp)
1452 {
1453         i_mfc0(p, tmp, C0_INDEX);
1454         i_mtc0(p, pte, C0_ENTRYLO0); /* cp0 delay */
1455         il_bltz(p, r, tmp, label_r3000_write_probe_fail); /* cp0 delay */
1456         i_mfc0(p, tmp, C0_EPC); /* branch delay */
1457         i_tlbwi(p); /* cp0 delay */
1458         i_jr(p, tmp);
1459         i_rfe(p); /* branch delay */
1460         l_r3000_write_probe_fail(l, *p);
1461         i_tlbwr(p); /* cp0 delay */
1462         i_jr(p, tmp);
1463         i_rfe(p); /* branch delay */
1464 }
1465
1466 static void __init
1467 build_r3000_tlbchange_handler_head(u32 **p, unsigned int pte,
1468                                    unsigned int ptr)
1469 {
1470         long pgdc = (long)pgd_current;
1471
1472         i_mfc0(p, pte, C0_BADVADDR);
1473         i_lui(p, ptr, rel_hi(pgdc)); /* cp0 delay */
1474         i_lw(p, ptr, rel_lo(pgdc), ptr);
1475         i_srl(p, pte, pte, 22); /* load delay */
1476         i_sll(p, pte, pte, 2);
1477         i_addu(p, ptr, ptr, pte);
1478         i_mfc0(p, pte, C0_CONTEXT);
1479         i_lw(p, ptr, 0, ptr); /* cp0 delay */
1480         i_andi(p, pte, pte, 0xffc); /* load delay */
1481         i_addu(p, ptr, ptr, pte);
1482         i_lw(p, pte, 0, ptr);
1483         i_tlbp(p); /* load delay */
1484 }
1485
1486 static void __init build_r3000_tlb_load_handler(void)
1487 {
1488         u32 *p = handle_tlbl;
1489         struct label *l = labels;
1490         struct reloc *r = relocs;
1491
1492         memset(handle_tlbl, 0, sizeof(handle_tlbl));
1493         memset(labels, 0, sizeof(labels));
1494         memset(relocs, 0, sizeof(relocs));
1495
1496         build_r3000_tlbchange_handler_head(&p, K0, K1);
1497         build_pte_present(&p, &l, &r, K0, K1, label_nopage_tlbl);
1498         i_nop(&p); /* load delay */
1499         build_make_valid(&p, &r, K0, K1);
1500         build_r3000_tlb_reload_write(&p, &l, &r, K0, K1);
1501
1502         l_nopage_tlbl(&l, p);
1503         i_j(&p, (unsigned long)tlb_do_page_fault_0 & 0x0fffffff);
1504         i_nop(&p);
1505
1506         if ((p - handle_tlbl) > FASTPATH_SIZE)
1507                 panic("TLB load handler fastpath space exceeded");
1508
1509         resolve_relocs(relocs, labels);
1510         printk("Synthesized TLB load handler fastpath (%u instructions).\n",
1511                (unsigned int)(p - handle_tlbl));
1512
1513 #ifdef DEBUG_TLB
1514         {
1515                 int i;
1516
1517                 for (i = 0; i < (p - handle_tlbl); i++)
1518                         printk("%08x\n", handle_tlbl[i]);
1519         }
1520 #endif
1521 }
1522
1523 static void __init build_r3000_tlb_store_handler(void)
1524 {
1525         u32 *p = handle_tlbs;
1526         struct label *l = labels;
1527         struct reloc *r = relocs;
1528
1529         memset(handle_tlbs, 0, sizeof(handle_tlbs));
1530         memset(labels, 0, sizeof(labels));
1531         memset(relocs, 0, sizeof(relocs));
1532
1533         build_r3000_tlbchange_handler_head(&p, K0, K1);
1534         build_pte_writable(&p, &l, &r, K0, K1, label_nopage_tlbs);
1535         i_nop(&p); /* load delay */
1536         build_make_write(&p, &r, K0, K1);
1537         build_r3000_tlb_reload_write(&p, &l, &r, K0, K1);
1538
1539         l_nopage_tlbs(&l, p);
1540         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1541         i_nop(&p);
1542
1543         if ((p - handle_tlbs) > FASTPATH_SIZE)
1544                 panic("TLB store handler fastpath space exceeded");
1545
1546         resolve_relocs(relocs, labels);
1547         printk("Synthesized TLB store handler fastpath (%u instructions).\n",
1548                (unsigned int)(p - handle_tlbs));
1549
1550 #ifdef DEBUG_TLB
1551         {
1552                 int i;
1553
1554                 for (i = 0; i < (p - handle_tlbs); i++)
1555                         printk("%08x\n", handle_tlbs[i]);
1556         }
1557 #endif
1558 }
1559
1560 static void __init build_r3000_tlb_modify_handler(void)
1561 {
1562         u32 *p = handle_tlbm;
1563         struct label *l = labels;
1564         struct reloc *r = relocs;
1565
1566         memset(handle_tlbm, 0, sizeof(handle_tlbm));
1567         memset(labels, 0, sizeof(labels));
1568         memset(relocs, 0, sizeof(relocs));
1569
1570         build_r3000_tlbchange_handler_head(&p, K0, K1);
1571         build_pte_modifiable(&p, &l, &r, K0, K1, label_nopage_tlbm);
1572         i_nop(&p); /* load delay */
1573         build_make_write(&p, &r, K0, K1);
1574         build_r3000_pte_reload_tlbwi(&p, K0, K1);
1575
1576         l_nopage_tlbm(&l, p);
1577         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1578         i_nop(&p);
1579
1580         if ((p - handle_tlbm) > FASTPATH_SIZE)
1581                 panic("TLB modify handler fastpath space exceeded");
1582
1583         resolve_relocs(relocs, labels);
1584         printk("Synthesized TLB modify handler fastpath (%u instructions).\n",
1585                (unsigned int)(p - handle_tlbm));
1586
1587 #ifdef DEBUG_TLB
1588         {
1589                 int i;
1590
1591                 for (i = 0; i < (p - handle_tlbm); i++)
1592                         printk("%08x\n", handle_tlbm[i]);
1593         }
1594 #endif
1595 }
1596
1597 /*
1598  * R4000 style TLB load/store/modify handlers.
1599  */
1600 static void __init
1601 build_r4000_tlbchange_handler_head(u32 **p, struct label **l,
1602                                    struct reloc **r, unsigned int pte,
1603                                    unsigned int ptr)
1604 {
1605 #ifdef CONFIG_64BIT
1606         build_get_pmde64(p, l, r, pte, ptr); /* get pmd in ptr */
1607 #else
1608         build_get_pgde32(p, pte, ptr); /* get pgd in ptr */
1609 #endif
1610
1611         i_MFC0(p, pte, C0_BADVADDR);
1612         i_LW(p, ptr, 0, ptr);
1613         i_SRL(p, pte, pte, PAGE_SHIFT + PTE_ORDER - PTE_T_LOG2);
1614         i_andi(p, pte, pte, (PTRS_PER_PTE - 1) << PTE_T_LOG2);
1615         i_ADDU(p, ptr, ptr, pte);
1616
1617 #ifdef CONFIG_SMP
1618         l_smp_pgtable_change(l, *p);
1619 # endif
1620         iPTE_LW(p, l, pte, ptr); /* get even pte */
1621         build_tlb_probe_entry(p);
1622 }
1623
1624 static void __init
1625 build_r4000_tlbchange_handler_tail(u32 **p, struct label **l,
1626                                    struct reloc **r, unsigned int tmp,
1627                                    unsigned int ptr)
1628 {
1629         i_ori(p, ptr, ptr, sizeof(pte_t));
1630         i_xori(p, ptr, ptr, sizeof(pte_t));
1631         build_update_entries(p, tmp, ptr);
1632         build_tlb_write_entry(p, l, r, tlb_indexed);
1633         l_leave(l, *p);
1634         i_eret(p); /* return from trap */
1635
1636 #ifdef CONFIG_64BIT
1637         build_get_pgd_vmalloc64(p, l, r, tmp, ptr);
1638 #endif
1639 }
1640
1641 static void __init build_r4000_tlb_load_handler(void)
1642 {
1643         u32 *p = handle_tlbl;
1644         struct label *l = labels;
1645         struct reloc *r = relocs;
1646
1647         memset(handle_tlbl, 0, sizeof(handle_tlbl));
1648         memset(labels, 0, sizeof(labels));
1649         memset(relocs, 0, sizeof(relocs));
1650
1651         if (bcm1250_m3_war()) {
1652                 i_MFC0(&p, K0, C0_BADVADDR);
1653                 i_MFC0(&p, K1, C0_ENTRYHI);
1654                 i_xor(&p, K0, K0, K1);
1655                 i_SRL(&p, K0, K0, PAGE_SHIFT + 1);
1656                 il_bnez(&p, &r, K0, label_leave);
1657                 /* No need for i_nop */
1658         }
1659
1660         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1661         build_pte_present(&p, &l, &r, K0, K1, label_nopage_tlbl);
1662         build_make_valid(&p, &r, K0, K1);
1663         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1664
1665         l_nopage_tlbl(&l, p);
1666         i_j(&p, (unsigned long)tlb_do_page_fault_0 & 0x0fffffff);
1667         i_nop(&p);
1668
1669         if ((p - handle_tlbl) > FASTPATH_SIZE)
1670                 panic("TLB load handler fastpath space exceeded");
1671
1672         resolve_relocs(relocs, labels);
1673         printk("Synthesized TLB load handler fastpath (%u instructions).\n",
1674                (unsigned int)(p - handle_tlbl));
1675
1676 #ifdef DEBUG_TLB
1677         {
1678                 int i;
1679
1680                 for (i = 0; i < (p - handle_tlbl); i++)
1681                         printk("%08x\n", handle_tlbl[i]);
1682         }
1683 #endif
1684 }
1685
1686 static void __init build_r4000_tlb_store_handler(void)
1687 {
1688         u32 *p = handle_tlbs;
1689         struct label *l = labels;
1690         struct reloc *r = relocs;
1691
1692         memset(handle_tlbs, 0, sizeof(handle_tlbs));
1693         memset(labels, 0, sizeof(labels));
1694         memset(relocs, 0, sizeof(relocs));
1695
1696         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1697         build_pte_writable(&p, &l, &r, K0, K1, label_nopage_tlbs);
1698         build_make_write(&p, &r, K0, K1);
1699         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1700
1701         l_nopage_tlbs(&l, p);
1702         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1703         i_nop(&p);
1704
1705         if ((p - handle_tlbs) > FASTPATH_SIZE)
1706                 panic("TLB store handler fastpath space exceeded");
1707
1708         resolve_relocs(relocs, labels);
1709         printk("Synthesized TLB store handler fastpath (%u instructions).\n",
1710                (unsigned int)(p - handle_tlbs));
1711
1712 #ifdef DEBUG_TLB
1713         {
1714                 int i;
1715
1716                 for (i = 0; i < (p - handle_tlbs); i++)
1717                         printk("%08x\n", handle_tlbs[i]);
1718         }
1719 #endif
1720 }
1721
1722 static void __init build_r4000_tlb_modify_handler(void)
1723 {
1724         u32 *p = handle_tlbm;
1725         struct label *l = labels;
1726         struct reloc *r = relocs;
1727
1728         memset(handle_tlbm, 0, sizeof(handle_tlbm));
1729         memset(labels, 0, sizeof(labels));
1730         memset(relocs, 0, sizeof(relocs));
1731
1732         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1733         build_pte_modifiable(&p, &l, &r, K0, K1, label_nopage_tlbm);
1734         /* Present and writable bits set, set accessed and dirty bits. */
1735         build_make_write(&p, &r, K0, K1);
1736         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1737
1738         l_nopage_tlbm(&l, p);
1739         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1740         i_nop(&p);
1741
1742         if ((p - handle_tlbm) > FASTPATH_SIZE)
1743                 panic("TLB modify handler fastpath space exceeded");
1744
1745         resolve_relocs(relocs, labels);
1746         printk("Synthesized TLB modify handler fastpath (%u instructions).\n",
1747                (unsigned int)(p - handle_tlbm));
1748
1749 #ifdef DEBUG_TLB
1750         {
1751                 int i;
1752
1753                 for (i = 0; i < (p - handle_tlbm); i++)
1754                         printk("%08x\n", handle_tlbm[i]);
1755         }
1756 #endif
1757 }
1758
1759 void __init build_tlb_refill_handler(void)
1760 {
1761         /*
1762          * The refill handler is generated per-CPU, multi-node systems
1763          * may have local storage for it. The other handlers are only
1764          * needed once.
1765          */
1766         static int run_once = 0;
1767
1768         switch (current_cpu_data.cputype) {
1769         case CPU_R2000:
1770         case CPU_R3000:
1771         case CPU_R3000A:
1772         case CPU_R3081E:
1773         case CPU_TX3912:
1774         case CPU_TX3922:
1775         case CPU_TX3927:
1776                 build_r3000_tlb_refill_handler();
1777                 if (!run_once) {
1778                         build_r3000_tlb_load_handler();
1779                         build_r3000_tlb_store_handler();
1780                         build_r3000_tlb_modify_handler();
1781                         run_once++;
1782                 }
1783                 break;
1784
1785         case CPU_R6000:
1786         case CPU_R6000A:
1787                 panic("No R6000 TLB refill handler yet");
1788                 break;
1789
1790         case CPU_R8000:
1791                 panic("No R8000 TLB refill handler yet");
1792                 break;
1793
1794         default:
1795                 build_r4000_tlb_refill_handler();
1796                 if (!run_once) {
1797                         build_r4000_tlb_load_handler();
1798                         build_r4000_tlb_store_handler();
1799                         build_r4000_tlb_modify_handler();
1800                         run_once++;
1801                 }
1802         }
1803 }
1804
1805 void __init flush_tlb_handlers(void)
1806 {
1807         flush_icache_range((unsigned long)handle_tlbl,
1808                            (unsigned long)handle_tlbl + sizeof(handle_tlbl));
1809         flush_icache_range((unsigned long)handle_tlbs,
1810                            (unsigned long)handle_tlbs + sizeof(handle_tlbs));
1811         flush_icache_range((unsigned long)handle_tlbm,
1812                            (unsigned long)handle_tlbm + sizeof(handle_tlbm));
1813 }