MIPS: Alchemy: devboard register abstraction
[linux-2.6.git] / arch / mips / include / asm / mach-db1x00 / bcsr.h
1 /*
2  * bcsr.h -- Db1xxx/Pb1xxx Devboard CPLD registers ("BCSR") abstraction.
3  *
4  * All Alchemy development boards (except, of course, the weird PB1000)
5  * have a few registers in a CPLD with standardised layout; they mostly
6  * only differ in base address and bit meanings in the RESETS and BOARD
7  * registers.
8  *
9  * All data taken from the official AMD board documentation sheets.
10  */
11
12 #ifndef _DB1XXX_BCSR_H_
13 #define _DB1XXX_BCSR_H_
14
15
16 /* BCSR base addresses on various boards. BCSR base 2 refers to the
17  * physical address of the first HEXLEDS register, which is usually
18  * a variable offset from the WHOAMI register.
19  */
20
21 /* DB1000, DB1100, DB1500, PB1100, PB1500 */
22 #define DB1000_BCSR_PHYS_ADDR   0x0E000000
23 #define DB1000_BCSR_HEXLED_OFS  0x01000000
24
25 #define DB1550_BCSR_PHYS_ADDR   0x0F000000
26 #define DB1550_BCSR_HEXLED_OFS  0x00400000
27
28 #define PB1550_BCSR_PHYS_ADDR   0x0F000000
29 #define PB1550_BCSR_HEXLED_OFS  0x00800000
30
31 #define DB1200_BCSR_PHYS_ADDR   0x19800000
32 #define DB1200_BCSR_HEXLED_OFS  0x00400000
33
34 #define PB1200_BCSR_PHYS_ADDR   0x0D800000
35 #define PB1200_BCSR_HEXLED_OFS  0x00400000
36
37
38 enum bcsr_id {
39         /* BCSR base 1 */
40         BCSR_WHOAMI     = 0,
41         BCSR_STATUS,
42         BCSR_SWITCHES,
43         BCSR_RESETS,
44         BCSR_PCMCIA,
45         BCSR_BOARD,
46         BCSR_LEDS,
47         BCSR_SYSTEM,
48         /* Au1200/1300 based boards */
49         BCSR_INTCLR,
50         BCSR_INTSET,
51         BCSR_MASKCLR,
52         BCSR_MASKSET,
53         BCSR_SIGSTAT,
54         BCSR_INTSTAT,
55
56         /* BCSR base 2 */
57         BCSR_HEXLEDS,
58         BCSR_RSVD1,
59         BCSR_HEXCLEAR,
60
61         BCSR_CNT,
62 };
63
64 /* register offsets, valid for all Db1xxx/Pb1xxx boards */
65 #define BCSR_REG_WHOAMI         0x00
66 #define BCSR_REG_STATUS         0x04
67 #define BCSR_REG_SWITCHES       0x08
68 #define BCSR_REG_RESETS         0x0c
69 #define BCSR_REG_PCMCIA         0x10
70 #define BCSR_REG_BOARD          0x14
71 #define BCSR_REG_LEDS           0x18
72 #define BCSR_REG_SYSTEM         0x1c
73 /* Au1200/Au1300 based boards: CPLD IRQ muxer */
74 #define BCSR_REG_INTCLR         0x20
75 #define BCSR_REG_INTSET         0x24
76 #define BCSR_REG_MASKCLR        0x28
77 #define BCSR_REG_MASKSET        0x2c
78 #define BCSR_REG_SIGSTAT        0x30
79 #define BCSR_REG_INTSTAT        0x34
80
81 /* hexled control, offset from BCSR base 2 */
82 #define BCSR_REG_HEXLEDS        0x00
83 #define BCSR_REG_HEXCLEAR       0x08
84
85 /*
86  * Register Bits and Pieces.
87  */
88 #define BCSR_WHOAMI_DCID(x)             ((x) & 0xf)
89 #define BCSR_WHOAMI_CPLD(x)             (((x) >> 4) & 0xf)
90 #define BCSR_WHOAMI_BOARD(x)            (((x) >> 8) & 0xf)
91
92 /* register "WHOAMI" bits 11:8 identify the board */
93 enum bcsr_whoami_boards {
94         BCSR_WHOAMI_PB1500 = 1,
95         BCSR_WHOAMI_PB1500R2,
96         BCSR_WHOAMI_PB1100,
97         BCSR_WHOAMI_DB1000,
98         BCSR_WHOAMI_DB1100,
99         BCSR_WHOAMI_DB1500,
100         BCSR_WHOAMI_DB1550,
101         BCSR_WHOAMI_PB1550_DDR,
102         BCSR_WHOAMI_PB1550 = BCSR_WHOAMI_PB1550_DDR,
103         BCSR_WHOAMI_PB1550_SDR,
104         BCSR_WHOAMI_PB1200_DDR1,
105         BCSR_WHOAMI_PB1200 = BCSR_WHOAMI_PB1200_DDR1,
106         BCSR_WHOAMI_PB1200_DDR2,
107         BCSR_WHOAMI_DB1200,
108 };
109
110 /* STATUS reg.  Unless otherwise noted, they're valid on all boards.
111  * PB1200 = DB1200.
112  */
113 #define BCSR_STATUS_PC0VS               0x0003
114 #define BCSR_STATUS_PC1VS               0x000C
115 #define BCSR_STATUS_PC0FI               0x0010
116 #define BCSR_STATUS_PC1FI               0x0020
117 #define BCSR_STATUS_PB1550_SWAPBOOT     0x0040
118 #define BCSR_STATUS_SRAMWIDTH           0x0080
119 #define BCSR_STATUS_FLASHBUSY           0x0100
120 #define BCSR_STATUS_ROMBUSY             0x0400
121 #define BCSR_STATUS_SD0WP               0x0400  /* DB1200 */
122 #define BCSR_STATUS_SD1WP               0x0800
123 #define BCSR_STATUS_USBOTGID            0x0800  /* PB/DB1550 */
124 #define BCSR_STATUS_DB1000_SWAPBOOT     0x2000
125 #define BCSR_STATUS_DB1200_SWAPBOOT     0x0040  /* DB1200 */
126 #define BCSR_STATUS_IDECBLID            0x0200  /* DB1200 */
127 #define BCSR_STATUS_DB1200_U0RXD        0x1000  /* DB1200 */
128 #define BCSR_STATUS_DB1200_U1RXD        0x2000  /* DB1200 */
129 #define BCSR_STATUS_FLASHDEN            0xC000
130 #define BCSR_STATUS_DB1550_U0RXD        0x1000  /* DB1550 */
131 #define BCSR_STATUS_DB1550_U3RXD        0x2000  /* DB1550 */
132 #define BCSR_STATUS_PB1550_U0RXD        0x1000  /* PB1550 */
133 #define BCSR_STATUS_PB1550_U1RXD        0x2000  /* PB1550 */
134 #define BCSR_STATUS_PB1550_U3RXD        0x8000  /* PB1550 */
135
136
137 /* DB/PB1000,1100,1500,1550 */
138 #define BCSR_RESETS_PHY0                0x0001
139 #define BCSR_RESETS_PHY1                0x0002
140 #define BCSR_RESETS_DC                  0x0004
141 #define BCSR_RESETS_FIR_SEL             0x2000
142 #define BCSR_RESETS_IRDA_MODE_MASK      0xC000
143 #define BCSR_RESETS_IRDA_MODE_FULL      0x0000
144 #define BCSR_RESETS_PB1550_WSCFSM       0x2000
145 #define BCSR_RESETS_IRDA_MODE_OFF       0x4000
146 #define BCSR_RESETS_IRDA_MODE_2_3       0x8000
147 #define BCSR_RESETS_IRDA_MODE_1_3       0xC000
148 #define BCSR_RESETS_DMAREQ              0x8000  /* PB1550 */
149
150 #define BCSR_BOARD_PCIM66EN             0x0001
151 #define BCSR_BOARD_SD0PWR               0x0040
152 #define BCSR_BOARD_SD1PWR               0x0080
153 #define BCSR_BOARD_PCIM33               0x0100
154 #define BCSR_BOARD_PCIEXTARB            0x0200
155 #define BCSR_BOARD_GPIO200RST           0x0400
156 #define BCSR_BOARD_PCICLKOUT            0x0800
157 #define BCSR_BOARD_PCICFG               0x1000
158 #define BCSR_BOARD_SPISEL               0x4000  /* PB/DB1550 */
159 #define BCSR_BOARD_SD0WP                0x4000  /* DB1100 */
160 #define BCSR_BOARD_SD1WP                0x8000  /* DB1100 */
161
162
163 /* DB/PB1200 */
164 #define BCSR_RESETS_ETH                 0x0001
165 #define BCSR_RESETS_CAMERA              0x0002
166 #define BCSR_RESETS_DC                  0x0004
167 #define BCSR_RESETS_IDE                 0x0008
168 #define BCSR_RESETS_TV                  0x0010  /* DB1200 */
169 /* Not resets but in the same register */
170 #define BCSR_RESETS_PWMR1MUX            0x0800  /* DB1200 */
171 #define BCSR_RESETS_PB1200_WSCFSM       0x0800  /* PB1200 */
172 #define BCSR_RESETS_PSC0MUX             0x1000
173 #define BCSR_RESETS_PSC1MUX             0x2000
174 #define BCSR_RESETS_SPISEL              0x4000
175 #define BCSR_RESETS_SD1MUX              0x8000  /* PB1200 */
176
177 #define BCSR_BOARD_LCDVEE               0x0001
178 #define BCSR_BOARD_LCDVDD               0x0002
179 #define BCSR_BOARD_LCDBL                0x0004
180 #define BCSR_BOARD_CAMSNAP              0x0010
181 #define BCSR_BOARD_CAMPWR               0x0020
182 #define BCSR_BOARD_SD0PWR               0x0040
183
184
185 #define BCSR_SWITCHES_DIP               0x00FF
186 #define BCSR_SWITCHES_DIP_1             0x0080
187 #define BCSR_SWITCHES_DIP_2             0x0040
188 #define BCSR_SWITCHES_DIP_3             0x0020
189 #define BCSR_SWITCHES_DIP_4             0x0010
190 #define BCSR_SWITCHES_DIP_5             0x0008
191 #define BCSR_SWITCHES_DIP_6             0x0004
192 #define BCSR_SWITCHES_DIP_7             0x0002
193 #define BCSR_SWITCHES_DIP_8             0x0001
194 #define BCSR_SWITCHES_ROTARY            0x0F00
195
196
197 #define BCSR_PCMCIA_PC0VPP              0x0003
198 #define BCSR_PCMCIA_PC0VCC              0x000C
199 #define BCSR_PCMCIA_PC0DRVEN            0x0010
200 #define BCSR_PCMCIA_PC0RST              0x0080
201 #define BCSR_PCMCIA_PC1VPP              0x0300
202 #define BCSR_PCMCIA_PC1VCC              0x0C00
203 #define BCSR_PCMCIA_PC1DRVEN            0x1000
204 #define BCSR_PCMCIA_PC1RST              0x8000
205
206
207 #define BCSR_LEDS_DECIMALS              0x0003
208 #define BCSR_LEDS_LED0                  0x0100
209 #define BCSR_LEDS_LED1                  0x0200
210 #define BCSR_LEDS_LED2                  0x0400
211 #define BCSR_LEDS_LED3                  0x0800
212
213
214 #define BCSR_SYSTEM_RESET               0x8000  /* clear to reset */
215 #define BCSR_SYSTEM_PWROFF              0x4000  /* set to power off */
216 #define BCSR_SYSTEM_VDDI                0x001F  /* PB1xxx boards */
217
218
219
220
221 /* initialize BCSR for a board. Provide the PHYSICAL addresses of both
222  * BCSR spaces.
223  */
224 void __init bcsr_init(unsigned long bcsr1_phys, unsigned long bcsr2_phys);
225
226 /* read a board register */
227 unsigned short bcsr_read(enum bcsr_id reg);
228
229 /* write to a board register */
230 void bcsr_write(enum bcsr_id reg, unsigned short val);
231
232 /* modify a register. clear bits set in 'clr', set bits set in 'set' */
233 void bcsr_mod(enum bcsr_id reg, unsigned short clr, unsigned short set);
234
235 #endif