MIPS: Alchemy: devboards: consolidate files
[linux-2.6.git] / arch / mips / alchemy / devboards / pb1500 / board_setup.c
1 /*
2  * Copyright 2000, 2008 MontaVista Software Inc.
3  * Author: MontaVista Software, Inc. <source@mvista.com>
4  *
5  *  This program is free software; you can redistribute  it and/or modify it
6  *  under  the terms of  the GNU General  Public License as published by the
7  *  Free Software Foundation;  either version 2 of the  License, or (at your
8  *  option) any later version.
9  *
10  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
11  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
12  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
13  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
14  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
15  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
16  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
17  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
18  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
19  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
20  *
21  *  You should have received a copy of the  GNU General Public License along
22  *  with this program; if not, write  to the Free Software Foundation, Inc.,
23  *  675 Mass Ave, Cambridge, MA 02139, USA.
24  */
25
26 #include <linux/init.h>
27 #include <linux/delay.h>
28
29 #include <asm/mach-au1x00/au1000.h>
30 #include <asm/mach-pb1x00/pb1500.h>
31
32
33 char irq_tab_alchemy[][5] __initdata = {
34         [12] = { -1, INTA, INTX, INTX, INTX },   /* IDSEL 12 - HPT370   */
35         [13] = { -1, INTA, INTB, INTC, INTD },   /* IDSEL 13 - PCI slot */
36 };
37
38 struct au1xxx_irqmap __initdata au1xxx_irq_map[] = {
39         { AU1500_GPIO_204, INTC_INT_HIGH_LEVEL, 0 },
40         { AU1500_GPIO_201, INTC_INT_LOW_LEVEL, 0 },
41         { AU1500_GPIO_202, INTC_INT_LOW_LEVEL, 0 },
42         { AU1500_GPIO_203, INTC_INT_LOW_LEVEL, 0 },
43         { AU1500_GPIO_205, INTC_INT_LOW_LEVEL, 0 },
44 };
45
46 int __initdata au1xxx_nr_irqs = ARRAY_SIZE(au1xxx_irq_map);
47
48
49 const char *get_system_type(void)
50 {
51         return "Alchemy Pb1500";
52 }
53
54 void board_reset(void)
55 {
56         /* Hit BCSR.RST_VDDI[SOFT_RESET] */
57         au_writel(0x00000000, PB1500_RST_VDDI);
58 }
59
60 void __init board_setup(void)
61 {
62         u32 pin_func;
63         u32 sys_freqctrl, sys_clksrc;
64
65         sys_clksrc = sys_freqctrl = pin_func = 0;
66         /* Set AUX clock to 12 MHz * 8 = 96 MHz */
67         au_writel(8, SYS_AUXPLL);
68         au_writel(0, SYS_PINSTATERD);
69         udelay(100);
70
71 #if defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE)
72
73         /* GPIO201 is input for PCMCIA card detect */
74         /* GPIO203 is input for PCMCIA interrupt request */
75         au_writel(au_readl(GPIO2_DIR) & ~((1 << 1) | (1 << 3)), GPIO2_DIR);
76
77         /* Zero and disable FREQ2 */
78         sys_freqctrl = au_readl(SYS_FREQCTRL0);
79         sys_freqctrl &= ~0xFFF00000;
80         au_writel(sys_freqctrl, SYS_FREQCTRL0);
81
82         /* zero and disable USBH/USBD clocks */
83         sys_clksrc = au_readl(SYS_CLKSRC);
84         sys_clksrc &= ~(SYS_CS_CUD | SYS_CS_DUD | SYS_CS_MUD_MASK |
85                         SYS_CS_CUH | SYS_CS_DUH | SYS_CS_MUH_MASK);
86         au_writel(sys_clksrc, SYS_CLKSRC);
87
88         sys_freqctrl = au_readl(SYS_FREQCTRL0);
89         sys_freqctrl &= ~0xFFF00000;
90
91         sys_clksrc = au_readl(SYS_CLKSRC);
92         sys_clksrc &= ~(SYS_CS_CUD | SYS_CS_DUD | SYS_CS_MUD_MASK |
93                         SYS_CS_CUH | SYS_CS_DUH | SYS_CS_MUH_MASK);
94
95         /* FREQ2 = aux/2 = 48 MHz */
96         sys_freqctrl |= (0 << SYS_FC_FRDIV2_BIT) | SYS_FC_FE2 | SYS_FC_FS2;
97         au_writel(sys_freqctrl, SYS_FREQCTRL0);
98
99         /*
100          * Route 48MHz FREQ2 into USB Host and/or Device
101          */
102         sys_clksrc |= SYS_CS_MUX_FQ2 << SYS_CS_MUH_BIT;
103         au_writel(sys_clksrc, SYS_CLKSRC);
104
105         pin_func = au_readl(SYS_PINFUNC) & ~SYS_PF_USB;
106         /* 2nd USB port is USB host */
107         pin_func |= SYS_PF_USB;
108         au_writel(pin_func, SYS_PINFUNC);
109 #endif /* defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE) */
110
111 #ifdef CONFIG_PCI
112         /* Setup PCI bus controller */
113         au_writel(0, Au1500_PCI_CMEM);
114         au_writel(0x00003fff, Au1500_CFG_BASE);
115 #if defined(__MIPSEB__)
116         au_writel(0xf | (2 << 6) | (1 << 4), Au1500_PCI_CFG);
117 #else
118         au_writel(0xf, Au1500_PCI_CFG);
119 #endif
120         au_writel(0xf0000000, Au1500_PCI_MWMASK_DEV);
121         au_writel(0, Au1500_PCI_MWBASE_REV_CCL);
122         au_writel(0x02a00356, Au1500_PCI_STATCMD);
123         au_writel(0x00003c04, Au1500_PCI_HDRTYPE);
124         au_writel(0x00000008, Au1500_PCI_MBAR);
125         au_sync();
126 #endif
127
128         /* Enable sys bus clock divider when IDLE state or no bus activity. */
129         au_writel(au_readl(SYS_POWERCTRL) | (0x3 << 5), SYS_POWERCTRL);
130
131         /* Enable the RTC if not already enabled */
132         if (!(au_readl(0xac000028) & 0x20)) {
133                 printk(KERN_INFO "enabling clock ...\n");
134                 au_writel((au_readl(0xac000028) | 0x20), 0xac000028);
135         }
136         /* Put the clock in BCD mode */
137         if (au_readl(0xac00002c) & 0x4) { /* reg B */
138                 au_writel(au_readl(0xac00002c) & ~0x4, 0xac00002c);
139                 au_sync();
140         }
141 }