MIPS: Alchemy: devboard register abstraction
[linux-2.6.git] / arch / mips / alchemy / devboards / pb1200 / board_setup.c
1 /*
2  *
3  * BRIEF MODULE DESCRIPTION
4  *      Alchemy Pb1200/Db1200 board setup.
5  *
6  *  This program is free software; you can redistribute  it and/or modify it
7  *  under  the terms of  the GNU General  Public License as published by the
8  *  Free Software Foundation;  either version 2 of the  License, or (at your
9  *  option) any later version.
10  *
11  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
12  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
13  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
14  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
15  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
16  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
17  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
18  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
19  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
20  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
21  *
22  *  You should have received a copy of the  GNU General Public License along
23  *  with this program; if not, write  to the Free Software Foundation, Inc.,
24  *  675 Mass Ave, Cambridge, MA 02139, USA.
25  */
26
27 #include <linux/init.h>
28 #include <linux/sched.h>
29
30 #include <asm/mach-db1x00/bcsr.h>
31
32 #include <prom.h>
33 #include <au1xxx.h>
34
35
36 const char *get_system_type(void)
37 {
38         return "Alchemy Pb1200";
39 }
40
41 void board_reset(void)
42 {
43         bcsr_write(BCSR_RESETS, 0);
44         bcsr_write(BCSR_SYSTEM, 0);
45 }
46
47 void __init board_setup(void)
48 {
49         char *argptr;
50
51 #ifdef CONFIG_MIPS_PB1200
52         printk(KERN_INFO "AMD Alchemy Pb1200 Board\n");
53         bcsr_init(PB1200_BCSR_PHYS_ADDR,
54                   PB1200_BCSR_PHYS_ADDR + PB1200_BCSR_HEXLED_OFS);
55 #endif
56 #ifdef CONFIG_MIPS_DB1200
57         printk(KERN_INFO "AMD Alchemy Db1200 Board\n");
58         bcsr_init(DB1200_BCSR_PHYS_ADDR,
59                   DB1200_BCSR_PHYS_ADDR + DB1200_BCSR_HEXLED_OFS);
60 #endif
61
62         argptr = prom_getcmdline();
63 #ifdef CONFIG_SERIAL_8250_CONSOLE
64         argptr = strstr(argptr, "console=");
65         if (argptr == NULL) {
66                 argptr = prom_getcmdline();
67                 strcat(argptr, " console=ttyS0,115200");
68         }
69 #endif
70 #ifdef CONFIG_FB_AU1200
71         strcat(argptr, " video=au1200fb:panel:bs");
72 #endif
73
74 #if 0
75         {
76                 u32 pin_func;
77
78                 /*
79                  * Enable PSC1 SYNC for AC97.  Normaly done in audio driver,
80                  * but it is board specific code, so put it here.
81                  */
82                 pin_func = au_readl(SYS_PINFUNC);
83                 au_sync();
84                 pin_func |= SYS_PF_MUST_BE_SET | SYS_PF_PSC1_S1;
85                 au_writel(pin_func, SYS_PINFUNC);
86
87                 au_writel(0, (u32)bcsr | 0x10); /* turn off PCMCIA power */
88                 au_sync();
89         }
90 #endif
91
92 #if defined(CONFIG_I2C_AU1550)
93         {
94                 u32 freq0, clksrc;
95                 u32 pin_func;
96
97                 /* Select SMBus in CPLD */
98                 bcsr_mod(BCSR_RESETS, BCSR_RESETS_PSC0MUX, 0);
99
100                 pin_func = au_readl(SYS_PINFUNC);
101                 au_sync();
102                 pin_func &= ~(SYS_PINFUNC_P0A | SYS_PINFUNC_P0B);
103                 /* Set GPIOs correctly */
104                 pin_func |= 2 << 17;
105                 au_writel(pin_func, SYS_PINFUNC);
106                 au_sync();
107
108                 /* The I2C driver depends on 50 MHz clock */
109                 freq0 = au_readl(SYS_FREQCTRL0);
110                 au_sync();
111                 freq0 &= ~(SYS_FC_FRDIV1_MASK | SYS_FC_FS1 | SYS_FC_FE1);
112                 freq0 |= 3 << SYS_FC_FRDIV1_BIT;
113                 /* 396 MHz / (3 + 1) * 2 == 49.5 MHz */
114                 au_writel(freq0, SYS_FREQCTRL0);
115                 au_sync();
116                 freq0 |= SYS_FC_FE1;
117                 au_writel(freq0, SYS_FREQCTRL0);
118                 au_sync();
119
120                 clksrc = au_readl(SYS_CLKSRC);
121                 au_sync();
122                 clksrc &= ~(SYS_CS_CE0 | SYS_CS_DE0 | SYS_CS_ME0_MASK);
123                 /* Bit 22 is EXTCLK0 for PSC0 */
124                 clksrc |= SYS_CS_MUX_FQ1 << SYS_CS_ME0_BIT;
125                 au_writel(clksrc, SYS_CLKSRC);
126                 au_sync();
127         }
128 #endif
129
130         /*
131          * The Pb1200 development board uses external MUX for PSC0 to
132          * support SMB/SPI. bcsr_resets bit 12: 0=SMB 1=SPI
133          */
134 #ifdef CONFIG_I2C_AU1550
135         bcsr_mod(BCSR_RESETS, BCSR_RESETS_PSC0MUX, 0);
136 #endif
137         au_sync();
138 }
139
140 int board_au1200fb_panel(void)
141 {
142         return (bcsr_read(BCSR_SWITCHES) >> 8) & 0x0f;
143 }
144
145 int board_au1200fb_panel_init(void)
146 {
147         /* Apply power */
148         bcsr_mod(BCSR_BOARD, 0, BCSR_BOARD_LCDVEE | BCSR_BOARD_LCDVDD |
149                                 BCSR_BOARD_LCDBL);
150         /* printk(KERN_DEBUG "board_au1200fb_panel_init()\n"); */
151         return 0;
152 }
153
154 int board_au1200fb_panel_shutdown(void)
155 {
156         /* Remove power */
157         bcsr_mod(BCSR_BOARD, BCSR_BOARD_LCDVEE | BCSR_BOARD_LCDVDD |
158                              BCSR_BOARD_LCDBL, 0);
159         /* printk(KERN_DEBUG "board_au1200fb_panel_shutdown()\n"); */
160         return 0;
161 }