MIPS: Alchemy: devboard register abstraction
[linux-2.6.git] / arch / mips / alchemy / devboards / pb1100 / board_setup.c
1 /*
2  * Copyright 2002, 2008 MontaVista Software Inc.
3  * Author: MontaVista Software, Inc. <source@mvista.com>
4  *
5  *  This program is free software; you can redistribute  it and/or modify it
6  *  under  the terms of  the GNU General  Public License as published by the
7  *  Free Software Foundation;  either version 2 of the  License, or (at your
8  *  option) any later version.
9  *
10  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
11  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
12  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
13  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
14  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
15  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
16  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
17  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
18  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
19  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
20  *
21  *  You should have received a copy of the  GNU General Public License along
22  *  with this program; if not, write  to the Free Software Foundation, Inc.,
23  *  675 Mass Ave, Cambridge, MA 02139, USA.
24  */
25
26 #include <linux/gpio.h>
27 #include <linux/init.h>
28 #include <linux/delay.h>
29 #include <linux/interrupt.h>
30
31 #include <asm/mach-au1x00/au1000.h>
32 #include <asm/mach-pb1x00/pb1100.h>
33 #include <asm/mach-db1x00/bcsr.h>
34
35 #include <prom.h>
36
37
38 struct au1xxx_irqmap __initdata au1xxx_irq_map[] = {
39         { AU1000_GPIO_9,  IRQF_TRIGGER_LOW, 0 }, /* PCMCIA Card Fully_Inserted# */
40         { AU1000_GPIO_10, IRQF_TRIGGER_LOW, 0 }, /* PCMCIA Card STSCHG# */
41         { AU1000_GPIO_11, IRQF_TRIGGER_LOW, 0 }, /* PCMCIA Card IRQ# */
42         { AU1000_GPIO_13, IRQF_TRIGGER_LOW, 0 }, /* DC_IRQ# */
43 };
44
45
46 const char *get_system_type(void)
47 {
48         return "Alchemy Pb1100";
49 }
50
51 void board_reset(void)
52 {
53         bcsr_write(BCSR_SYSTEM, 0);
54 }
55
56 void __init board_init_irq(void)
57 {
58         au1xxx_setup_irqmap(au1xxx_irq_map, ARRAY_SIZE(au1xxx_irq_map));
59 }
60
61 void __init board_setup(void)
62 {
63         volatile void __iomem *base = (volatile void __iomem *)0xac000000UL;
64         char *argptr;
65
66         bcsr_init(DB1000_BCSR_PHYS_ADDR,
67                   DB1000_BCSR_PHYS_ADDR + DB1000_BCSR_HEXLED_OFS);
68
69         argptr = prom_getcmdline();
70 #ifdef CONFIG_SERIAL_8250_CONSOLE
71         argptr = strstr(argptr, "console=");
72         if (argptr == NULL) {
73                 argptr = prom_getcmdline();
74                 strcat(argptr, " console=ttyS0,115200");
75         }
76 #endif
77
78 #ifdef CONFIG_FB_AU1100
79         argptr = strstr(argptr, "video=");
80         if (argptr == NULL) {
81                 argptr = prom_getcmdline();
82                 /* default panel */
83                 /*strcat(argptr, " video=au1100fb:panel:Sharp_320x240_16");*/
84         }
85 #endif
86
87 #if defined(CONFIG_SOUND_AU1X00) && !defined(CONFIG_SOC_AU1000)
88         /* au1000 does not support vra, au1500 and au1100 do */
89         strcat(argptr, " au1000_audio=vra");
90         argptr = prom_getcmdline();
91 #endif
92
93         /* Set AUX clock to 12 MHz * 8 = 96 MHz */
94         au_writel(8, SYS_AUXPLL);
95         alchemy_gpio1_input_enable();
96         udelay(100);
97
98 #if defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE)
99         {
100                 u32 pin_func, sys_freqctrl, sys_clksrc;
101
102                 /* Configure pins GPIO[14:9] as GPIO */
103                 pin_func = au_readl(SYS_PINFUNC) & ~SYS_PF_UR3;
104
105                 /* Zero and disable FREQ2 */
106                 sys_freqctrl = au_readl(SYS_FREQCTRL0);
107                 sys_freqctrl &= ~0xFFF00000;
108                 au_writel(sys_freqctrl, SYS_FREQCTRL0);
109
110                 /* Zero and disable USBH/USBD/IrDA clock */
111                 sys_clksrc = au_readl(SYS_CLKSRC);
112                 sys_clksrc &= ~(SYS_CS_CIR | SYS_CS_DIR | SYS_CS_MIR_MASK);
113                 au_writel(sys_clksrc, SYS_CLKSRC);
114
115                 sys_freqctrl = au_readl(SYS_FREQCTRL0);
116                 sys_freqctrl &= ~0xFFF00000;
117
118                 sys_clksrc = au_readl(SYS_CLKSRC);
119                 sys_clksrc &= ~(SYS_CS_CIR | SYS_CS_DIR | SYS_CS_MIR_MASK);
120
121                 /* FREQ2 = aux / 2 = 48 MHz */
122                 sys_freqctrl |= (0 << SYS_FC_FRDIV2_BIT) |
123                                 SYS_FC_FE2 | SYS_FC_FS2;
124                 au_writel(sys_freqctrl, SYS_FREQCTRL0);
125
126                 /*
127                  * Route 48 MHz FREQ2 into USBH/USBD/IrDA
128                  */
129                 sys_clksrc |= SYS_CS_MUX_FQ2 << SYS_CS_MIR_BIT;
130                 au_writel(sys_clksrc, SYS_CLKSRC);
131
132                 /* Setup the static bus controller */
133                 au_writel(0x00000002, MEM_STCFG3);  /* type = PCMCIA */
134                 au_writel(0x280E3D07, MEM_STTIME3); /* 250ns cycle time */
135                 au_writel(0x10000000, MEM_STADDR3); /* any PCMCIA select */
136
137                 /*
138                  * Get USB Functionality pin state (device vs host drive pins).
139                  */
140                 pin_func = au_readl(SYS_PINFUNC) & ~SYS_PF_USB;
141                 /* 2nd USB port is USB host. */
142                 pin_func |= SYS_PF_USB;
143                 au_writel(pin_func, SYS_PINFUNC);
144         }
145 #endif /* defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE) */
146
147         /* Enable sys bus clock divider when IDLE state or no bus activity. */
148         au_writel(au_readl(SYS_POWERCTRL) | (0x3 << 5), SYS_POWERCTRL);
149
150         /* Enable the RTC if not already enabled. */
151         if (!(readb(base + 0x28) & 0x20)) {
152                 writeb(readb(base + 0x28) | 0x20, base + 0x28);
153                 au_sync();
154         }
155         /* Put the clock in BCD mode. */
156         if (readb(base + 0x2C) & 0x4) { /* reg B */
157                 writeb(readb(base + 0x2c) & ~0x4, base + 0x2c);
158                 au_sync();
159         }
160 }