efdd69490009a5b196c8ccdfd13a9afb8bf47f6b
[linux-2.6.git] / arch / ia64 / sn / pci / pci_dma.c
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * Copyright (C) 2000,2002-2005 Silicon Graphics, Inc. All rights reserved.
7  *
8  * Routines for PCI DMA mapping.  See Documentation/DMA-API.txt for
9  * a description of how these routines should be used.
10  */
11
12 #include <linux/module.h>
13 #include <linux/dma-attrs.h>
14 #include <linux/dma-mapping.h>
15 #include <asm/dma.h>
16 #include <asm/sn/intr.h>
17 #include <asm/sn/pcibus_provider_defs.h>
18 #include <asm/sn/pcidev.h>
19 #include <asm/sn/sn_sal.h>
20
21 #define SG_ENT_VIRT_ADDRESS(sg) (sg_virt((sg)))
22 #define SG_ENT_PHYS_ADDRESS(SG) virt_to_phys(SG_ENT_VIRT_ADDRESS(SG))
23
24 /**
25  * sn_dma_supported - test a DMA mask
26  * @dev: device to test
27  * @mask: DMA mask to test
28  *
29  * Return whether the given PCI device DMA address mask can be supported
30  * properly.  For example, if your device can only drive the low 24-bits
31  * during PCI bus mastering, then you would pass 0x00ffffff as the mask to
32  * this function.  Of course, SN only supports devices that have 32 or more
33  * address bits when using the PMU.
34  */
35 static int sn_dma_supported(struct device *dev, u64 mask)
36 {
37         BUG_ON(dev->bus != &pci_bus_type);
38
39         if (mask < 0x7fffffff)
40                 return 0;
41         return 1;
42 }
43
44 /**
45  * sn_dma_set_mask - set the DMA mask
46  * @dev: device to set
47  * @dma_mask: new mask
48  *
49  * Set @dev's DMA mask if the hw supports it.
50  */
51 int sn_dma_set_mask(struct device *dev, u64 dma_mask)
52 {
53         BUG_ON(dev->bus != &pci_bus_type);
54
55         if (!sn_dma_supported(dev, dma_mask))
56                 return 0;
57
58         *dev->dma_mask = dma_mask;
59         return 1;
60 }
61 EXPORT_SYMBOL(sn_dma_set_mask);
62
63 /**
64  * sn_dma_alloc_coherent - allocate memory for coherent DMA
65  * @dev: device to allocate for
66  * @size: size of the region
67  * @dma_handle: DMA (bus) address
68  * @flags: memory allocation flags
69  *
70  * dma_alloc_coherent() returns a pointer to a memory region suitable for
71  * coherent DMA traffic to/from a PCI device.  On SN platforms, this means
72  * that @dma_handle will have the %PCIIO_DMA_CMD flag set.
73  *
74  * This interface is usually used for "command" streams (e.g. the command
75  * queue for a SCSI controller).  See Documentation/DMA-API.txt for
76  * more information.
77  */
78 static void *sn_dma_alloc_coherent(struct device *dev, size_t size,
79                                    dma_addr_t * dma_handle, gfp_t flags)
80 {
81         void *cpuaddr;
82         unsigned long phys_addr;
83         int node;
84         struct pci_dev *pdev = to_pci_dev(dev);
85         struct sn_pcibus_provider *provider = SN_PCIDEV_BUSPROVIDER(pdev);
86
87         BUG_ON(dev->bus != &pci_bus_type);
88
89         /*
90          * Allocate the memory.
91          */
92         node = pcibus_to_node(pdev->bus);
93         if (likely(node >=0)) {
94                 struct page *p = alloc_pages_node(node, flags, get_order(size));
95
96                 if (likely(p))
97                         cpuaddr = page_address(p);
98                 else
99                         return NULL;
100         } else
101                 cpuaddr = (void *)__get_free_pages(flags, get_order(size));
102
103         if (unlikely(!cpuaddr))
104                 return NULL;
105
106         memset(cpuaddr, 0x0, size);
107
108         /* physical addr. of the memory we just got */
109         phys_addr = __pa(cpuaddr);
110
111         /*
112          * 64 bit address translations should never fail.
113          * 32 bit translations can fail if there are insufficient mapping
114          * resources.
115          */
116
117         *dma_handle = provider->dma_map_consistent(pdev, phys_addr, size,
118                                                    SN_DMA_ADDR_PHYS);
119         if (!*dma_handle) {
120                 printk(KERN_ERR "%s: out of ATEs\n", __func__);
121                 free_pages((unsigned long)cpuaddr, get_order(size));
122                 return NULL;
123         }
124
125         return cpuaddr;
126 }
127
128 /**
129  * sn_pci_free_coherent - free memory associated with coherent DMAable region
130  * @dev: device to free for
131  * @size: size to free
132  * @cpu_addr: kernel virtual address to free
133  * @dma_handle: DMA address associated with this region
134  *
135  * Frees the memory allocated by dma_alloc_coherent(), potentially unmapping
136  * any associated IOMMU mappings.
137  */
138 static void sn_dma_free_coherent(struct device *dev, size_t size, void *cpu_addr,
139                                  dma_addr_t dma_handle)
140 {
141         struct pci_dev *pdev = to_pci_dev(dev);
142         struct sn_pcibus_provider *provider = SN_PCIDEV_BUSPROVIDER(pdev);
143
144         BUG_ON(dev->bus != &pci_bus_type);
145
146         provider->dma_unmap(pdev, dma_handle, 0);
147         free_pages((unsigned long)cpu_addr, get_order(size));
148 }
149
150 /**
151  * sn_dma_map_single_attrs - map a single page for DMA
152  * @dev: device to map for
153  * @cpu_addr: kernel virtual address of the region to map
154  * @size: size of the region
155  * @direction: DMA direction
156  * @attrs: optional dma attributes
157  *
158  * Map the region pointed to by @cpu_addr for DMA and return the
159  * DMA address.
160  *
161  * We map this to the one step pcibr_dmamap_trans interface rather than
162  * the two step pcibr_dmamap_alloc/pcibr_dmamap_addr because we have
163  * no way of saving the dmamap handle from the alloc to later free
164  * (which is pretty much unacceptable).
165  *
166  * mappings with the DMA_ATTR_WRITE_BARRIER get mapped with
167  * dma_map_consistent() so that writes force a flush of pending DMA.
168  * (See "SGI Altix Architecture Considerations for Linux Device Drivers",
169  * Document Number: 007-4763-001)
170  *
171  * TODO: simplify our interface;
172  *       figure out how to save dmamap handle so can use two step.
173  */
174 static dma_addr_t sn_dma_map_single_attrs(struct device *dev, void *cpu_addr,
175                                           size_t size, int direction,
176                                           struct dma_attrs *attrs)
177 {
178         dma_addr_t dma_addr;
179         unsigned long phys_addr;
180         struct pci_dev *pdev = to_pci_dev(dev);
181         struct sn_pcibus_provider *provider = SN_PCIDEV_BUSPROVIDER(pdev);
182         int dmabarr;
183
184         dmabarr = dma_get_attr(DMA_ATTR_WRITE_BARRIER, attrs);
185
186         BUG_ON(dev->bus != &pci_bus_type);
187
188         phys_addr = __pa(cpu_addr);
189         if (dmabarr)
190                 dma_addr = provider->dma_map_consistent(pdev, phys_addr,
191                                                         size, SN_DMA_ADDR_PHYS);
192         else
193                 dma_addr = provider->dma_map(pdev, phys_addr, size,
194                                              SN_DMA_ADDR_PHYS);
195
196         if (!dma_addr) {
197                 printk(KERN_ERR "%s: out of ATEs\n", __func__);
198                 return 0;
199         }
200         return dma_addr;
201 }
202
203 /**
204  * sn_dma_unmap_single_attrs - unamp a DMA mapped page
205  * @dev: device to sync
206  * @dma_addr: DMA address to sync
207  * @size: size of region
208  * @direction: DMA direction
209  * @attrs: optional dma attributes
210  *
211  * This routine is supposed to sync the DMA region specified
212  * by @dma_handle into the coherence domain.  On SN, we're always cache
213  * coherent, so we just need to free any ATEs associated with this mapping.
214  */
215 static void sn_dma_unmap_single_attrs(struct device *dev, dma_addr_t dma_addr,
216                                       size_t size, int direction,
217                                       struct dma_attrs *attrs)
218 {
219         struct pci_dev *pdev = to_pci_dev(dev);
220         struct sn_pcibus_provider *provider = SN_PCIDEV_BUSPROVIDER(pdev);
221
222         BUG_ON(dev->bus != &pci_bus_type);
223
224         provider->dma_unmap(pdev, dma_addr, direction);
225 }
226
227 /**
228  * sn_dma_unmap_sg_attrs - unmap a DMA scatterlist
229  * @dev: device to unmap
230  * @sg: scatterlist to unmap
231  * @nhwentries: number of scatterlist entries
232  * @direction: DMA direction
233  * @attrs: optional dma attributes
234  *
235  * Unmap a set of streaming mode DMA translations.
236  */
237 static void sn_dma_unmap_sg_attrs(struct device *dev, struct scatterlist *sgl,
238                                   int nhwentries, int direction,
239                                   struct dma_attrs *attrs)
240 {
241         int i;
242         struct pci_dev *pdev = to_pci_dev(dev);
243         struct sn_pcibus_provider *provider = SN_PCIDEV_BUSPROVIDER(pdev);
244         struct scatterlist *sg;
245
246         BUG_ON(dev->bus != &pci_bus_type);
247
248         for_each_sg(sgl, sg, nhwentries, i) {
249                 provider->dma_unmap(pdev, sg->dma_address, direction);
250                 sg->dma_address = (dma_addr_t) NULL;
251                 sg->dma_length = 0;
252         }
253 }
254
255 /**
256  * sn_dma_map_sg_attrs - map a scatterlist for DMA
257  * @dev: device to map for
258  * @sg: scatterlist to map
259  * @nhwentries: number of entries
260  * @direction: direction of the DMA transaction
261  * @attrs: optional dma attributes
262  *
263  * mappings with the DMA_ATTR_WRITE_BARRIER get mapped with
264  * dma_map_consistent() so that writes force a flush of pending DMA.
265  * (See "SGI Altix Architecture Considerations for Linux Device Drivers",
266  * Document Number: 007-4763-001)
267  *
268  * Maps each entry of @sg for DMA.
269  */
270 static int sn_dma_map_sg_attrs(struct device *dev, struct scatterlist *sgl,
271                                int nhwentries, int direction, struct dma_attrs *attrs)
272 {
273         unsigned long phys_addr;
274         struct scatterlist *saved_sg = sgl, *sg;
275         struct pci_dev *pdev = to_pci_dev(dev);
276         struct sn_pcibus_provider *provider = SN_PCIDEV_BUSPROVIDER(pdev);
277         int i;
278         int dmabarr;
279
280         dmabarr = dma_get_attr(DMA_ATTR_WRITE_BARRIER, attrs);
281
282         BUG_ON(dev->bus != &pci_bus_type);
283
284         /*
285          * Setup a DMA address for each entry in the scatterlist.
286          */
287         for_each_sg(sgl, sg, nhwentries, i) {
288                 dma_addr_t dma_addr;
289                 phys_addr = SG_ENT_PHYS_ADDRESS(sg);
290                 if (dmabarr)
291                         dma_addr = provider->dma_map_consistent(pdev,
292                                                                 phys_addr,
293                                                                 sg->length,
294                                                                 SN_DMA_ADDR_PHYS);
295                 else
296                         dma_addr = provider->dma_map(pdev, phys_addr,
297                                                      sg->length,
298                                                      SN_DMA_ADDR_PHYS);
299
300                 sg->dma_address = dma_addr;
301                 if (!sg->dma_address) {
302                         printk(KERN_ERR "%s: out of ATEs\n", __func__);
303
304                         /*
305                          * Free any successfully allocated entries.
306                          */
307                         if (i > 0)
308                                 sn_dma_unmap_sg_attrs(dev, saved_sg, i,
309                                                       direction, attrs);
310                         return 0;
311                 }
312
313                 sg->dma_length = sg->length;
314         }
315
316         return nhwentries;
317 }
318
319 static void sn_dma_sync_single_for_cpu(struct device *dev, dma_addr_t dma_handle,
320                                        size_t size, int direction)
321 {
322         BUG_ON(dev->bus != &pci_bus_type);
323 }
324
325 static void sn_dma_sync_single_for_device(struct device *dev, dma_addr_t dma_handle,
326                                           size_t size, int direction)
327 {
328         BUG_ON(dev->bus != &pci_bus_type);
329 }
330
331 static void sn_dma_sync_sg_for_cpu(struct device *dev, struct scatterlist *sg,
332                                    int nelems, int direction)
333 {
334         BUG_ON(dev->bus != &pci_bus_type);
335 }
336
337 static void sn_dma_sync_sg_for_device(struct device *dev, struct scatterlist *sg,
338                                       int nelems, int direction)
339 {
340         BUG_ON(dev->bus != &pci_bus_type);
341 }
342
343 static int sn_dma_mapping_error(struct device *dev, dma_addr_t dma_addr)
344 {
345         return 0;
346 }
347
348 char *sn_pci_get_legacy_mem(struct pci_bus *bus)
349 {
350         if (!SN_PCIBUS_BUSSOFT(bus))
351                 return ERR_PTR(-ENODEV);
352
353         return (char *)(SN_PCIBUS_BUSSOFT(bus)->bs_legacy_mem | __IA64_UNCACHED_OFFSET);
354 }
355
356 int sn_pci_legacy_read(struct pci_bus *bus, u16 port, u32 *val, u8 size)
357 {
358         unsigned long addr;
359         int ret;
360         struct ia64_sal_retval isrv;
361
362         /*
363          * First, try the SN_SAL_IOIF_PCI_SAFE SAL call which can work
364          * around hw issues at the pci bus level.  SGI proms older than
365          * 4.10 don't implement this.
366          */
367
368         SAL_CALL(isrv, SN_SAL_IOIF_PCI_SAFE,
369                  pci_domain_nr(bus), bus->number,
370                  0, /* io */
371                  0, /* read */
372                  port, size, __pa(val));
373
374         if (isrv.status == 0)
375                 return size;
376
377         /*
378          * If the above failed, retry using the SAL_PROBE call which should
379          * be present in all proms (but which cannot work round PCI chipset
380          * bugs).  This code is retained for compatibility with old
381          * pre-4.10 proms, and should be removed at some point in the future.
382          */
383
384         if (!SN_PCIBUS_BUSSOFT(bus))
385                 return -ENODEV;
386
387         addr = SN_PCIBUS_BUSSOFT(bus)->bs_legacy_io | __IA64_UNCACHED_OFFSET;
388         addr += port;
389
390         ret = ia64_sn_probe_mem(addr, (long)size, (void *)val);
391
392         if (ret == 2)
393                 return -EINVAL;
394
395         if (ret == 1)
396                 *val = -1;
397
398         return size;
399 }
400
401 int sn_pci_legacy_write(struct pci_bus *bus, u16 port, u32 val, u8 size)
402 {
403         int ret = size;
404         unsigned long paddr;
405         unsigned long *addr;
406         struct ia64_sal_retval isrv;
407
408         /*
409          * First, try the SN_SAL_IOIF_PCI_SAFE SAL call which can work
410          * around hw issues at the pci bus level.  SGI proms older than
411          * 4.10 don't implement this.
412          */
413
414         SAL_CALL(isrv, SN_SAL_IOIF_PCI_SAFE,
415                  pci_domain_nr(bus), bus->number,
416                  0, /* io */
417                  1, /* write */
418                  port, size, __pa(&val));
419
420         if (isrv.status == 0)
421                 return size;
422
423         /*
424          * If the above failed, retry using the SAL_PROBE call which should
425          * be present in all proms (but which cannot work round PCI chipset
426          * bugs).  This code is retained for compatibility with old
427          * pre-4.10 proms, and should be removed at some point in the future.
428          */
429
430         if (!SN_PCIBUS_BUSSOFT(bus)) {
431                 ret = -ENODEV;
432                 goto out;
433         }
434
435         /* Put the phys addr in uncached space */
436         paddr = SN_PCIBUS_BUSSOFT(bus)->bs_legacy_io | __IA64_UNCACHED_OFFSET;
437         paddr += port;
438         addr = (unsigned long *)paddr;
439
440         switch (size) {
441         case 1:
442                 *(volatile u8 *)(addr) = (u8)(val);
443                 break;
444         case 2:
445                 *(volatile u16 *)(addr) = (u16)(val);
446                 break;
447         case 4:
448                 *(volatile u32 *)(addr) = (u32)(val);
449                 break;
450         default:
451                 ret = -EINVAL;
452                 break;
453         }
454  out:
455         return ret;
456 }
457
458 static struct dma_mapping_ops sn_dma_ops = {
459         .alloc_coherent         = sn_dma_alloc_coherent,
460         .free_coherent          = sn_dma_free_coherent,
461         .map_single_attrs       = sn_dma_map_single_attrs,
462         .unmap_single_attrs     = sn_dma_unmap_single_attrs,
463         .map_sg_attrs           = sn_dma_map_sg_attrs,
464         .unmap_sg_attrs         = sn_dma_unmap_sg_attrs,
465         .sync_single_for_cpu    = sn_dma_sync_single_for_cpu,
466         .sync_sg_for_cpu        = sn_dma_sync_sg_for_cpu,
467         .sync_single_for_device = sn_dma_sync_single_for_device,
468         .sync_sg_for_device     = sn_dma_sync_sg_for_device,
469         .mapping_error          = sn_dma_mapping_error,
470         .dma_supported_op       = sn_dma_supported,
471 };
472
473 void sn_dma_init(void)
474 {
475         dma_ops = &sn_dma_ops;
476 }