Blackfin: add support for bzip2/lzma compressed kernel images
[linux-2.6.git] / arch / blackfin / Kconfig
1 #
2 # For a description of the syntax of this configuration file,
3 # see Documentation/kbuild/kconfig-language.txt.
4 #
5
6 mainmenu "Blackfin Kernel Configuration"
7
8 config MMU
9         def_bool n
10
11 config FPU
12         def_bool n
13
14 config RWSEM_GENERIC_SPINLOCK
15         def_bool y
16
17 config RWSEM_XCHGADD_ALGORITHM
18         def_bool n
19
20 config BLACKFIN
21         def_bool y
22         select HAVE_IDE
23         select HAVE_KERNEL_GZIP
24         select HAVE_KERNEL_BZIP2
25         select HAVE_KERNEL_LZMA
26         select HAVE_OPROFILE
27         select ARCH_WANT_OPTIONAL_GPIOLIB
28
29 config GENERIC_BUG
30         def_bool y
31         depends on BUG
32
33 config ZONE_DMA
34         def_bool y
35
36 config GENERIC_FIND_NEXT_BIT
37         def_bool y
38
39 config GENERIC_HWEIGHT
40         def_bool y
41
42 config GENERIC_HARDIRQS
43         def_bool y
44
45 config GENERIC_IRQ_PROBE
46         def_bool y
47
48 config GENERIC_GPIO
49         def_bool y
50
51 config FORCE_MAX_ZONEORDER
52         int
53         default "14"
54
55 config GENERIC_CALIBRATE_DELAY
56         def_bool y
57
58 source "init/Kconfig"
59
60 source "kernel/Kconfig.preempt"
61
62 source "kernel/Kconfig.freezer"
63
64 menu "Blackfin Processor Options"
65
66 comment "Processor and Board Settings"
67
68 choice
69         prompt "CPU"
70         default BF533
71
72 config BF512
73         bool "BF512"
74         help
75           BF512 Processor Support.
76
77 config BF514
78         bool "BF514"
79         help
80           BF514 Processor Support.
81
82 config BF516
83         bool "BF516"
84         help
85           BF516 Processor Support.
86
87 config BF518
88         bool "BF518"
89         help
90           BF518 Processor Support.
91
92 config BF522
93         bool "BF522"
94         help
95           BF522 Processor Support.
96
97 config BF523
98         bool "BF523"
99         help
100           BF523 Processor Support.
101
102 config BF524
103         bool "BF524"
104         help
105           BF524 Processor Support.
106
107 config BF525
108         bool "BF525"
109         help
110           BF525 Processor Support.
111
112 config BF526
113         bool "BF526"
114         help
115           BF526 Processor Support.
116
117 config BF527
118         bool "BF527"
119         help
120           BF527 Processor Support.
121
122 config BF531
123         bool "BF531"
124         help
125           BF531 Processor Support.
126
127 config BF532
128         bool "BF532"
129         help
130           BF532 Processor Support.
131
132 config BF533
133         bool "BF533"
134         help
135           BF533 Processor Support.
136
137 config BF534
138         bool "BF534"
139         help
140           BF534 Processor Support.
141
142 config BF536
143         bool "BF536"
144         help
145           BF536 Processor Support.
146
147 config BF537
148         bool "BF537"
149         help
150           BF537 Processor Support.
151
152 config BF538
153         bool "BF538"
154         help
155           BF538 Processor Support.
156
157 config BF539
158         bool "BF539"
159         help
160           BF539 Processor Support.
161
162 config BF542
163         bool "BF542"
164         help
165           BF542 Processor Support.
166
167 config BF542M
168         bool "BF542m"
169         help
170           BF542 Processor Support.
171
172 config BF544
173         bool "BF544"
174         help
175           BF544 Processor Support.
176
177 config BF544M
178         bool "BF544m"
179         help
180           BF544 Processor Support.
181
182 config BF547
183         bool "BF547"
184         help
185           BF547 Processor Support.
186
187 config BF547M
188         bool "BF547m"
189         help
190           BF547 Processor Support.
191
192 config BF548
193         bool "BF548"
194         help
195           BF548 Processor Support.
196
197 config BF548M
198         bool "BF548m"
199         help
200           BF548 Processor Support.
201
202 config BF549
203         bool "BF549"
204         help
205           BF549 Processor Support.
206
207 config BF549M
208         bool "BF549m"
209         help
210           BF549 Processor Support.
211
212 config BF561
213         bool "BF561"
214         help
215           BF561 Processor Support.
216
217 endchoice
218
219 config SMP
220         depends on BF561
221         select GENERIC_TIME
222         bool "Symmetric multi-processing support"
223         ---help---
224           This enables support for systems with more than one CPU,
225           like the dual core BF561. If you have a system with only one
226           CPU, say N. If you have a system with more than one CPU, say Y.
227
228           If you don't know what to do here, say N.
229
230 config NR_CPUS
231         int
232         depends on SMP
233         default 2 if BF561
234
235 config IRQ_PER_CPU
236         bool
237         depends on SMP
238         default y
239
240 config BF_REV_MIN
241         int
242         default 0 if (BF51x || BF52x || (BF54x && !BF54xM))
243         default 2 if (BF537 || BF536 || BF534)
244         default 3 if (BF561 || BF533 || BF532 || BF531 || BF54xM)
245         default 4 if (BF538 || BF539)
246
247 config BF_REV_MAX
248         int
249         default 2 if (BF51x || BF52x || (BF54x && !BF54xM))
250         default 3 if (BF537 || BF536 || BF534 || BF54xM)
251         default 5 if (BF561 || BF538 || BF539)
252         default 6 if (BF533 || BF532 || BF531)
253
254 choice
255         prompt "Silicon Rev"
256         default BF_REV_0_0 if (BF51x || BF52x)
257         default BF_REV_0_2 if (BF534 || BF536 || BF537 || (BF54x && !BF54xM))
258         default BF_REV_0_3 if (BF531 || BF532 || BF533 || BF54xM || BF561)
259
260 config BF_REV_0_0
261         bool "0.0"
262         depends on (BF51x || BF52x || (BF54x && !BF54xM))
263
264 config BF_REV_0_1
265         bool "0.1"
266         depends on (BF52x || (BF54x && !BF54xM))
267
268 config BF_REV_0_2
269         bool "0.2"
270         depends on (BF52x || BF537 || BF536 || BF534 || (BF54x && !BF54xM))
271
272 config BF_REV_0_3
273         bool "0.3"
274         depends on (BF54xM || BF561 || BF537 || BF536 || BF534 || BF533 || BF532 || BF531)
275
276 config BF_REV_0_4
277         bool "0.4"
278         depends on (BF561 || BF533 || BF532 || BF531 || BF538 || BF539)
279
280 config BF_REV_0_5
281         bool "0.5"
282         depends on (BF561 || BF533 || BF532 || BF531 || BF538 || BF539)
283
284 config BF_REV_0_6
285         bool "0.6"
286         depends on (BF533 || BF532 || BF531)
287
288 config BF_REV_ANY
289         bool "any"
290
291 config BF_REV_NONE
292         bool "none"
293
294 endchoice
295
296 config BF51x
297         bool
298         depends on (BF512 || BF514 || BF516 || BF518)
299         default y
300
301 config BF52x
302         bool
303         depends on (BF522 || BF523 || BF524 || BF525 || BF526 || BF527)
304         default y
305
306 config BF53x
307         bool
308         depends on (BF531 || BF532 || BF533 || BF534 || BF536 || BF537)
309         default y
310
311 config BF54xM
312         bool
313         depends on (BF542M || BF544M || BF547M || BF548M || BF549M)
314         default y
315
316 config BF54x
317         bool
318         depends on (BF542 || BF544 || BF547 || BF548 || BF549 || BF54xM)
319         default y
320
321 config MEM_GENERIC_BOARD
322         bool
323         depends on GENERIC_BOARD
324         default y
325
326 config MEM_MT48LC64M4A2FB_7E
327         bool
328         depends on (BFIN533_STAMP)
329         default y
330
331 config MEM_MT48LC16M16A2TG_75
332         bool
333         depends on (BFIN533_EZKIT || BFIN561_EZKIT \
334                 || BFIN533_BLUETECHNIX_CM || BFIN537_BLUETECHNIX_CM \
335                 || H8606_HVSISTEMAS || BFIN527_BLUETECHNIX_CM)
336         default y
337
338 config MEM_MT48LC32M8A2_75
339         bool
340         depends on (BFIN537_STAMP || PNAV10 || BFIN538_EZKIT)
341         default y
342
343 config MEM_MT48LC8M32B2B5_7
344         bool
345         depends on (BFIN561_BLUETECHNIX_CM)
346         default y
347
348 config MEM_MT48LC32M16A2TG_75
349         bool
350         depends on (BFIN527_EZKIT || BFIN532_IP0X || BLACKSTAMP || BFIN526_EZBRD)
351         default y
352
353 config MEM_MT48LC32M8A2_75
354         bool
355         depends on (BFIN518F_EZBRD)
356         default y
357
358 source "arch/blackfin/mach-bf518/Kconfig"
359 source "arch/blackfin/mach-bf527/Kconfig"
360 source "arch/blackfin/mach-bf533/Kconfig"
361 source "arch/blackfin/mach-bf561/Kconfig"
362 source "arch/blackfin/mach-bf537/Kconfig"
363 source "arch/blackfin/mach-bf538/Kconfig"
364 source "arch/blackfin/mach-bf548/Kconfig"
365
366 menu "Board customizations"
367
368 config CMDLINE_BOOL
369         bool "Default bootloader kernel arguments"
370
371 config CMDLINE
372         string "Initial kernel command string"
373         depends on CMDLINE_BOOL
374         default "console=ttyBF0,57600"
375         help
376           If you don't have a boot loader capable of passing a command line string
377           to the kernel, you may specify one here. As a minimum, you should specify
378           the memory size and the root device (e.g., mem=8M, root=/dev/nfs).
379
380 config BOOT_LOAD
381         hex "Kernel load address for booting"
382         default "0x1000"
383         range 0x1000 0x20000000
384         help
385           This option allows you to set the load address of the kernel.
386           This can be useful if you are on a board which has a small amount
387           of memory or you wish to reserve some memory at the beginning of
388           the address space.
389
390           Note that you need to keep this value above 4k (0x1000) as this
391           memory region is used to capture NULL pointer references as well
392           as some core kernel functions.
393
394 config ROM_BASE
395         hex "Kernel ROM Base"
396         depends on ROMKERNEL
397         default "0x20040000"
398         range 0x20000000 0x20400000 if !(BF54x || BF561)
399         range 0x20000000 0x30000000 if (BF54x || BF561)
400         help
401
402 comment "Clock/PLL Setup"
403
404 config CLKIN_HZ
405         int "Frequency of the crystal on the board in Hz"
406         default "11059200" if BFIN533_STAMP
407         default "27000000" if BFIN533_EZKIT
408         default "25000000" if (BFIN537_STAMP || BFIN527_EZKIT || H8606_HVSISTEMAS || BLACKSTAMP || BFIN526_EZBRD || BFIN538_EZKIT || BFIN518F-EZBRD)
409         default "30000000" if BFIN561_EZKIT
410         default "24576000" if PNAV10
411         default "10000000" if BFIN532_IP0X
412         help
413           The frequency of CLKIN crystal oscillator on the board in Hz.
414           Warning: This value should match the crystal on the board. Otherwise,
415           peripherals won't work properly.
416
417 config BFIN_KERNEL_CLOCK
418         bool "Re-program Clocks while Kernel boots?"
419         default n
420         help
421           This option decides if kernel clocks are re-programed from the
422           bootloader settings. If the clocks are not set, the SDRAM settings
423           are also not changed, and the Bootloader does 100% of the hardware
424           configuration.
425
426 config PLL_BYPASS
427         bool "Bypass PLL"
428         depends on BFIN_KERNEL_CLOCK
429         default n
430
431 config CLKIN_HALF
432         bool "Half Clock In"
433         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
434         default n
435         help
436           If this is set the clock will be divided by 2, before it goes to the PLL.
437
438 config VCO_MULT
439         int "VCO Multiplier"
440         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
441         range 1 64
442         default "22" if BFIN533_EZKIT
443         default "45" if BFIN533_STAMP
444         default "20" if (BFIN537_STAMP || BFIN527_EZKIT || BFIN548_EZKIT || BFIN548_BLUETECHNIX_CM || BFIN538_EZKIT)
445         default "22" if BFIN533_BLUETECHNIX_CM
446         default "20" if (BFIN537_BLUETECHNIX_CM || BFIN527_BLUETECHNIX_CM || BFIN561_BLUETECHNIX_CM)
447         default "20" if BFIN561_EZKIT
448         default "16" if (H8606_HVSISTEMAS || BLACKSTAMP || BFIN526_EZBRD || BFIN518F_EZBRD)
449         help
450           This controls the frequency of the on-chip PLL. This can be between 1 and 64.
451           PLL Frequency = (Crystal Frequency) * (this setting)
452
453 choice
454         prompt "Core Clock Divider"
455         depends on BFIN_KERNEL_CLOCK
456         default CCLK_DIV_1
457         help
458           This sets the frequency of the core. It can be 1, 2, 4 or 8
459           Core Frequency = (PLL frequency) / (this setting)
460
461 config CCLK_DIV_1
462         bool "1"
463
464 config CCLK_DIV_2
465         bool "2"
466
467 config CCLK_DIV_4
468         bool "4"
469
470 config CCLK_DIV_8
471         bool "8"
472 endchoice
473
474 config SCLK_DIV
475         int "System Clock Divider"
476         depends on BFIN_KERNEL_CLOCK
477         range 1 15
478         default 5
479         help
480           This sets the frequency of the system clock (including SDRAM or DDR).
481           This can be between 1 and 15
482           System Clock = (PLL frequency) / (this setting)
483
484 choice
485         prompt "DDR SDRAM Chip Type"
486         depends on BFIN_KERNEL_CLOCK
487         depends on BF54x
488         default MEM_MT46V32M16_5B
489
490 config MEM_MT46V32M16_6T
491         bool "MT46V32M16_6T"
492
493 config MEM_MT46V32M16_5B
494         bool "MT46V32M16_5B"
495 endchoice
496
497 choice
498         prompt "DDR/SDRAM Timing"
499         depends on BFIN_KERNEL_CLOCK
500         default BFIN_KERNEL_CLOCK_MEMINIT_CALC
501         help
502           This option allows you to specify Blackfin SDRAM/DDR Timing parameters
503           The calculated SDRAM timing parameters may not be 100%
504           accurate - This option is therefore marked experimental.
505
506 config BFIN_KERNEL_CLOCK_MEMINIT_CALC
507         bool "Calculate Timings (EXPERIMENTAL)"
508         depends on EXPERIMENTAL
509
510 config BFIN_KERNEL_CLOCK_MEMINIT_SPEC
511         bool "Provide accurate Timings based on target SCLK"
512         help
513           Please consult the Blackfin Hardware Reference Manuals as well
514           as the memory device datasheet.
515           http://docs.blackfin.uclinux.org/doku.php?id=bfin:sdram
516 endchoice
517
518 menu "Memory Init Control"
519         depends on BFIN_KERNEL_CLOCK_MEMINIT_SPEC
520
521 config MEM_DDRCTL0
522         depends on BF54x
523         hex "DDRCTL0"
524         default 0x0
525
526 config MEM_DDRCTL1
527         depends on BF54x
528         hex "DDRCTL1"
529         default 0x0
530
531 config MEM_DDRCTL2
532         depends on BF54x
533         hex "DDRCTL2"
534         default 0x0
535
536 config MEM_EBIU_DDRQUE
537         depends on BF54x
538         hex "DDRQUE"
539         default 0x0
540
541 config MEM_SDRRC
542         depends on !BF54x
543         hex "SDRRC"
544         default 0x0
545
546 config MEM_SDGCTL
547         depends on !BF54x
548         hex "SDGCTL"
549         default 0x0
550 endmenu
551
552 #
553 # Max & Min Speeds for various Chips
554 #
555 config MAX_VCO_HZ
556         int
557         default 400000000 if BF512
558         default 400000000 if BF514
559         default 400000000 if BF516
560         default 400000000 if BF518
561         default 600000000 if BF522
562         default 400000000 if BF523
563         default 400000000 if BF524
564         default 600000000 if BF525
565         default 400000000 if BF526
566         default 600000000 if BF527
567         default 400000000 if BF531
568         default 400000000 if BF532
569         default 750000000 if BF533
570         default 500000000 if BF534
571         default 400000000 if BF536
572         default 600000000 if BF537
573         default 533333333 if BF538
574         default 533333333 if BF539
575         default 600000000 if BF542
576         default 533333333 if BF544
577         default 600000000 if BF547
578         default 600000000 if BF548
579         default 533333333 if BF549
580         default 600000000 if BF561
581
582 config MIN_VCO_HZ
583         int
584         default 50000000
585
586 config MAX_SCLK_HZ
587         int
588         default 133333333
589
590 config MIN_SCLK_HZ
591         int
592         default 27000000
593
594 comment "Kernel Timer/Scheduler"
595
596 source kernel/Kconfig.hz
597
598 config GENERIC_TIME
599         bool "Generic time"
600         default y
601
602 config GENERIC_CLOCKEVENTS
603         bool "Generic clock events"
604         depends on GENERIC_TIME
605         default y
606
607 choice
608         prompt "Kernel Tick Source"
609         depends on GENERIC_CLOCKEVENTS
610         default TICKSOURCE_CORETMR
611
612 config TICKSOURCE_GPTMR0
613         bool "Gptimer0 (SCLK domain)"
614         select BFIN_GPTIMERS
615         depends on !IPIPE
616
617 config TICKSOURCE_CORETMR
618         bool "Core timer (CCLK domain)"
619
620 endchoice
621
622 config CYCLES_CLOCKSOURCE
623         bool "Use 'CYCLES' as a clocksource"
624         depends on GENERIC_CLOCKEVENTS
625         depends on !BFIN_SCRATCH_REG_CYCLES
626         depends on !SMP
627         help
628           If you say Y here, you will enable support for using the 'cycles'
629           registers as a clock source.  Doing so means you will be unable to
630           safely write to the 'cycles' register during runtime.  You will
631           still be able to read it (such as for performance monitoring), but
632           writing the registers will most likely crash the kernel.
633
634 config GPTMR0_CLOCKSOURCE
635         bool "Use GPTimer0 as a clocksource (higher rating)"
636         depends on GENERIC_CLOCKEVENTS
637         depends on !TICKSOURCE_GPTMR0
638
639 source kernel/time/Kconfig
640
641 comment "Misc"
642
643 choice
644         prompt "Blackfin Exception Scratch Register"
645         default BFIN_SCRATCH_REG_RETN
646         help
647           Select the resource to reserve for the Exception handler:
648             - RETN: Non-Maskable Interrupt (NMI)
649             - RETE: Exception Return (JTAG/ICE)
650             - CYCLES: Performance counter
651
652           If you are unsure, please select "RETN".
653
654 config BFIN_SCRATCH_REG_RETN
655         bool "RETN"
656         help
657           Use the RETN register in the Blackfin exception handler
658           as a stack scratch register.  This means you cannot
659           safely use NMI on the Blackfin while running Linux, but
660           you can debug the system with a JTAG ICE and use the
661           CYCLES performance registers.
662
663           If you are unsure, please select "RETN".
664
665 config BFIN_SCRATCH_REG_RETE
666         bool "RETE"
667         help
668           Use the RETE register in the Blackfin exception handler
669           as a stack scratch register.  This means you cannot
670           safely use a JTAG ICE while debugging a Blackfin board,
671           but you can safely use the CYCLES performance registers
672           and the NMI.
673
674           If you are unsure, please select "RETN".
675
676 config BFIN_SCRATCH_REG_CYCLES
677         bool "CYCLES"
678         help
679           Use the CYCLES register in the Blackfin exception handler
680           as a stack scratch register.  This means you cannot
681           safely use the CYCLES performance registers on a Blackfin
682           board at anytime, but you can debug the system with a JTAG
683           ICE and use the NMI.
684
685           If you are unsure, please select "RETN".
686
687 endchoice
688
689 endmenu
690
691
692 menu "Blackfin Kernel Optimizations"
693         depends on !SMP
694
695 comment "Memory Optimizations"
696
697 config I_ENTRY_L1
698         bool "Locate interrupt entry code in L1 Memory"
699         default y
700         help
701           If enabled, interrupt entry code (STORE/RESTORE CONTEXT) is linked
702           into L1 instruction memory. (less latency)
703
704 config EXCPT_IRQ_SYSC_L1
705         bool "Locate entire ASM lowlevel exception / interrupt - Syscall and CPLB handler code in L1 Memory"
706         default y
707         help
708           If enabled, the entire ASM lowlevel exception and interrupt entry code
709           (STORE/RESTORE CONTEXT) is linked into L1 instruction memory.
710           (less latency)
711
712 config DO_IRQ_L1
713         bool "Locate frequently called do_irq dispatcher function in L1 Memory"
714         default y
715         help
716           If enabled, the frequently called do_irq dispatcher function is linked
717           into L1 instruction memory. (less latency)
718
719 config CORE_TIMER_IRQ_L1
720         bool "Locate frequently called timer_interrupt() function in L1 Memory"
721         default y
722         help
723           If enabled, the frequently called timer_interrupt() function is linked
724           into L1 instruction memory. (less latency)
725
726 config IDLE_L1
727         bool "Locate frequently idle function in L1 Memory"
728         default y
729         help
730           If enabled, the frequently called idle function is linked
731           into L1 instruction memory. (less latency)
732
733 config SCHEDULE_L1
734         bool "Locate kernel schedule function in L1 Memory"
735         default y
736         help
737           If enabled, the frequently called kernel schedule is linked
738           into L1 instruction memory. (less latency)
739
740 config ARITHMETIC_OPS_L1
741         bool "Locate kernel owned arithmetic functions in L1 Memory"
742         default y
743         help
744           If enabled, arithmetic functions are linked
745           into L1 instruction memory. (less latency)
746
747 config ACCESS_OK_L1
748         bool "Locate access_ok function in L1 Memory"
749         default y
750         help
751           If enabled, the access_ok function is linked
752           into L1 instruction memory. (less latency)
753
754 config MEMSET_L1
755         bool "Locate memset function in L1 Memory"
756         default y
757         help
758           If enabled, the memset function is linked
759           into L1 instruction memory. (less latency)
760
761 config MEMCPY_L1
762         bool "Locate memcpy function in L1 Memory"
763         default y
764         help
765           If enabled, the memcpy function is linked
766           into L1 instruction memory. (less latency)
767
768 config SYS_BFIN_SPINLOCK_L1
769         bool "Locate sys_bfin_spinlock function in L1 Memory"
770         default y
771         help
772           If enabled, sys_bfin_spinlock function is linked
773           into L1 instruction memory. (less latency)
774
775 config IP_CHECKSUM_L1
776         bool "Locate IP Checksum function in L1 Memory"
777         default n
778         help
779           If enabled, the IP Checksum function is linked
780           into L1 instruction memory. (less latency)
781
782 config CACHELINE_ALIGNED_L1
783         bool "Locate cacheline_aligned data to L1 Data Memory"
784         default y if !BF54x
785         default n if BF54x
786         depends on !BF531
787         help
788           If enabled, cacheline_aligned data is linked
789           into L1 data memory. (less latency)
790
791 config SYSCALL_TAB_L1
792         bool "Locate Syscall Table L1 Data Memory"
793         default n
794         depends on !BF531
795         help
796           If enabled, the Syscall LUT is linked
797           into L1 data memory. (less latency)
798
799 config CPLB_SWITCH_TAB_L1
800         bool "Locate CPLB Switch Tables L1 Data Memory"
801         default n
802         depends on !BF531
803         help
804           If enabled, the CPLB Switch Tables are linked
805           into L1 data memory. (less latency)
806
807 config APP_STACK_L1
808         bool "Support locating application stack in L1 Scratch Memory"
809         default y
810         help
811           If enabled the application stack can be located in L1
812           scratch memory (less latency).
813
814           Currently only works with FLAT binaries.
815
816 config EXCEPTION_L1_SCRATCH
817         bool "Locate exception stack in L1 Scratch Memory"
818         default n
819         depends on !APP_STACK_L1
820         help
821           Whenever an exception occurs, use the L1 Scratch memory for
822           stack storage.  You cannot place the stacks of FLAT binaries
823           in L1 when using this option.
824
825           If you don't use L1 Scratch, then you should say Y here.
826
827 comment "Speed Optimizations"
828 config BFIN_INS_LOWOVERHEAD
829         bool "ins[bwl] low overhead, higher interrupt latency"
830         default y
831         help
832           Reads on the Blackfin are speculative. In Blackfin terms, this means
833           they can be interrupted at any time (even after they have been issued
834           on to the external bus), and re-issued after the interrupt occurs.
835           For memory - this is not a big deal, since memory does not change if
836           it sees a read.
837
838           If a FIFO is sitting on the end of the read, it will see two reads,
839           when the core only sees one since the FIFO receives both the read
840           which is cancelled (and not delivered to the core) and the one which
841           is re-issued (which is delivered to the core).
842
843           To solve this, interrupts are turned off before reads occur to
844           I/O space. This option controls which the overhead/latency of
845           controlling interrupts during this time
846            "n" turns interrupts off every read
847                 (higher overhead, but lower interrupt latency)
848            "y" turns interrupts off every loop
849                 (low overhead, but longer interrupt latency)
850
851           default behavior is to leave this set to on (type "Y"). If you are experiencing
852           interrupt latency issues, it is safe and OK to turn this off.
853
854 endmenu
855
856 choice
857         prompt "Kernel executes from"
858         help
859           Choose the memory type that the kernel will be running in.
860
861 config RAMKERNEL
862         bool "RAM"
863         help
864           The kernel will be resident in RAM when running.
865
866 config ROMKERNEL
867         bool "ROM"
868         help
869           The kernel will be resident in FLASH/ROM when running.
870
871 endchoice
872
873 source "mm/Kconfig"
874
875 config BFIN_GPTIMERS
876         tristate "Enable Blackfin General Purpose Timers API"
877         default n
878         help
879           Enable support for the General Purpose Timers API.  If you
880           are unsure, say N.
881
882           To compile this driver as a module, choose M here: the module
883           will be called gptimers.ko.
884
885 choice
886         prompt "Uncached DMA region"
887         default DMA_UNCACHED_1M
888 config DMA_UNCACHED_4M
889         bool "Enable 4M DMA region"
890 config DMA_UNCACHED_2M
891         bool "Enable 2M DMA region"
892 config DMA_UNCACHED_1M
893         bool "Enable 1M DMA region"
894 config DMA_UNCACHED_NONE
895         bool "Disable DMA region"
896 endchoice
897
898
899 comment "Cache Support"
900 config BFIN_ICACHE
901         bool "Enable ICACHE"
902 config BFIN_DCACHE
903         bool "Enable DCACHE"
904 config BFIN_DCACHE_BANKA
905         bool "Enable only 16k BankA DCACHE - BankB is SRAM"
906         depends on BFIN_DCACHE && !BF531
907         default n
908 config BFIN_ICACHE_LOCK
909         bool "Enable Instruction Cache Locking"
910
911 choice
912         prompt "External memory cache policy"
913         depends on BFIN_DCACHE
914         default BFIN_WB if !SMP
915         default BFIN_WT if SMP
916 config BFIN_WB
917         bool "Write back"
918         depends on !SMP
919         help
920           Write Back Policy:
921             Cached data will be written back to SDRAM only when needed.
922             This can give a nice increase in performance, but beware of
923             broken drivers that do not properly invalidate/flush their
924             cache.
925
926           Write Through Policy:
927             Cached data will always be written back to SDRAM when the
928             cache is updated.  This is a completely safe setting, but
929             performance is worse than Write Back.
930
931           If you are unsure of the options and you want to be safe,
932           then go with Write Through.
933
934 config BFIN_WT
935         bool "Write through"
936         help
937           Write Back Policy:
938             Cached data will be written back to SDRAM only when needed.
939             This can give a nice increase in performance, but beware of
940             broken drivers that do not properly invalidate/flush their
941             cache.
942
943           Write Through Policy:
944             Cached data will always be written back to SDRAM when the
945             cache is updated.  This is a completely safe setting, but
946             performance is worse than Write Back.
947
948           If you are unsure of the options and you want to be safe,
949           then go with Write Through.
950
951 endchoice
952
953 choice
954         prompt "L2 SRAM cache policy"
955         depends on (BF54x || BF561)
956         default BFIN_L2_WT
957 config BFIN_L2_WB
958         bool "Write back"
959         depends on !SMP
960
961 config BFIN_L2_WT
962         bool "Write through"
963         depends on !SMP
964
965 config BFIN_L2_NOT_CACHED
966         bool "Not cached"
967
968 endchoice
969
970 config MPU
971         bool "Enable the memory protection unit (EXPERIMENTAL)"
972         default n
973         help
974           Use the processor's MPU to protect applications from accessing
975           memory they do not own.  This comes at a performance penalty
976           and is recommended only for debugging.
977
978 comment "Asynchronous Memory Configuration"
979
980 menu "EBIU_AMGCTL Global Control"
981 config C_AMCKEN
982         bool "Enable CLKOUT"
983         default y
984
985 config C_CDPRIO
986         bool "DMA has priority over core for ext. accesses"
987         default n
988
989 config C_B0PEN
990         depends on BF561
991         bool "Bank 0 16 bit packing enable"
992         default y
993
994 config C_B1PEN
995         depends on BF561
996         bool "Bank 1 16 bit packing enable"
997         default y
998
999 config C_B2PEN
1000         depends on BF561
1001         bool "Bank 2 16 bit packing enable"
1002         default y
1003
1004 config C_B3PEN
1005         depends on BF561
1006         bool "Bank 3 16 bit packing enable"
1007         default n
1008
1009 choice
1010         prompt "Enable Asynchronous Memory Banks"
1011         default C_AMBEN_ALL
1012
1013 config C_AMBEN
1014         bool "Disable All Banks"
1015
1016 config C_AMBEN_B0
1017         bool "Enable Bank 0"
1018
1019 config C_AMBEN_B0_B1
1020         bool "Enable Bank 0 & 1"
1021
1022 config C_AMBEN_B0_B1_B2
1023         bool "Enable Bank 0 & 1 & 2"
1024
1025 config C_AMBEN_ALL
1026         bool "Enable All Banks"
1027 endchoice
1028 endmenu
1029
1030 menu "EBIU_AMBCTL Control"
1031 config BANK_0
1032         hex "Bank 0 (AMBCTL0.L)"
1033         default 0x7BB0
1034         help
1035           These are the low 16 bits of the EBIU_AMBCTL0 MMR which are
1036           used to control the Asynchronous Memory Bank 0 settings.
1037
1038 config BANK_1
1039         hex "Bank 1 (AMBCTL0.H)"
1040         default 0x7BB0
1041         default 0x5558 if BF54x
1042         help
1043           These are the high 16 bits of the EBIU_AMBCTL0 MMR which are
1044           used to control the Asynchronous Memory Bank 1 settings.
1045
1046 config BANK_2
1047         hex "Bank 2 (AMBCTL1.L)"
1048         default 0x7BB0
1049         help
1050           These are the low 16 bits of the EBIU_AMBCTL1 MMR which are
1051           used to control the Asynchronous Memory Bank 2 settings.
1052
1053 config BANK_3
1054         hex "Bank 3 (AMBCTL1.H)"
1055         default 0x99B3
1056         help
1057           These are the high 16 bits of the EBIU_AMBCTL1 MMR which are
1058           used to control the Asynchronous Memory Bank 3 settings.
1059
1060 endmenu
1061
1062 config EBIU_MBSCTLVAL
1063         hex "EBIU Bank Select Control Register"
1064         depends on BF54x
1065         default 0
1066
1067 config EBIU_MODEVAL
1068         hex "Flash Memory Mode Control Register"
1069         depends on BF54x
1070         default 1
1071
1072 config EBIU_FCTLVAL
1073         hex "Flash Memory Bank Control Register"
1074         depends on BF54x
1075         default 6
1076 endmenu
1077
1078 #############################################################################
1079 menu "Bus options (PCI, PCMCIA, EISA, MCA, ISA)"
1080
1081 config PCI
1082         bool "PCI support"
1083         depends on BROKEN
1084         help
1085           Support for PCI bus.
1086
1087 source "drivers/pci/Kconfig"
1088
1089 config HOTPLUG
1090         bool "Support for hot-pluggable device"
1091           help
1092           Say Y here if you want to plug devices into your computer while
1093           the system is running, and be able to use them quickly.  In many
1094           cases, the devices can likewise be unplugged at any time too.
1095
1096           One well known example of this is PCMCIA- or PC-cards, credit-card
1097           size devices such as network cards, modems or hard drives which are
1098           plugged into slots found on all modern laptop computers.  Another
1099           example, used on modern desktops as well as laptops, is USB.
1100
1101           Enable HOTPLUG and build a modular kernel.  Get agent software
1102           (from <http://linux-hotplug.sourceforge.net/>) and install it.
1103           Then your kernel will automatically call out to a user mode "policy
1104           agent" (/sbin/hotplug) to load modules and set up software needed
1105           to use devices as you hotplug them.
1106
1107 source "drivers/pcmcia/Kconfig"
1108
1109 source "drivers/pci/hotplug/Kconfig"
1110
1111 endmenu
1112
1113 menu "Executable file formats"
1114
1115 source "fs/Kconfig.binfmt"
1116
1117 endmenu
1118
1119 menu "Power management options"
1120 source "kernel/power/Kconfig"
1121
1122 config ARCH_SUSPEND_POSSIBLE
1123         def_bool y
1124         depends on !SMP
1125
1126 choice
1127         prompt "Standby Power Saving Mode"
1128         depends on PM
1129         default PM_BFIN_SLEEP_DEEPER
1130 config  PM_BFIN_SLEEP_DEEPER
1131         bool "Sleep Deeper"
1132         help
1133           Sleep "Deeper" Mode (High Power Savings) - This mode reduces dynamic
1134           power dissipation by disabling the clock to the processor core (CCLK).
1135           Furthermore, Standby sets the internal power supply voltage (VDDINT)
1136           to 0.85 V to provide the greatest power savings, while preserving the
1137           processor state.
1138           The PLL and system clock (SCLK) continue to operate at a very low
1139           frequency of about 3.3 MHz. To preserve data integrity in the SDRAM,
1140           the SDRAM is put into Self Refresh Mode. Typically an external event
1141           such as GPIO interrupt or RTC activity wakes up the processor.
1142           Various Peripherals such as UART, SPORT, PPI may not function as
1143           normal during Sleep Deeper, due to the reduced SCLK frequency.
1144           When in the sleep mode, system DMA access to L1 memory is not supported.
1145
1146           If unsure, select "Sleep Deeper".
1147
1148 config  PM_BFIN_SLEEP
1149         bool "Sleep"
1150         help
1151           Sleep Mode (High Power Savings) - The sleep mode reduces power
1152           dissipation by disabling the clock to the processor core (CCLK).
1153           The PLL and system clock (SCLK), however, continue to operate in
1154           this mode. Typically an external event or RTC activity will wake
1155           up the processor. When in the sleep mode, system DMA access to L1
1156           memory is not supported.
1157
1158           If unsure, select "Sleep Deeper".
1159 endchoice
1160
1161 config PM_WAKEUP_BY_GPIO
1162         bool "Allow Wakeup from Standby by GPIO"
1163         depends on PM && !BF54x
1164
1165 config PM_WAKEUP_GPIO_NUMBER
1166         int "GPIO number"
1167         range 0 47
1168         depends on PM_WAKEUP_BY_GPIO
1169         default 2
1170
1171 choice
1172         prompt "GPIO Polarity"
1173         depends on PM_WAKEUP_BY_GPIO
1174         default PM_WAKEUP_GPIO_POLAR_H
1175 config  PM_WAKEUP_GPIO_POLAR_H
1176         bool "Active High"
1177 config  PM_WAKEUP_GPIO_POLAR_L
1178         bool "Active Low"
1179 config  PM_WAKEUP_GPIO_POLAR_EDGE_F
1180         bool "Falling EDGE"
1181 config  PM_WAKEUP_GPIO_POLAR_EDGE_R
1182         bool "Rising EDGE"
1183 config  PM_WAKEUP_GPIO_POLAR_EDGE_B
1184         bool "Both EDGE"
1185 endchoice
1186
1187 comment "Possible Suspend Mem / Hibernate Wake-Up Sources"
1188         depends on PM
1189
1190 config PM_BFIN_WAKE_PH6
1191         bool "Allow Wake-Up from on-chip PHY or PH6 GP"
1192         depends on PM && (BF51x || BF52x || BF534 || BF536 || BF537)
1193         default n
1194         help
1195           Enable PHY and PH6 GP Wake-Up (Voltage Regulator Power-Up)
1196
1197 config PM_BFIN_WAKE_GP
1198         bool "Allow Wake-Up from GPIOs"
1199         depends on PM && BF54x
1200         default n
1201         help
1202           Enable General-Purpose Wake-Up (Voltage Regulator Power-Up)
1203           (all processors, except ADSP-BF549). This option sets
1204           the general-purpose wake-up enable (GPWE) control bit to enable
1205           wake-up upon detection of an active low signal on the /GPW (PH7) pin.
1206           On ADSP-BF549 this option enables the the same functionality on the
1207           /MRXON pin also PH7.
1208
1209 endmenu
1210
1211 menu "CPU Frequency scaling"
1212
1213 source "drivers/cpufreq/Kconfig"
1214
1215 config BFIN_CPU_FREQ
1216         bool
1217         depends on CPU_FREQ
1218         select CPU_FREQ_TABLE
1219         default y
1220
1221 config CPU_VOLTAGE
1222         bool "CPU Voltage scaling"
1223         depends on EXPERIMENTAL
1224         depends on CPU_FREQ
1225         default n
1226         help
1227           Say Y here if you want CPU voltage scaling according to the CPU frequency.
1228           This option violates the PLL BYPASS recommendation in the Blackfin Processor
1229           manuals. There is a theoretical risk that during VDDINT transitions
1230           the PLL may unlock.
1231
1232 endmenu
1233
1234 source "net/Kconfig"
1235
1236 source "drivers/Kconfig"
1237
1238 source "fs/Kconfig"
1239
1240 source "arch/blackfin/Kconfig.debug"
1241
1242 source "security/Kconfig"
1243
1244 source "crypto/Kconfig"
1245
1246 source "lib/Kconfig"