arm: omap: gpio: implement set_debounce method
[linux-2.6.git] / arch / arm / plat-omap / gpio.c
1 /*
2  *  linux/arch/arm/plat-omap/gpio.c
3  *
4  * Support functions for OMAP GPIO
5  *
6  * Copyright (C) 2003-2005 Nokia Corporation
7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
8  *
9  * Copyright (C) 2009 Texas Instruments
10  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
11  *
12  * This program is free software; you can redistribute it and/or modify
13  * it under the terms of the GNU General Public License version 2 as
14  * published by the Free Software Foundation.
15  */
16
17 #include <linux/init.h>
18 #include <linux/module.h>
19 #include <linux/interrupt.h>
20 #include <linux/sysdev.h>
21 #include <linux/err.h>
22 #include <linux/clk.h>
23 #include <linux/io.h>
24
25 #include <mach/hardware.h>
26 #include <asm/irq.h>
27 #include <mach/irqs.h>
28 #include <mach/gpio.h>
29 #include <asm/mach/irq.h>
30 #include <plat/powerdomain.h>
31
32 /*
33  * OMAP1510 GPIO registers
34  */
35 #define OMAP1510_GPIO_BASE              0xfffce000
36 #define OMAP1510_GPIO_DATA_INPUT        0x00
37 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
38 #define OMAP1510_GPIO_DIR_CONTROL       0x08
39 #define OMAP1510_GPIO_INT_CONTROL       0x0c
40 #define OMAP1510_GPIO_INT_MASK          0x10
41 #define OMAP1510_GPIO_INT_STATUS        0x14
42 #define OMAP1510_GPIO_PIN_CONTROL       0x18
43
44 #define OMAP1510_IH_GPIO_BASE           64
45
46 /*
47  * OMAP1610 specific GPIO registers
48  */
49 #define OMAP1610_GPIO1_BASE             0xfffbe400
50 #define OMAP1610_GPIO2_BASE             0xfffbec00
51 #define OMAP1610_GPIO3_BASE             0xfffbb400
52 #define OMAP1610_GPIO4_BASE             0xfffbbc00
53 #define OMAP1610_GPIO_REVISION          0x0000
54 #define OMAP1610_GPIO_SYSCONFIG         0x0010
55 #define OMAP1610_GPIO_SYSSTATUS         0x0014
56 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
57 #define OMAP1610_GPIO_IRQENABLE1        0x001c
58 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
59 #define OMAP1610_GPIO_DATAIN            0x002c
60 #define OMAP1610_GPIO_DATAOUT           0x0030
61 #define OMAP1610_GPIO_DIRECTION         0x0034
62 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
63 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
64 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
65 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
66 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
67 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
68 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
69 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
70
71 /*
72  * OMAP7XX specific GPIO registers
73  */
74 #define OMAP7XX_GPIO1_BASE              0xfffbc000
75 #define OMAP7XX_GPIO2_BASE              0xfffbc800
76 #define OMAP7XX_GPIO3_BASE              0xfffbd000
77 #define OMAP7XX_GPIO4_BASE              0xfffbd800
78 #define OMAP7XX_GPIO5_BASE              0xfffbe000
79 #define OMAP7XX_GPIO6_BASE              0xfffbe800
80 #define OMAP7XX_GPIO_DATA_INPUT         0x00
81 #define OMAP7XX_GPIO_DATA_OUTPUT        0x04
82 #define OMAP7XX_GPIO_DIR_CONTROL        0x08
83 #define OMAP7XX_GPIO_INT_CONTROL        0x0c
84 #define OMAP7XX_GPIO_INT_MASK           0x10
85 #define OMAP7XX_GPIO_INT_STATUS         0x14
86
87 #define OMAP1_MPUIO_VBASE               OMAP1_MPUIO_BASE
88
89 /*
90  * omap24xx specific GPIO registers
91  */
92 #define OMAP242X_GPIO1_BASE             0x48018000
93 #define OMAP242X_GPIO2_BASE             0x4801a000
94 #define OMAP242X_GPIO3_BASE             0x4801c000
95 #define OMAP242X_GPIO4_BASE             0x4801e000
96
97 #define OMAP243X_GPIO1_BASE             0x4900C000
98 #define OMAP243X_GPIO2_BASE             0x4900E000
99 #define OMAP243X_GPIO3_BASE             0x49010000
100 #define OMAP243X_GPIO4_BASE             0x49012000
101 #define OMAP243X_GPIO5_BASE             0x480B6000
102
103 #define OMAP24XX_GPIO_REVISION          0x0000
104 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
105 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
106 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
107 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
108 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
109 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
110 #define OMAP24XX_GPIO_WAKE_EN           0x0020
111 #define OMAP24XX_GPIO_CTRL              0x0030
112 #define OMAP24XX_GPIO_OE                0x0034
113 #define OMAP24XX_GPIO_DATAIN            0x0038
114 #define OMAP24XX_GPIO_DATAOUT           0x003c
115 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
116 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
117 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
118 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
119 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
120 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
121 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
122 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
123 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
124 #define OMAP24XX_GPIO_SETWKUENA         0x0084
125 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
126 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
127
128 #define OMAP4_GPIO_REVISION             0x0000
129 #define OMAP4_GPIO_SYSCONFIG            0x0010
130 #define OMAP4_GPIO_EOI                  0x0020
131 #define OMAP4_GPIO_IRQSTATUSRAW0        0x0024
132 #define OMAP4_GPIO_IRQSTATUSRAW1        0x0028
133 #define OMAP4_GPIO_IRQSTATUS0           0x002c
134 #define OMAP4_GPIO_IRQSTATUS1           0x0030
135 #define OMAP4_GPIO_IRQSTATUSSET0        0x0034
136 #define OMAP4_GPIO_IRQSTATUSSET1        0x0038
137 #define OMAP4_GPIO_IRQSTATUSCLR0        0x003c
138 #define OMAP4_GPIO_IRQSTATUSCLR1        0x0040
139 #define OMAP4_GPIO_IRQWAKEN0            0x0044
140 #define OMAP4_GPIO_IRQWAKEN1            0x0048
141 #define OMAP4_GPIO_SYSSTATUS            0x0114
142 #define OMAP4_GPIO_IRQENABLE1           0x011c
143 #define OMAP4_GPIO_WAKE_EN              0x0120
144 #define OMAP4_GPIO_IRQSTATUS2           0x0128
145 #define OMAP4_GPIO_IRQENABLE2           0x012c
146 #define OMAP4_GPIO_CTRL                 0x0130
147 #define OMAP4_GPIO_OE                   0x0134
148 #define OMAP4_GPIO_DATAIN               0x0138
149 #define OMAP4_GPIO_DATAOUT              0x013c
150 #define OMAP4_GPIO_LEVELDETECT0         0x0140
151 #define OMAP4_GPIO_LEVELDETECT1         0x0144
152 #define OMAP4_GPIO_RISINGDETECT         0x0148
153 #define OMAP4_GPIO_FALLINGDETECT        0x014c
154 #define OMAP4_GPIO_DEBOUNCENABLE        0x0150
155 #define OMAP4_GPIO_DEBOUNCINGTIME       0x0154
156 #define OMAP4_GPIO_CLEARIRQENABLE1      0x0160
157 #define OMAP4_GPIO_SETIRQENABLE1        0x0164
158 #define OMAP4_GPIO_CLEARWKUENA          0x0180
159 #define OMAP4_GPIO_SETWKUENA            0x0184
160 #define OMAP4_GPIO_CLEARDATAOUT         0x0190
161 #define OMAP4_GPIO_SETDATAOUT           0x0194
162 /*
163  * omap34xx specific GPIO registers
164  */
165
166 #define OMAP34XX_GPIO1_BASE             0x48310000
167 #define OMAP34XX_GPIO2_BASE             0x49050000
168 #define OMAP34XX_GPIO3_BASE             0x49052000
169 #define OMAP34XX_GPIO4_BASE             0x49054000
170 #define OMAP34XX_GPIO5_BASE             0x49056000
171 #define OMAP34XX_GPIO6_BASE             0x49058000
172
173 /*
174  * OMAP44XX  specific GPIO registers
175  */
176 #define OMAP44XX_GPIO1_BASE             0x4a310000
177 #define OMAP44XX_GPIO2_BASE             0x48055000
178 #define OMAP44XX_GPIO3_BASE             0x48057000
179 #define OMAP44XX_GPIO4_BASE             0x48059000
180 #define OMAP44XX_GPIO5_BASE             0x4805B000
181 #define OMAP44XX_GPIO6_BASE             0x4805D000
182
183 struct gpio_bank {
184         unsigned long pbase;
185         void __iomem *base;
186         u16 irq;
187         u16 virtual_irq_start;
188         int method;
189 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
190         u32 suspend_wakeup;
191         u32 saved_wakeup;
192 #endif
193 #ifdef CONFIG_ARCH_OMAP2PLUS
194         u32 non_wakeup_gpios;
195         u32 enabled_non_wakeup_gpios;
196
197         u32 saved_datain;
198         u32 saved_fallingdetect;
199         u32 saved_risingdetect;
200 #endif
201         u32 level_mask;
202         u32 toggle_mask;
203         spinlock_t lock;
204         struct gpio_chip chip;
205         struct clk *dbck;
206         u32 mod_usage;
207         u32 dbck_enable_mask;
208 };
209
210 #define METHOD_MPUIO            0
211 #define METHOD_GPIO_1510        1
212 #define METHOD_GPIO_1610        2
213 #define METHOD_GPIO_7XX         3
214 #define METHOD_GPIO_24XX        5
215 #define METHOD_GPIO_44XX        6
216
217 #ifdef CONFIG_ARCH_OMAP16XX
218 static struct gpio_bank gpio_bank_1610[5] = {
219         { OMAP1_MPUIO_VBASE, NULL, INT_MPUIO, IH_MPUIO_BASE,
220                 METHOD_MPUIO },
221         { OMAP1610_GPIO1_BASE, NULL, INT_GPIO_BANK1, IH_GPIO_BASE,
222                 METHOD_GPIO_1610 },
223         { OMAP1610_GPIO2_BASE, NULL, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16,
224                 METHOD_GPIO_1610 },
225         { OMAP1610_GPIO3_BASE, NULL, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32,
226                 METHOD_GPIO_1610 },
227         { OMAP1610_GPIO4_BASE, NULL, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48,
228                 METHOD_GPIO_1610 },
229 };
230 #endif
231
232 #ifdef CONFIG_ARCH_OMAP15XX
233 static struct gpio_bank gpio_bank_1510[2] = {
234         { OMAP1_MPUIO_VBASE, NULL, INT_MPUIO, IH_MPUIO_BASE,
235                 METHOD_MPUIO },
236         { OMAP1510_GPIO_BASE, NULL, INT_GPIO_BANK1, IH_GPIO_BASE,
237                 METHOD_GPIO_1510 }
238 };
239 #endif
240
241 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
242 static struct gpio_bank gpio_bank_7xx[7] = {
243         { OMAP1_MPUIO_VBASE, NULL, INT_7XX_MPUIO, IH_MPUIO_BASE,
244                 METHOD_MPUIO },
245         { OMAP7XX_GPIO1_BASE, NULL, INT_7XX_GPIO_BANK1, IH_GPIO_BASE,
246                 METHOD_GPIO_7XX },
247         { OMAP7XX_GPIO2_BASE, NULL, INT_7XX_GPIO_BANK2, IH_GPIO_BASE + 32,
248                 METHOD_GPIO_7XX },
249         { OMAP7XX_GPIO3_BASE, NULL, INT_7XX_GPIO_BANK3, IH_GPIO_BASE + 64,
250                 METHOD_GPIO_7XX },
251         { OMAP7XX_GPIO4_BASE, NULL, INT_7XX_GPIO_BANK4,  IH_GPIO_BASE + 96,
252                 METHOD_GPIO_7XX },
253         { OMAP7XX_GPIO5_BASE, NULL, INT_7XX_GPIO_BANK5,  IH_GPIO_BASE + 128,
254                 METHOD_GPIO_7XX },
255         { OMAP7XX_GPIO6_BASE, NULL, INT_7XX_GPIO_BANK6,  IH_GPIO_BASE + 160,
256                 METHOD_GPIO_7XX },
257 };
258 #endif
259
260 #ifdef CONFIG_ARCH_OMAP2
261
262 static struct gpio_bank gpio_bank_242x[4] = {
263         { OMAP242X_GPIO1_BASE, NULL, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,
264                 METHOD_GPIO_24XX },
265         { OMAP242X_GPIO2_BASE, NULL, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,
266                 METHOD_GPIO_24XX },
267         { OMAP242X_GPIO3_BASE, NULL, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,
268                 METHOD_GPIO_24XX },
269         { OMAP242X_GPIO4_BASE, NULL, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,
270                 METHOD_GPIO_24XX },
271 };
272
273 static struct gpio_bank gpio_bank_243x[5] = {
274         { OMAP243X_GPIO1_BASE, NULL, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,
275                 METHOD_GPIO_24XX },
276         { OMAP243X_GPIO2_BASE, NULL, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,
277                 METHOD_GPIO_24XX },
278         { OMAP243X_GPIO3_BASE, NULL, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,
279                 METHOD_GPIO_24XX },
280         { OMAP243X_GPIO4_BASE, NULL, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,
281                 METHOD_GPIO_24XX },
282         { OMAP243X_GPIO5_BASE, NULL, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128,
283                 METHOD_GPIO_24XX },
284 };
285
286 #endif
287
288 #ifdef CONFIG_ARCH_OMAP3
289 static struct gpio_bank gpio_bank_34xx[6] = {
290         { OMAP34XX_GPIO1_BASE, NULL, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,
291                 METHOD_GPIO_24XX },
292         { OMAP34XX_GPIO2_BASE, NULL, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,
293                 METHOD_GPIO_24XX },
294         { OMAP34XX_GPIO3_BASE, NULL, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,
295                 METHOD_GPIO_24XX },
296         { OMAP34XX_GPIO4_BASE, NULL, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,
297                 METHOD_GPIO_24XX },
298         { OMAP34XX_GPIO5_BASE, NULL, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128,
299                 METHOD_GPIO_24XX },
300         { OMAP34XX_GPIO6_BASE, NULL, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160,
301                 METHOD_GPIO_24XX },
302 };
303
304 struct omap3_gpio_regs {
305         u32 sysconfig;
306         u32 irqenable1;
307         u32 irqenable2;
308         u32 wake_en;
309         u32 ctrl;
310         u32 oe;
311         u32 leveldetect0;
312         u32 leveldetect1;
313         u32 risingdetect;
314         u32 fallingdetect;
315         u32 dataout;
316 };
317
318 static struct omap3_gpio_regs gpio_context[OMAP34XX_NR_GPIOS];
319 #endif
320
321 #ifdef CONFIG_ARCH_OMAP4
322 static struct gpio_bank gpio_bank_44xx[6] = {
323         { OMAP44XX_GPIO1_BASE, NULL, OMAP44XX_IRQ_GPIO1, IH_GPIO_BASE,
324                 METHOD_GPIO_44XX },
325         { OMAP44XX_GPIO2_BASE, NULL, OMAP44XX_IRQ_GPIO2, IH_GPIO_BASE + 32,
326                 METHOD_GPIO_44XX },
327         { OMAP44XX_GPIO3_BASE, NULL, OMAP44XX_IRQ_GPIO3, IH_GPIO_BASE + 64,
328                 METHOD_GPIO_44XX },
329         { OMAP44XX_GPIO4_BASE, NULL, OMAP44XX_IRQ_GPIO4, IH_GPIO_BASE + 96,
330                 METHOD_GPIO_44XX },
331         { OMAP44XX_GPIO5_BASE, NULL, OMAP44XX_IRQ_GPIO5, IH_GPIO_BASE + 128,
332                 METHOD_GPIO_44XX },
333         { OMAP44XX_GPIO6_BASE, NULL, OMAP44XX_IRQ_GPIO6, IH_GPIO_BASE + 160,
334                 METHOD_GPIO_44XX },
335 };
336
337 #endif
338
339 static struct gpio_bank *gpio_bank;
340 static int gpio_bank_count;
341
342 static inline struct gpio_bank *get_gpio_bank(int gpio)
343 {
344         if (cpu_is_omap15xx()) {
345                 if (OMAP_GPIO_IS_MPUIO(gpio))
346                         return &gpio_bank[0];
347                 return &gpio_bank[1];
348         }
349         if (cpu_is_omap16xx()) {
350                 if (OMAP_GPIO_IS_MPUIO(gpio))
351                         return &gpio_bank[0];
352                 return &gpio_bank[1 + (gpio >> 4)];
353         }
354         if (cpu_is_omap7xx()) {
355                 if (OMAP_GPIO_IS_MPUIO(gpio))
356                         return &gpio_bank[0];
357                 return &gpio_bank[1 + (gpio >> 5)];
358         }
359         if (cpu_is_omap24xx())
360                 return &gpio_bank[gpio >> 5];
361         if (cpu_is_omap34xx() || cpu_is_omap44xx())
362                 return &gpio_bank[gpio >> 5];
363         BUG();
364         return NULL;
365 }
366
367 static inline int get_gpio_index(int gpio)
368 {
369         if (cpu_is_omap7xx())
370                 return gpio & 0x1f;
371         if (cpu_is_omap24xx())
372                 return gpio & 0x1f;
373         if (cpu_is_omap34xx() || cpu_is_omap44xx())
374                 return gpio & 0x1f;
375         return gpio & 0x0f;
376 }
377
378 static inline int gpio_valid(int gpio)
379 {
380         if (gpio < 0)
381                 return -1;
382         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
383                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
384                         return -1;
385                 return 0;
386         }
387         if (cpu_is_omap15xx() && gpio < 16)
388                 return 0;
389         if ((cpu_is_omap16xx()) && gpio < 64)
390                 return 0;
391         if (cpu_is_omap7xx() && gpio < 192)
392                 return 0;
393         if (cpu_is_omap24xx() && gpio < 128)
394                 return 0;
395         if ((cpu_is_omap34xx() || cpu_is_omap44xx()) && gpio < 192)
396                 return 0;
397         return -1;
398 }
399
400 static int check_gpio(int gpio)
401 {
402         if (unlikely(gpio_valid(gpio) < 0)) {
403                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
404                 dump_stack();
405                 return -1;
406         }
407         return 0;
408 }
409
410 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
411 {
412         void __iomem *reg = bank->base;
413         u32 l;
414
415         switch (bank->method) {
416 #ifdef CONFIG_ARCH_OMAP1
417         case METHOD_MPUIO:
418                 reg += OMAP_MPUIO_IO_CNTL;
419                 break;
420 #endif
421 #ifdef CONFIG_ARCH_OMAP15XX
422         case METHOD_GPIO_1510:
423                 reg += OMAP1510_GPIO_DIR_CONTROL;
424                 break;
425 #endif
426 #ifdef CONFIG_ARCH_OMAP16XX
427         case METHOD_GPIO_1610:
428                 reg += OMAP1610_GPIO_DIRECTION;
429                 break;
430 #endif
431 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
432         case METHOD_GPIO_7XX:
433                 reg += OMAP7XX_GPIO_DIR_CONTROL;
434                 break;
435 #endif
436 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
437         case METHOD_GPIO_24XX:
438                 reg += OMAP24XX_GPIO_OE;
439                 break;
440 #endif
441 #if defined(CONFIG_ARCH_OMAP4)
442         case METHOD_GPIO_44XX:
443                 reg += OMAP4_GPIO_OE;
444                 break;
445 #endif
446         default:
447                 WARN_ON(1);
448                 return;
449         }
450         l = __raw_readl(reg);
451         if (is_input)
452                 l |= 1 << gpio;
453         else
454                 l &= ~(1 << gpio);
455         __raw_writel(l, reg);
456 }
457
458 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
459 {
460         void __iomem *reg = bank->base;
461         u32 l = 0;
462
463         switch (bank->method) {
464 #ifdef CONFIG_ARCH_OMAP1
465         case METHOD_MPUIO:
466                 reg += OMAP_MPUIO_OUTPUT;
467                 l = __raw_readl(reg);
468                 if (enable)
469                         l |= 1 << gpio;
470                 else
471                         l &= ~(1 << gpio);
472                 break;
473 #endif
474 #ifdef CONFIG_ARCH_OMAP15XX
475         case METHOD_GPIO_1510:
476                 reg += OMAP1510_GPIO_DATA_OUTPUT;
477                 l = __raw_readl(reg);
478                 if (enable)
479                         l |= 1 << gpio;
480                 else
481                         l &= ~(1 << gpio);
482                 break;
483 #endif
484 #ifdef CONFIG_ARCH_OMAP16XX
485         case METHOD_GPIO_1610:
486                 if (enable)
487                         reg += OMAP1610_GPIO_SET_DATAOUT;
488                 else
489                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
490                 l = 1 << gpio;
491                 break;
492 #endif
493 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
494         case METHOD_GPIO_7XX:
495                 reg += OMAP7XX_GPIO_DATA_OUTPUT;
496                 l = __raw_readl(reg);
497                 if (enable)
498                         l |= 1 << gpio;
499                 else
500                         l &= ~(1 << gpio);
501                 break;
502 #endif
503 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
504         case METHOD_GPIO_24XX:
505                 if (enable)
506                         reg += OMAP24XX_GPIO_SETDATAOUT;
507                 else
508                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
509                 l = 1 << gpio;
510                 break;
511 #endif
512 #ifdef CONFIG_ARCH_OMAP4
513         case METHOD_GPIO_44XX:
514                 if (enable)
515                         reg += OMAP4_GPIO_SETDATAOUT;
516                 else
517                         reg += OMAP4_GPIO_CLEARDATAOUT;
518                 l = 1 << gpio;
519                 break;
520 #endif
521         default:
522                 WARN_ON(1);
523                 return;
524         }
525         __raw_writel(l, reg);
526 }
527
528 static int _get_gpio_datain(struct gpio_bank *bank, int gpio)
529 {
530         void __iomem *reg;
531
532         if (check_gpio(gpio) < 0)
533                 return -EINVAL;
534         reg = bank->base;
535         switch (bank->method) {
536 #ifdef CONFIG_ARCH_OMAP1
537         case METHOD_MPUIO:
538                 reg += OMAP_MPUIO_INPUT_LATCH;
539                 break;
540 #endif
541 #ifdef CONFIG_ARCH_OMAP15XX
542         case METHOD_GPIO_1510:
543                 reg += OMAP1510_GPIO_DATA_INPUT;
544                 break;
545 #endif
546 #ifdef CONFIG_ARCH_OMAP16XX
547         case METHOD_GPIO_1610:
548                 reg += OMAP1610_GPIO_DATAIN;
549                 break;
550 #endif
551 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
552         case METHOD_GPIO_7XX:
553                 reg += OMAP7XX_GPIO_DATA_INPUT;
554                 break;
555 #endif
556 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
557         case METHOD_GPIO_24XX:
558                 reg += OMAP24XX_GPIO_DATAIN;
559                 break;
560 #endif
561 #ifdef CONFIG_ARCH_OMAP4
562         case METHOD_GPIO_44XX:
563                 reg += OMAP4_GPIO_DATAIN;
564                 break;
565 #endif
566         default:
567                 return -EINVAL;
568         }
569         return (__raw_readl(reg)
570                         & (1 << get_gpio_index(gpio))) != 0;
571 }
572
573 static int _get_gpio_dataout(struct gpio_bank *bank, int gpio)
574 {
575         void __iomem *reg;
576
577         if (check_gpio(gpio) < 0)
578                 return -EINVAL;
579         reg = bank->base;
580
581         switch (bank->method) {
582 #ifdef CONFIG_ARCH_OMAP1
583         case METHOD_MPUIO:
584                 reg += OMAP_MPUIO_OUTPUT;
585                 break;
586 #endif
587 #ifdef CONFIG_ARCH_OMAP15XX
588         case METHOD_GPIO_1510:
589                 reg += OMAP1510_GPIO_DATA_OUTPUT;
590                 break;
591 #endif
592 #ifdef CONFIG_ARCH_OMAP16XX
593         case METHOD_GPIO_1610:
594                 reg += OMAP1610_GPIO_DATAOUT;
595                 break;
596 #endif
597 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
598         case METHOD_GPIO_7XX:
599                 reg += OMAP7XX_GPIO_DATA_OUTPUT;
600                 break;
601 #endif
602 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
603         case METHOD_GPIO_24XX:
604                 reg += OMAP24XX_GPIO_DATAOUT;
605                 break;
606 #endif
607 #ifdef CONFIG_ARCH_OMAP4
608         case METHOD_GPIO_44XX:
609                 reg += OMAP4_GPIO_DATAOUT;
610                 break;
611 #endif
612         default:
613                 return -EINVAL;
614         }
615
616         return (__raw_readl(reg) & (1 << get_gpio_index(gpio))) != 0;
617 }
618
619 #define MOD_REG_BIT(reg, bit_mask, set) \
620 do {    \
621         int l = __raw_readl(base + reg); \
622         if (set) l |= bit_mask; \
623         else l &= ~bit_mask; \
624         __raw_writel(l, base + reg); \
625 } while(0)
626
627 /**
628  * _set_gpio_debounce - low level gpio debounce time
629  * @bank: the gpio bank we're acting upon
630  * @gpio: the gpio number on this @gpio
631  * @debounce: debounce time to use
632  *
633  * OMAP's debounce time is in 31us steps so we need
634  * to convert and round up to the closest unit.
635  */
636 static void _set_gpio_debounce(struct gpio_bank *bank, unsigned gpio,
637                 unsigned debounce)
638 {
639         void __iomem            *reg = bank->base;
640         u32                     val;
641         u32                     l;
642
643         if (debounce < 32)
644                 debounce = 0x01;
645         else if (debounce > 7936)
646                 debounce = 0xff;
647         else
648                 debounce = (debounce / 0x1f) - 1;
649
650         l = 1 << get_gpio_index(gpio);
651
652         if (cpu_is_omap44xx())
653                 reg += OMAP4_GPIO_DEBOUNCINGTIME;
654         else
655                 reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
656
657         __raw_writel(debounce, reg);
658
659         reg = bank->base;
660         if (cpu_is_omap44xx())
661                 reg += OMAP4_GPIO_DEBOUNCENABLE;
662         else
663                 reg += OMAP24XX_GPIO_DEBOUNCE_EN;
664
665         val = __raw_readl(reg);
666
667         if (debounce) {
668                 val |= l;
669                 if (cpu_is_omap34xx() || cpu_is_omap44xx())
670                         clk_enable(bank->dbck);
671         } else {
672                 val &= ~l;
673                 if (cpu_is_omap34xx() || cpu_is_omap44xx())
674                         clk_disable(bank->dbck);
675         }
676
677         __raw_writel(val, reg);
678 }
679
680 void omap_set_gpio_debounce(int gpio, int enable)
681 {
682         struct gpio_bank *bank;
683         void __iomem *reg;
684         unsigned long flags;
685         u32 val, l = 1 << get_gpio_index(gpio);
686
687         if (cpu_class_is_omap1())
688                 return;
689
690         bank = get_gpio_bank(gpio);
691         reg = bank->base;
692
693         if (cpu_is_omap44xx())
694                 reg += OMAP4_GPIO_DEBOUNCENABLE;
695         else
696                 reg += OMAP24XX_GPIO_DEBOUNCE_EN;
697
698         if (!(bank->mod_usage & l)) {
699                 printk(KERN_ERR "GPIO %d not requested\n", gpio);
700                 return;
701         }
702
703         spin_lock_irqsave(&bank->lock, flags);
704         val = __raw_readl(reg);
705
706         if (enable && !(val & l))
707                 val |= l;
708         else if (!enable && (val & l))
709                 val &= ~l;
710         else
711                 goto done;
712
713         if (cpu_is_omap34xx() || cpu_is_omap44xx()) {
714                 bank->dbck_enable_mask = val;
715                 if (enable)
716                         clk_enable(bank->dbck);
717                 else
718                         clk_disable(bank->dbck);
719         }
720
721         __raw_writel(val, reg);
722 done:
723         spin_unlock_irqrestore(&bank->lock, flags);
724 }
725 EXPORT_SYMBOL(omap_set_gpio_debounce);
726
727 void omap_set_gpio_debounce_time(int gpio, int enc_time)
728 {
729         struct gpio_bank *bank;
730         void __iomem *reg;
731
732         if (cpu_class_is_omap1())
733                 return;
734
735         bank = get_gpio_bank(gpio);
736         reg = bank->base;
737
738         if (!bank->mod_usage) {
739                 printk(KERN_ERR "GPIO not requested\n");
740                 return;
741         }
742
743         enc_time &= 0xff;
744
745         if (cpu_is_omap44xx())
746                 reg += OMAP4_GPIO_DEBOUNCINGTIME;
747         else
748                 reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
749
750         __raw_writel(enc_time, reg);
751 }
752 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
753
754 #ifdef CONFIG_ARCH_OMAP2PLUS
755 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
756                                                 int trigger)
757 {
758         void __iomem *base = bank->base;
759         u32 gpio_bit = 1 << gpio;
760         u32 val;
761
762         if (cpu_is_omap44xx()) {
763                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT0, gpio_bit,
764                         trigger & IRQ_TYPE_LEVEL_LOW);
765                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT1, gpio_bit,
766                         trigger & IRQ_TYPE_LEVEL_HIGH);
767                 MOD_REG_BIT(OMAP4_GPIO_RISINGDETECT, gpio_bit,
768                         trigger & IRQ_TYPE_EDGE_RISING);
769                 MOD_REG_BIT(OMAP4_GPIO_FALLINGDETECT, gpio_bit,
770                         trigger & IRQ_TYPE_EDGE_FALLING);
771         } else {
772                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
773                         trigger & IRQ_TYPE_LEVEL_LOW);
774                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
775                         trigger & IRQ_TYPE_LEVEL_HIGH);
776                 MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
777                         trigger & IRQ_TYPE_EDGE_RISING);
778                 MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
779                         trigger & IRQ_TYPE_EDGE_FALLING);
780         }
781         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
782                 if (cpu_is_omap44xx()) {
783                         if (trigger != 0)
784                                 __raw_writel(1 << gpio, bank->base+
785                                                 OMAP4_GPIO_IRQWAKEN0);
786                         else {
787                                 val = __raw_readl(bank->base +
788                                                         OMAP4_GPIO_IRQWAKEN0);
789                                 __raw_writel(val & (~(1 << gpio)), bank->base +
790                                                          OMAP4_GPIO_IRQWAKEN0);
791                         }
792                 } else {
793                         /*
794                          * GPIO wakeup request can only be generated on edge
795                          * transitions
796                          */
797                         if (trigger & IRQ_TYPE_EDGE_BOTH)
798                                 __raw_writel(1 << gpio, bank->base
799                                         + OMAP24XX_GPIO_SETWKUENA);
800                         else
801                                 __raw_writel(1 << gpio, bank->base
802                                         + OMAP24XX_GPIO_CLEARWKUENA);
803                 }
804         }
805         /* This part needs to be executed always for OMAP34xx */
806         if (cpu_is_omap34xx() || (bank->non_wakeup_gpios & gpio_bit)) {
807                 /*
808                  * Log the edge gpio and manually trigger the IRQ
809                  * after resume if the input level changes
810                  * to avoid irq lost during PER RET/OFF mode
811                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
812                  */
813                 if (trigger & IRQ_TYPE_EDGE_BOTH)
814                         bank->enabled_non_wakeup_gpios |= gpio_bit;
815                 else
816                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
817         }
818
819         if (cpu_is_omap44xx()) {
820                 bank->level_mask =
821                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT0) |
822                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT1);
823         } else {
824                 bank->level_mask =
825                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
826                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
827         }
828 }
829 #endif
830
831 #ifdef CONFIG_ARCH_OMAP1
832 /*
833  * This only applies to chips that can't do both rising and falling edge
834  * detection at once.  For all other chips, this function is a noop.
835  */
836 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
837 {
838         void __iomem *reg = bank->base;
839         u32 l = 0;
840
841         switch (bank->method) {
842         case METHOD_MPUIO:
843                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
844                 break;
845 #ifdef CONFIG_ARCH_OMAP15XX
846         case METHOD_GPIO_1510:
847                 reg += OMAP1510_GPIO_INT_CONTROL;
848                 break;
849 #endif
850 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
851         case METHOD_GPIO_7XX:
852                 reg += OMAP7XX_GPIO_INT_CONTROL;
853                 break;
854 #endif
855         default:
856                 return;
857         }
858
859         l = __raw_readl(reg);
860         if ((l >> gpio) & 1)
861                 l &= ~(1 << gpio);
862         else
863                 l |= 1 << gpio;
864
865         __raw_writel(l, reg);
866 }
867 #endif
868
869 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
870 {
871         void __iomem *reg = bank->base;
872         u32 l = 0;
873
874         switch (bank->method) {
875 #ifdef CONFIG_ARCH_OMAP1
876         case METHOD_MPUIO:
877                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
878                 l = __raw_readl(reg);
879                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
880                         bank->toggle_mask |= 1 << gpio;
881                 if (trigger & IRQ_TYPE_EDGE_RISING)
882                         l |= 1 << gpio;
883                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
884                         l &= ~(1 << gpio);
885                 else
886                         goto bad;
887                 break;
888 #endif
889 #ifdef CONFIG_ARCH_OMAP15XX
890         case METHOD_GPIO_1510:
891                 reg += OMAP1510_GPIO_INT_CONTROL;
892                 l = __raw_readl(reg);
893                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
894                         bank->toggle_mask |= 1 << gpio;
895                 if (trigger & IRQ_TYPE_EDGE_RISING)
896                         l |= 1 << gpio;
897                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
898                         l &= ~(1 << gpio);
899                 else
900                         goto bad;
901                 break;
902 #endif
903 #ifdef CONFIG_ARCH_OMAP16XX
904         case METHOD_GPIO_1610:
905                 if (gpio & 0x08)
906                         reg += OMAP1610_GPIO_EDGE_CTRL2;
907                 else
908                         reg += OMAP1610_GPIO_EDGE_CTRL1;
909                 gpio &= 0x07;
910                 l = __raw_readl(reg);
911                 l &= ~(3 << (gpio << 1));
912                 if (trigger & IRQ_TYPE_EDGE_RISING)
913                         l |= 2 << (gpio << 1);
914                 if (trigger & IRQ_TYPE_EDGE_FALLING)
915                         l |= 1 << (gpio << 1);
916                 if (trigger)
917                         /* Enable wake-up during idle for dynamic tick */
918                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
919                 else
920                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
921                 break;
922 #endif
923 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
924         case METHOD_GPIO_7XX:
925                 reg += OMAP7XX_GPIO_INT_CONTROL;
926                 l = __raw_readl(reg);
927                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
928                         bank->toggle_mask |= 1 << gpio;
929                 if (trigger & IRQ_TYPE_EDGE_RISING)
930                         l |= 1 << gpio;
931                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
932                         l &= ~(1 << gpio);
933                 else
934                         goto bad;
935                 break;
936 #endif
937 #ifdef CONFIG_ARCH_OMAP2PLUS
938         case METHOD_GPIO_24XX:
939         case METHOD_GPIO_44XX:
940                 set_24xx_gpio_triggering(bank, gpio, trigger);
941                 break;
942 #endif
943         default:
944                 goto bad;
945         }
946         __raw_writel(l, reg);
947         return 0;
948 bad:
949         return -EINVAL;
950 }
951
952 static int gpio_irq_type(unsigned irq, unsigned type)
953 {
954         struct gpio_bank *bank;
955         unsigned gpio;
956         int retval;
957         unsigned long flags;
958
959         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
960                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
961         else
962                 gpio = irq - IH_GPIO_BASE;
963
964         if (check_gpio(gpio) < 0)
965                 return -EINVAL;
966
967         if (type & ~IRQ_TYPE_SENSE_MASK)
968                 return -EINVAL;
969
970         /* OMAP1 allows only only edge triggering */
971         if (!cpu_class_is_omap2()
972                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
973                 return -EINVAL;
974
975         bank = get_irq_chip_data(irq);
976         spin_lock_irqsave(&bank->lock, flags);
977         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
978         if (retval == 0) {
979                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
980                 irq_desc[irq].status |= type;
981         }
982         spin_unlock_irqrestore(&bank->lock, flags);
983
984         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
985                 __set_irq_handler_unlocked(irq, handle_level_irq);
986         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
987                 __set_irq_handler_unlocked(irq, handle_edge_irq);
988
989         return retval;
990 }
991
992 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
993 {
994         void __iomem *reg = bank->base;
995
996         switch (bank->method) {
997 #ifdef CONFIG_ARCH_OMAP1
998         case METHOD_MPUIO:
999                 /* MPUIO irqstatus is reset by reading the status register,
1000                  * so do nothing here */
1001                 return;
1002 #endif
1003 #ifdef CONFIG_ARCH_OMAP15XX
1004         case METHOD_GPIO_1510:
1005                 reg += OMAP1510_GPIO_INT_STATUS;
1006                 break;
1007 #endif
1008 #ifdef CONFIG_ARCH_OMAP16XX
1009         case METHOD_GPIO_1610:
1010                 reg += OMAP1610_GPIO_IRQSTATUS1;
1011                 break;
1012 #endif
1013 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1014         case METHOD_GPIO_7XX:
1015                 reg += OMAP7XX_GPIO_INT_STATUS;
1016                 break;
1017 #endif
1018 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1019         case METHOD_GPIO_24XX:
1020                 reg += OMAP24XX_GPIO_IRQSTATUS1;
1021                 break;
1022 #endif
1023 #if defined(CONFIG_ARCH_OMAP4)
1024         case METHOD_GPIO_44XX:
1025                 reg += OMAP4_GPIO_IRQSTATUS0;
1026                 break;
1027 #endif
1028         default:
1029                 WARN_ON(1);
1030                 return;
1031         }
1032         __raw_writel(gpio_mask, reg);
1033
1034         /* Workaround for clearing DSP GPIO interrupts to allow retention */
1035         if (cpu_is_omap24xx() || cpu_is_omap34xx())
1036                 reg = bank->base + OMAP24XX_GPIO_IRQSTATUS2;
1037         else if (cpu_is_omap44xx())
1038                 reg = bank->base + OMAP4_GPIO_IRQSTATUS1;
1039
1040         if (cpu_is_omap24xx() || cpu_is_omap34xx() || cpu_is_omap44xx()) {
1041                 __raw_writel(gpio_mask, reg);
1042
1043         /* Flush posted write for the irq status to avoid spurious interrupts */
1044         __raw_readl(reg);
1045         }
1046 }
1047
1048 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
1049 {
1050         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
1051 }
1052
1053 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
1054 {
1055         void __iomem *reg = bank->base;
1056         int inv = 0;
1057         u32 l;
1058         u32 mask;
1059
1060         switch (bank->method) {
1061 #ifdef CONFIG_ARCH_OMAP1
1062         case METHOD_MPUIO:
1063                 reg += OMAP_MPUIO_GPIO_MASKIT;
1064                 mask = 0xffff;
1065                 inv = 1;
1066                 break;
1067 #endif
1068 #ifdef CONFIG_ARCH_OMAP15XX
1069         case METHOD_GPIO_1510:
1070                 reg += OMAP1510_GPIO_INT_MASK;
1071                 mask = 0xffff;
1072                 inv = 1;
1073                 break;
1074 #endif
1075 #ifdef CONFIG_ARCH_OMAP16XX
1076         case METHOD_GPIO_1610:
1077                 reg += OMAP1610_GPIO_IRQENABLE1;
1078                 mask = 0xffff;
1079                 break;
1080 #endif
1081 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1082         case METHOD_GPIO_7XX:
1083                 reg += OMAP7XX_GPIO_INT_MASK;
1084                 mask = 0xffffffff;
1085                 inv = 1;
1086                 break;
1087 #endif
1088 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1089         case METHOD_GPIO_24XX:
1090                 reg += OMAP24XX_GPIO_IRQENABLE1;
1091                 mask = 0xffffffff;
1092                 break;
1093 #endif
1094 #if defined(CONFIG_ARCH_OMAP4)
1095         case METHOD_GPIO_44XX:
1096                 reg += OMAP4_GPIO_IRQSTATUSSET0;
1097                 mask = 0xffffffff;
1098                 break;
1099 #endif
1100         default:
1101                 WARN_ON(1);
1102                 return 0;
1103         }
1104
1105         l = __raw_readl(reg);
1106         if (inv)
1107                 l = ~l;
1108         l &= mask;
1109         return l;
1110 }
1111
1112 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
1113 {
1114         void __iomem *reg = bank->base;
1115         u32 l;
1116
1117         switch (bank->method) {
1118 #ifdef CONFIG_ARCH_OMAP1
1119         case METHOD_MPUIO:
1120                 reg += OMAP_MPUIO_GPIO_MASKIT;
1121                 l = __raw_readl(reg);
1122                 if (enable)
1123                         l &= ~(gpio_mask);
1124                 else
1125                         l |= gpio_mask;
1126                 break;
1127 #endif
1128 #ifdef CONFIG_ARCH_OMAP15XX
1129         case METHOD_GPIO_1510:
1130                 reg += OMAP1510_GPIO_INT_MASK;
1131                 l = __raw_readl(reg);
1132                 if (enable)
1133                         l &= ~(gpio_mask);
1134                 else
1135                         l |= gpio_mask;
1136                 break;
1137 #endif
1138 #ifdef CONFIG_ARCH_OMAP16XX
1139         case METHOD_GPIO_1610:
1140                 if (enable)
1141                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
1142                 else
1143                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
1144                 l = gpio_mask;
1145                 break;
1146 #endif
1147 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1148         case METHOD_GPIO_7XX:
1149                 reg += OMAP7XX_GPIO_INT_MASK;
1150                 l = __raw_readl(reg);
1151                 if (enable)
1152                         l &= ~(gpio_mask);
1153                 else
1154                         l |= gpio_mask;
1155                 break;
1156 #endif
1157 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1158         case METHOD_GPIO_24XX:
1159                 if (enable)
1160                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
1161                 else
1162                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
1163                 l = gpio_mask;
1164                 break;
1165 #endif
1166 #ifdef CONFIG_ARCH_OMAP4
1167         case METHOD_GPIO_44XX:
1168                 if (enable)
1169                         reg += OMAP4_GPIO_IRQSTATUSSET0;
1170                 else
1171                         reg += OMAP4_GPIO_IRQSTATUSCLR0;
1172                 l = gpio_mask;
1173                 break;
1174 #endif
1175         default:
1176                 WARN_ON(1);
1177                 return;
1178         }
1179         __raw_writel(l, reg);
1180 }
1181
1182 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
1183 {
1184         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
1185 }
1186
1187 /*
1188  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
1189  * 1510 does not seem to have a wake-up register. If JTAG is connected
1190  * to the target, system will wake up always on GPIO events. While
1191  * system is running all registered GPIO interrupts need to have wake-up
1192  * enabled. When system is suspended, only selected GPIO interrupts need
1193  * to have wake-up enabled.
1194  */
1195 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
1196 {
1197         unsigned long uninitialized_var(flags);
1198
1199         switch (bank->method) {
1200 #ifdef CONFIG_ARCH_OMAP16XX
1201         case METHOD_MPUIO:
1202         case METHOD_GPIO_1610:
1203                 spin_lock_irqsave(&bank->lock, flags);
1204                 if (enable)
1205                         bank->suspend_wakeup |= (1 << gpio);
1206                 else
1207                         bank->suspend_wakeup &= ~(1 << gpio);
1208                 spin_unlock_irqrestore(&bank->lock, flags);
1209                 return 0;
1210 #endif
1211 #ifdef CONFIG_ARCH_OMAP2PLUS
1212         case METHOD_GPIO_24XX:
1213         case METHOD_GPIO_44XX:
1214                 if (bank->non_wakeup_gpios & (1 << gpio)) {
1215                         printk(KERN_ERR "Unable to modify wakeup on "
1216                                         "non-wakeup GPIO%d\n",
1217                                         (bank - gpio_bank) * 32 + gpio);
1218                         return -EINVAL;
1219                 }
1220                 spin_lock_irqsave(&bank->lock, flags);
1221                 if (enable)
1222                         bank->suspend_wakeup |= (1 << gpio);
1223                 else
1224                         bank->suspend_wakeup &= ~(1 << gpio);
1225                 spin_unlock_irqrestore(&bank->lock, flags);
1226                 return 0;
1227 #endif
1228         default:
1229                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
1230                        bank->method);
1231                 return -EINVAL;
1232         }
1233 }
1234
1235 static void _reset_gpio(struct gpio_bank *bank, int gpio)
1236 {
1237         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
1238         _set_gpio_irqenable(bank, gpio, 0);
1239         _clear_gpio_irqstatus(bank, gpio);
1240         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
1241 }
1242
1243 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
1244 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
1245 {
1246         unsigned int gpio = irq - IH_GPIO_BASE;
1247         struct gpio_bank *bank;
1248         int retval;
1249
1250         if (check_gpio(gpio) < 0)
1251                 return -ENODEV;
1252         bank = get_irq_chip_data(irq);
1253         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
1254
1255         return retval;
1256 }
1257
1258 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
1259 {
1260         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
1261         unsigned long flags;
1262
1263         spin_lock_irqsave(&bank->lock, flags);
1264
1265         /* Set trigger to none. You need to enable the desired trigger with
1266          * request_irq() or set_irq_type().
1267          */
1268         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
1269
1270 #ifdef CONFIG_ARCH_OMAP15XX
1271         if (bank->method == METHOD_GPIO_1510) {
1272                 void __iomem *reg;
1273
1274                 /* Claim the pin for MPU */
1275                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
1276                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
1277         }
1278 #endif
1279         if (!cpu_class_is_omap1()) {
1280                 if (!bank->mod_usage) {
1281                         void __iomem *reg = bank->base;
1282                         u32 ctrl;
1283
1284                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
1285                                 reg += OMAP24XX_GPIO_CTRL;
1286                         else if (cpu_is_omap44xx())
1287                                 reg += OMAP4_GPIO_CTRL;
1288                         ctrl = __raw_readl(reg);
1289                         /* Module is enabled, clocks are not gated */
1290                         ctrl &= 0xFFFFFFFE;
1291                         __raw_writel(ctrl, reg);
1292                 }
1293                 bank->mod_usage |= 1 << offset;
1294         }
1295         spin_unlock_irqrestore(&bank->lock, flags);
1296
1297         return 0;
1298 }
1299
1300 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
1301 {
1302         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
1303         unsigned long flags;
1304
1305         spin_lock_irqsave(&bank->lock, flags);
1306 #ifdef CONFIG_ARCH_OMAP16XX
1307         if (bank->method == METHOD_GPIO_1610) {
1308                 /* Disable wake-up during idle for dynamic tick */
1309                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1310                 __raw_writel(1 << offset, reg);
1311         }
1312 #endif
1313 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1314         if (bank->method == METHOD_GPIO_24XX) {
1315                 /* Disable wake-up during idle for dynamic tick */
1316                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1317                 __raw_writel(1 << offset, reg);
1318         }
1319 #endif
1320 #ifdef CONFIG_ARCH_OMAP4
1321         if (bank->method == METHOD_GPIO_44XX) {
1322                 /* Disable wake-up during idle for dynamic tick */
1323                 void __iomem *reg = bank->base + OMAP4_GPIO_IRQWAKEN0;
1324                 __raw_writel(1 << offset, reg);
1325         }
1326 #endif
1327         if (!cpu_class_is_omap1()) {
1328                 bank->mod_usage &= ~(1 << offset);
1329                 if (!bank->mod_usage) {
1330                         void __iomem *reg = bank->base;
1331                         u32 ctrl;
1332
1333                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
1334                                 reg += OMAP24XX_GPIO_CTRL;
1335                         else if (cpu_is_omap44xx())
1336                                 reg += OMAP4_GPIO_CTRL;
1337                         ctrl = __raw_readl(reg);
1338                         /* Module is disabled, clocks are gated */
1339                         ctrl |= 1;
1340                         __raw_writel(ctrl, reg);
1341                 }
1342         }
1343         _reset_gpio(bank, bank->chip.base + offset);
1344         spin_unlock_irqrestore(&bank->lock, flags);
1345 }
1346
1347 /*
1348  * We need to unmask the GPIO bank interrupt as soon as possible to
1349  * avoid missing GPIO interrupts for other lines in the bank.
1350  * Then we need to mask-read-clear-unmask the triggered GPIO lines
1351  * in the bank to avoid missing nested interrupts for a GPIO line.
1352  * If we wait to unmask individual GPIO lines in the bank after the
1353  * line's interrupt handler has been run, we may miss some nested
1354  * interrupts.
1355  */
1356 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
1357 {
1358         void __iomem *isr_reg = NULL;
1359         u32 isr;
1360         unsigned int gpio_irq, gpio_index;
1361         struct gpio_bank *bank;
1362         u32 retrigger = 0;
1363         int unmasked = 0;
1364
1365         desc->chip->ack(irq);
1366
1367         bank = get_irq_data(irq);
1368 #ifdef CONFIG_ARCH_OMAP1
1369         if (bank->method == METHOD_MPUIO)
1370                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
1371 #endif
1372 #ifdef CONFIG_ARCH_OMAP15XX
1373         if (bank->method == METHOD_GPIO_1510)
1374                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1375 #endif
1376 #if defined(CONFIG_ARCH_OMAP16XX)
1377         if (bank->method == METHOD_GPIO_1610)
1378                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1379 #endif
1380 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1381         if (bank->method == METHOD_GPIO_7XX)
1382                 isr_reg = bank->base + OMAP7XX_GPIO_INT_STATUS;
1383 #endif
1384 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1385         if (bank->method == METHOD_GPIO_24XX)
1386                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1387 #endif
1388 #if defined(CONFIG_ARCH_OMAP4)
1389         if (bank->method == METHOD_GPIO_44XX)
1390                 isr_reg = bank->base + OMAP4_GPIO_IRQSTATUS0;
1391 #endif
1392         while(1) {
1393                 u32 isr_saved, level_mask = 0;
1394                 u32 enabled;
1395
1396                 enabled = _get_gpio_irqbank_mask(bank);
1397                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1398
1399                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1400                         isr &= 0x0000ffff;
1401
1402                 if (cpu_class_is_omap2()) {
1403                         level_mask = bank->level_mask & enabled;
1404                 }
1405
1406                 /* clear edge sensitive interrupts before handler(s) are
1407                 called so that we don't miss any interrupt occurred while
1408                 executing them */
1409                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1410                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1411                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1412
1413                 /* if there is only edge sensitive GPIO pin interrupts
1414                 configured, we could unmask GPIO bank interrupt immediately */
1415                 if (!level_mask && !unmasked) {
1416                         unmasked = 1;
1417                         desc->chip->unmask(irq);
1418                 }
1419
1420                 isr |= retrigger;
1421                 retrigger = 0;
1422                 if (!isr)
1423                         break;
1424
1425                 gpio_irq = bank->virtual_irq_start;
1426                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1427                         gpio_index = get_gpio_index(irq_to_gpio(gpio_irq));
1428
1429                         if (!(isr & 1))
1430                                 continue;
1431
1432 #ifdef CONFIG_ARCH_OMAP1
1433                         /*
1434                          * Some chips can't respond to both rising and falling
1435                          * at the same time.  If this irq was requested with
1436                          * both flags, we need to flip the ICR data for the IRQ
1437                          * to respond to the IRQ for the opposite direction.
1438                          * This will be indicated in the bank toggle_mask.
1439                          */
1440                         if (bank->toggle_mask & (1 << gpio_index))
1441                                 _toggle_gpio_edge_triggering(bank, gpio_index);
1442 #endif
1443
1444                         generic_handle_irq(gpio_irq);
1445                 }
1446         }
1447         /* if bank has any level sensitive GPIO pin interrupt
1448         configured, we must unmask the bank interrupt only after
1449         handler(s) are executed in order to avoid spurious bank
1450         interrupt */
1451         if (!unmasked)
1452                 desc->chip->unmask(irq);
1453
1454 }
1455
1456 static void gpio_irq_shutdown(unsigned int irq)
1457 {
1458         unsigned int gpio = irq - IH_GPIO_BASE;
1459         struct gpio_bank *bank = get_irq_chip_data(irq);
1460
1461         _reset_gpio(bank, gpio);
1462 }
1463
1464 static void gpio_ack_irq(unsigned int irq)
1465 {
1466         unsigned int gpio = irq - IH_GPIO_BASE;
1467         struct gpio_bank *bank = get_irq_chip_data(irq);
1468
1469         _clear_gpio_irqstatus(bank, gpio);
1470 }
1471
1472 static void gpio_mask_irq(unsigned int irq)
1473 {
1474         unsigned int gpio = irq - IH_GPIO_BASE;
1475         struct gpio_bank *bank = get_irq_chip_data(irq);
1476
1477         _set_gpio_irqenable(bank, gpio, 0);
1478         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
1479 }
1480
1481 static void gpio_unmask_irq(unsigned int irq)
1482 {
1483         unsigned int gpio = irq - IH_GPIO_BASE;
1484         struct gpio_bank *bank = get_irq_chip_data(irq);
1485         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1486         struct irq_desc *desc = irq_to_desc(irq);
1487         u32 trigger = desc->status & IRQ_TYPE_SENSE_MASK;
1488
1489         if (trigger)
1490                 _set_gpio_triggering(bank, get_gpio_index(gpio), trigger);
1491
1492         /* For level-triggered GPIOs, the clearing must be done after
1493          * the HW source is cleared, thus after the handler has run */
1494         if (bank->level_mask & irq_mask) {
1495                 _set_gpio_irqenable(bank, gpio, 0);
1496                 _clear_gpio_irqstatus(bank, gpio);
1497         }
1498
1499         _set_gpio_irqenable(bank, gpio, 1);
1500 }
1501
1502 static struct irq_chip gpio_irq_chip = {
1503         .name           = "GPIO",
1504         .shutdown       = gpio_irq_shutdown,
1505         .ack            = gpio_ack_irq,
1506         .mask           = gpio_mask_irq,
1507         .unmask         = gpio_unmask_irq,
1508         .set_type       = gpio_irq_type,
1509         .set_wake       = gpio_wake_enable,
1510 };
1511
1512 /*---------------------------------------------------------------------*/
1513
1514 #ifdef CONFIG_ARCH_OMAP1
1515
1516 /* MPUIO uses the always-on 32k clock */
1517
1518 static void mpuio_ack_irq(unsigned int irq)
1519 {
1520         /* The ISR is reset automatically, so do nothing here. */
1521 }
1522
1523 static void mpuio_mask_irq(unsigned int irq)
1524 {
1525         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1526         struct gpio_bank *bank = get_irq_chip_data(irq);
1527
1528         _set_gpio_irqenable(bank, gpio, 0);
1529 }
1530
1531 static void mpuio_unmask_irq(unsigned int irq)
1532 {
1533         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1534         struct gpio_bank *bank = get_irq_chip_data(irq);
1535
1536         _set_gpio_irqenable(bank, gpio, 1);
1537 }
1538
1539 static struct irq_chip mpuio_irq_chip = {
1540         .name           = "MPUIO",
1541         .ack            = mpuio_ack_irq,
1542         .mask           = mpuio_mask_irq,
1543         .unmask         = mpuio_unmask_irq,
1544         .set_type       = gpio_irq_type,
1545 #ifdef CONFIG_ARCH_OMAP16XX
1546         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1547         .set_wake       = gpio_wake_enable,
1548 #endif
1549 };
1550
1551
1552 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1553
1554
1555 #ifdef CONFIG_ARCH_OMAP16XX
1556
1557 #include <linux/platform_device.h>
1558
1559 static int omap_mpuio_suspend_noirq(struct device *dev)
1560 {
1561         struct platform_device *pdev = to_platform_device(dev);
1562         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1563         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1564         unsigned long           flags;
1565
1566         spin_lock_irqsave(&bank->lock, flags);
1567         bank->saved_wakeup = __raw_readl(mask_reg);
1568         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1569         spin_unlock_irqrestore(&bank->lock, flags);
1570
1571         return 0;
1572 }
1573
1574 static int omap_mpuio_resume_noirq(struct device *dev)
1575 {
1576         struct platform_device *pdev = to_platform_device(dev);
1577         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1578         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1579         unsigned long           flags;
1580
1581         spin_lock_irqsave(&bank->lock, flags);
1582         __raw_writel(bank->saved_wakeup, mask_reg);
1583         spin_unlock_irqrestore(&bank->lock, flags);
1584
1585         return 0;
1586 }
1587
1588 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
1589         .suspend_noirq = omap_mpuio_suspend_noirq,
1590         .resume_noirq = omap_mpuio_resume_noirq,
1591 };
1592
1593 /* use platform_driver for this, now that there's no longer any
1594  * point to sys_device (other than not disturbing old code).
1595  */
1596 static struct platform_driver omap_mpuio_driver = {
1597         .driver         = {
1598                 .name   = "mpuio",
1599                 .pm     = &omap_mpuio_dev_pm_ops,
1600         },
1601 };
1602
1603 static struct platform_device omap_mpuio_device = {
1604         .name           = "mpuio",
1605         .id             = -1,
1606         .dev = {
1607                 .driver = &omap_mpuio_driver.driver,
1608         }
1609         /* could list the /proc/iomem resources */
1610 };
1611
1612 static inline void mpuio_init(void)
1613 {
1614         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1615
1616         if (platform_driver_register(&omap_mpuio_driver) == 0)
1617                 (void) platform_device_register(&omap_mpuio_device);
1618 }
1619
1620 #else
1621 static inline void mpuio_init(void) {}
1622 #endif  /* 16xx */
1623
1624 #else
1625
1626 extern struct irq_chip mpuio_irq_chip;
1627
1628 #define bank_is_mpuio(bank)     0
1629 static inline void mpuio_init(void) {}
1630
1631 #endif
1632
1633 /*---------------------------------------------------------------------*/
1634
1635 /* REVISIT these are stupid implementations!  replace by ones that
1636  * don't switch on METHOD_* and which mostly avoid spinlocks
1637  */
1638
1639 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1640 {
1641         struct gpio_bank *bank;
1642         unsigned long flags;
1643
1644         bank = container_of(chip, struct gpio_bank, chip);
1645         spin_lock_irqsave(&bank->lock, flags);
1646         _set_gpio_direction(bank, offset, 1);
1647         spin_unlock_irqrestore(&bank->lock, flags);
1648         return 0;
1649 }
1650
1651 static int gpio_is_input(struct gpio_bank *bank, int mask)
1652 {
1653         void __iomem *reg = bank->base;
1654
1655         switch (bank->method) {
1656         case METHOD_MPUIO:
1657                 reg += OMAP_MPUIO_IO_CNTL;
1658                 break;
1659         case METHOD_GPIO_1510:
1660                 reg += OMAP1510_GPIO_DIR_CONTROL;
1661                 break;
1662         case METHOD_GPIO_1610:
1663                 reg += OMAP1610_GPIO_DIRECTION;
1664                 break;
1665         case METHOD_GPIO_7XX:
1666                 reg += OMAP7XX_GPIO_DIR_CONTROL;
1667                 break;
1668         case METHOD_GPIO_24XX:
1669                 reg += OMAP24XX_GPIO_OE;
1670                 break;
1671         case METHOD_GPIO_44XX:
1672                 reg += OMAP4_GPIO_OE;
1673                 break;
1674         default:
1675                 WARN_ONCE(1, "gpio_is_input: incorrect OMAP GPIO method");
1676                 return -EINVAL;
1677         }
1678         return __raw_readl(reg) & mask;
1679 }
1680
1681 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1682 {
1683         struct gpio_bank *bank;
1684         void __iomem *reg;
1685         int gpio;
1686         u32 mask;
1687
1688         gpio = chip->base + offset;
1689         bank = get_gpio_bank(gpio);
1690         reg = bank->base;
1691         mask = 1 << get_gpio_index(gpio);
1692
1693         if (gpio_is_input(bank, mask))
1694                 return _get_gpio_datain(bank, gpio);
1695         else
1696                 return _get_gpio_dataout(bank, gpio);
1697 }
1698
1699 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1700 {
1701         struct gpio_bank *bank;
1702         unsigned long flags;
1703
1704         bank = container_of(chip, struct gpio_bank, chip);
1705         spin_lock_irqsave(&bank->lock, flags);
1706         _set_gpio_dataout(bank, offset, value);
1707         _set_gpio_direction(bank, offset, 0);
1708         spin_unlock_irqrestore(&bank->lock, flags);
1709         return 0;
1710 }
1711
1712 static int gpio_debounce(struct gpio_chip *chip, unsigned offset,
1713                 unsigned debounce)
1714 {
1715         struct gpio_bank *bank;
1716         unsigned long flags;
1717
1718         bank = container_of(chip, struct gpio_bank, chip);
1719         spin_lock_irqsave(&bank->lock, flags);
1720         _set_gpio_debounce(bank, offset, debounce);
1721         spin_unlock_irqrestore(&bank->lock, flags);
1722
1723         return 0;
1724 }
1725
1726 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1727 {
1728         struct gpio_bank *bank;
1729         unsigned long flags;
1730
1731         bank = container_of(chip, struct gpio_bank, chip);
1732         spin_lock_irqsave(&bank->lock, flags);
1733         _set_gpio_dataout(bank, offset, value);
1734         spin_unlock_irqrestore(&bank->lock, flags);
1735 }
1736
1737 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1738 {
1739         struct gpio_bank *bank;
1740
1741         bank = container_of(chip, struct gpio_bank, chip);
1742         return bank->virtual_irq_start + offset;
1743 }
1744
1745 /*---------------------------------------------------------------------*/
1746
1747 static int initialized;
1748 #if defined(CONFIG_ARCH_OMAP1) || defined(CONFIG_ARCH_OMAP2)
1749 static struct clk * gpio_ick;
1750 #endif
1751
1752 #if defined(CONFIG_ARCH_OMAP2)
1753 static struct clk * gpio_fck;
1754 #endif
1755
1756 #if defined(CONFIG_ARCH_OMAP2430)
1757 static struct clk * gpio5_ick;
1758 static struct clk * gpio5_fck;
1759 #endif
1760
1761 #if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_ARCH_OMAP4)
1762 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1763 #endif
1764
1765 static void __init omap_gpio_show_rev(void)
1766 {
1767         u32 rev;
1768
1769         if (cpu_is_omap16xx())
1770                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1771         else if (cpu_is_omap24xx() || cpu_is_omap34xx())
1772                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1773         else if (cpu_is_omap44xx())
1774                 rev = __raw_readl(gpio_bank[0].base + OMAP4_GPIO_REVISION);
1775         else
1776                 return;
1777
1778         printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1779                 (rev >> 4) & 0x0f, rev & 0x0f);
1780 }
1781
1782 /* This lock class tells lockdep that GPIO irqs are in a different
1783  * category than their parents, so it won't report false recursion.
1784  */
1785 static struct lock_class_key gpio_lock_class;
1786
1787 static int __init _omap_gpio_init(void)
1788 {
1789         int i;
1790         int gpio = 0;
1791         struct gpio_bank *bank;
1792         int bank_size = SZ_8K;  /* Module 4KB + L4 4KB except on omap1 */
1793         char clk_name[11];
1794
1795         initialized = 1;
1796
1797 #if defined(CONFIG_ARCH_OMAP1)
1798         if (cpu_is_omap15xx()) {
1799                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1800                 if (IS_ERR(gpio_ick))
1801                         printk("Could not get arm_gpio_ck\n");
1802                 else
1803                         clk_enable(gpio_ick);
1804         }
1805 #endif
1806 #if defined(CONFIG_ARCH_OMAP2)
1807         if (cpu_class_is_omap2()) {
1808                 gpio_ick = clk_get(NULL, "gpios_ick");
1809                 if (IS_ERR(gpio_ick))
1810                         printk("Could not get gpios_ick\n");
1811                 else
1812                         clk_enable(gpio_ick);
1813                 gpio_fck = clk_get(NULL, "gpios_fck");
1814                 if (IS_ERR(gpio_fck))
1815                         printk("Could not get gpios_fck\n");
1816                 else
1817                         clk_enable(gpio_fck);
1818
1819                 /*
1820                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1821                  */
1822 #if defined(CONFIG_ARCH_OMAP2430)
1823                 if (cpu_is_omap2430()) {
1824                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1825                         if (IS_ERR(gpio5_ick))
1826                                 printk("Could not get gpio5_ick\n");
1827                         else
1828                                 clk_enable(gpio5_ick);
1829                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1830                         if (IS_ERR(gpio5_fck))
1831                                 printk("Could not get gpio5_fck\n");
1832                         else
1833                                 clk_enable(gpio5_fck);
1834                 }
1835 #endif
1836         }
1837 #endif
1838
1839 #if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_ARCH_OMAP4)
1840         if (cpu_is_omap34xx() || cpu_is_omap44xx()) {
1841                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1842                         sprintf(clk_name, "gpio%d_ick", i + 1);
1843                         gpio_iclks[i] = clk_get(NULL, clk_name);
1844                         if (IS_ERR(gpio_iclks[i]))
1845                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1846                         else
1847                                 clk_enable(gpio_iclks[i]);
1848                 }
1849         }
1850 #endif
1851
1852
1853 #ifdef CONFIG_ARCH_OMAP15XX
1854         if (cpu_is_omap15xx()) {
1855                 gpio_bank_count = 2;
1856                 gpio_bank = gpio_bank_1510;
1857                 bank_size = SZ_2K;
1858         }
1859 #endif
1860 #if defined(CONFIG_ARCH_OMAP16XX)
1861         if (cpu_is_omap16xx()) {
1862                 gpio_bank_count = 5;
1863                 gpio_bank = gpio_bank_1610;
1864                 bank_size = SZ_2K;
1865         }
1866 #endif
1867 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
1868         if (cpu_is_omap7xx()) {
1869                 gpio_bank_count = 7;
1870                 gpio_bank = gpio_bank_7xx;
1871                 bank_size = SZ_2K;
1872         }
1873 #endif
1874 #ifdef CONFIG_ARCH_OMAP2
1875         if (cpu_is_omap242x()) {
1876                 gpio_bank_count = 4;
1877                 gpio_bank = gpio_bank_242x;
1878         }
1879         if (cpu_is_omap243x()) {
1880                 gpio_bank_count = 5;
1881                 gpio_bank = gpio_bank_243x;
1882         }
1883 #endif
1884 #ifdef CONFIG_ARCH_OMAP3
1885         if (cpu_is_omap34xx()) {
1886                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1887                 gpio_bank = gpio_bank_34xx;
1888         }
1889 #endif
1890 #ifdef CONFIG_ARCH_OMAP4
1891         if (cpu_is_omap44xx()) {
1892                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1893                 gpio_bank = gpio_bank_44xx;
1894         }
1895 #endif
1896         for (i = 0; i < gpio_bank_count; i++) {
1897                 int j, gpio_count = 16;
1898
1899                 bank = &gpio_bank[i];
1900                 spin_lock_init(&bank->lock);
1901
1902                 /* Static mapping, never released */
1903                 bank->base = ioremap(bank->pbase, bank_size);
1904                 if (!bank->base) {
1905                         printk(KERN_ERR "Could not ioremap gpio bank%i\n", i);
1906                         continue;
1907                 }
1908
1909                 if (bank_is_mpuio(bank))
1910                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1911                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1912                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1913                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1914                 }
1915                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1916                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1917                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1918                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1919                 }
1920                 if (cpu_is_omap7xx() && bank->method == METHOD_GPIO_7XX) {
1921                         __raw_writel(0xffffffff, bank->base + OMAP7XX_GPIO_INT_MASK);
1922                         __raw_writel(0x00000000, bank->base + OMAP7XX_GPIO_INT_STATUS);
1923
1924                         gpio_count = 32; /* 7xx has 32-bit GPIOs */
1925                 }
1926
1927 #ifdef CONFIG_ARCH_OMAP2PLUS
1928                 if ((bank->method == METHOD_GPIO_24XX) ||
1929                                 (bank->method == METHOD_GPIO_44XX)) {
1930                         static const u32 non_wakeup_gpios[] = {
1931                                 0xe203ffc0, 0x08700040
1932                         };
1933
1934                         if (cpu_is_omap44xx()) {
1935                                 __raw_writel(0xffffffff, bank->base +
1936                                                 OMAP4_GPIO_IRQSTATUSCLR0);
1937                                 __raw_writew(0x0015, bank->base +
1938                                                 OMAP4_GPIO_SYSCONFIG);
1939                                 __raw_writel(0x00000000, bank->base +
1940                                                  OMAP4_GPIO_DEBOUNCENABLE);
1941                                 /*
1942                                  * Initialize interface clock ungated,
1943                                  * module enabled
1944                                  */
1945                                 __raw_writel(0, bank->base + OMAP4_GPIO_CTRL);
1946                         } else {
1947                                 __raw_writel(0x00000000, bank->base +
1948                                                 OMAP24XX_GPIO_IRQENABLE1);
1949                                 __raw_writel(0xffffffff, bank->base +
1950                                                 OMAP24XX_GPIO_IRQSTATUS1);
1951                                 __raw_writew(0x0015, bank->base +
1952                                                 OMAP24XX_GPIO_SYSCONFIG);
1953                                 __raw_writel(0x00000000, bank->base +
1954                                                 OMAP24XX_GPIO_DEBOUNCE_EN);
1955
1956                                 /*
1957                                  * Initialize interface clock ungated,
1958                                  * module enabled
1959                                  */
1960                                 __raw_writel(0, bank->base +
1961                                                 OMAP24XX_GPIO_CTRL);
1962                         }
1963                         if (cpu_is_omap24xx() &&
1964                             i < ARRAY_SIZE(non_wakeup_gpios))
1965                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1966                         gpio_count = 32;
1967                 }
1968 #endif
1969
1970                 bank->mod_usage = 0;
1971                 /* REVISIT eventually switch from OMAP-specific gpio structs
1972                  * over to the generic ones
1973                  */
1974                 bank->chip.request = omap_gpio_request;
1975                 bank->chip.free = omap_gpio_free;
1976                 bank->chip.direction_input = gpio_input;
1977                 bank->chip.get = gpio_get;
1978                 bank->chip.direction_output = gpio_output;
1979                 bank->chip.set_debounce = gpio_debounce;
1980                 bank->chip.set = gpio_set;
1981                 bank->chip.to_irq = gpio_2irq;
1982                 if (bank_is_mpuio(bank)) {
1983                         bank->chip.label = "mpuio";
1984 #ifdef CONFIG_ARCH_OMAP16XX
1985                         bank->chip.dev = &omap_mpuio_device.dev;
1986 #endif
1987                         bank->chip.base = OMAP_MPUIO(0);
1988                 } else {
1989                         bank->chip.label = "gpio";
1990                         bank->chip.base = gpio;
1991                         gpio += gpio_count;
1992                 }
1993                 bank->chip.ngpio = gpio_count;
1994
1995                 gpiochip_add(&bank->chip);
1996
1997                 for (j = bank->virtual_irq_start;
1998                      j < bank->virtual_irq_start + gpio_count; j++) {
1999                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
2000                         set_irq_chip_data(j, bank);
2001                         if (bank_is_mpuio(bank))
2002                                 set_irq_chip(j, &mpuio_irq_chip);
2003                         else
2004                                 set_irq_chip(j, &gpio_irq_chip);
2005                         set_irq_handler(j, handle_simple_irq);
2006                         set_irq_flags(j, IRQF_VALID);
2007                 }
2008                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
2009                 set_irq_data(bank->irq, bank);
2010
2011                 if (cpu_is_omap34xx() || cpu_is_omap44xx()) {
2012                         sprintf(clk_name, "gpio%d_dbck", i + 1);
2013                         bank->dbck = clk_get(NULL, clk_name);
2014                         if (IS_ERR(bank->dbck))
2015                                 printk(KERN_ERR "Could not get %s\n", clk_name);
2016                 }
2017         }
2018
2019         /* Enable system clock for GPIO module.
2020          * The CAM_CLK_CTRL *is* really the right place. */
2021         if (cpu_is_omap16xx())
2022                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
2023
2024         /* Enable autoidle for the OCP interface */
2025         if (cpu_is_omap24xx())
2026                 omap_writel(1 << 0, 0x48019010);
2027         if (cpu_is_omap34xx())
2028                 omap_writel(1 << 0, 0x48306814);
2029
2030         omap_gpio_show_rev();
2031
2032         return 0;
2033 }
2034
2035 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
2036 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
2037 {
2038         int i;
2039
2040         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
2041                 return 0;
2042
2043         for (i = 0; i < gpio_bank_count; i++) {
2044                 struct gpio_bank *bank = &gpio_bank[i];
2045                 void __iomem *wake_status;
2046                 void __iomem *wake_clear;
2047                 void __iomem *wake_set;
2048                 unsigned long flags;
2049
2050                 switch (bank->method) {
2051 #ifdef CONFIG_ARCH_OMAP16XX
2052                 case METHOD_GPIO_1610:
2053                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
2054                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
2055                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
2056                         break;
2057 #endif
2058 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
2059                 case METHOD_GPIO_24XX:
2060                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
2061                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
2062                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
2063                         break;
2064 #endif
2065 #ifdef CONFIG_ARCH_OMAP4
2066                 case METHOD_GPIO_44XX:
2067                         wake_status = bank->base + OMAP4_GPIO_IRQWAKEN0;
2068                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
2069                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
2070                         break;
2071 #endif
2072                 default:
2073                         continue;
2074                 }
2075
2076                 spin_lock_irqsave(&bank->lock, flags);
2077                 bank->saved_wakeup = __raw_readl(wake_status);
2078                 __raw_writel(0xffffffff, wake_clear);
2079                 __raw_writel(bank->suspend_wakeup, wake_set);
2080                 spin_unlock_irqrestore(&bank->lock, flags);
2081         }
2082
2083         return 0;
2084 }
2085
2086 static int omap_gpio_resume(struct sys_device *dev)
2087 {
2088         int i;
2089
2090         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
2091                 return 0;
2092
2093         for (i = 0; i < gpio_bank_count; i++) {
2094                 struct gpio_bank *bank = &gpio_bank[i];
2095                 void __iomem *wake_clear;
2096                 void __iomem *wake_set;
2097                 unsigned long flags;
2098
2099                 switch (bank->method) {
2100 #ifdef CONFIG_ARCH_OMAP16XX
2101                 case METHOD_GPIO_1610:
2102                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
2103                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
2104                         break;
2105 #endif
2106 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
2107                 case METHOD_GPIO_24XX:
2108                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
2109                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
2110                         break;
2111 #endif
2112 #ifdef CONFIG_ARCH_OMAP4
2113                 case METHOD_GPIO_44XX:
2114                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
2115                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
2116                         break;
2117 #endif
2118                 default:
2119                         continue;
2120                 }
2121
2122                 spin_lock_irqsave(&bank->lock, flags);
2123                 __raw_writel(0xffffffff, wake_clear);
2124                 __raw_writel(bank->saved_wakeup, wake_set);
2125                 spin_unlock_irqrestore(&bank->lock, flags);
2126         }
2127
2128         return 0;
2129 }
2130
2131 static struct sysdev_class omap_gpio_sysclass = {
2132         .name           = "gpio",
2133         .suspend        = omap_gpio_suspend,
2134         .resume         = omap_gpio_resume,
2135 };
2136
2137 static struct sys_device omap_gpio_device = {
2138         .id             = 0,
2139         .cls            = &omap_gpio_sysclass,
2140 };
2141
2142 #endif
2143
2144 #ifdef CONFIG_ARCH_OMAP2PLUS
2145
2146 static int workaround_enabled;
2147
2148 void omap2_gpio_prepare_for_idle(int power_state)
2149 {
2150         int i, c = 0;
2151         int min = 0;
2152
2153         if (cpu_is_omap34xx())
2154                 min = 1;
2155
2156         for (i = min; i < gpio_bank_count; i++) {
2157                 struct gpio_bank *bank = &gpio_bank[i];
2158                 u32 l1, l2;
2159
2160                 if (bank->dbck_enable_mask)
2161                         clk_disable(bank->dbck);
2162
2163                 if (power_state > PWRDM_POWER_OFF)
2164                         continue;
2165
2166                 /* If going to OFF, remove triggering for all
2167                  * non-wakeup GPIOs.  Otherwise spurious IRQs will be
2168                  * generated.  See OMAP2420 Errata item 1.101. */
2169                 if (!(bank->enabled_non_wakeup_gpios))
2170                         continue;
2171
2172                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2173                         bank->saved_datain = __raw_readl(bank->base +
2174                                         OMAP24XX_GPIO_DATAIN);
2175                         l1 = __raw_readl(bank->base +
2176                                         OMAP24XX_GPIO_FALLINGDETECT);
2177                         l2 = __raw_readl(bank->base +
2178                                         OMAP24XX_GPIO_RISINGDETECT);
2179                 }
2180
2181                 if (cpu_is_omap44xx()) {
2182                         bank->saved_datain = __raw_readl(bank->base +
2183                                                 OMAP4_GPIO_DATAIN);
2184                         l1 = __raw_readl(bank->base +
2185                                                 OMAP4_GPIO_FALLINGDETECT);
2186                         l2 = __raw_readl(bank->base +
2187                                                 OMAP4_GPIO_RISINGDETECT);
2188                 }
2189
2190                 bank->saved_fallingdetect = l1;
2191                 bank->saved_risingdetect = l2;
2192                 l1 &= ~bank->enabled_non_wakeup_gpios;
2193                 l2 &= ~bank->enabled_non_wakeup_gpios;
2194
2195                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2196                         __raw_writel(l1, bank->base +
2197                                         OMAP24XX_GPIO_FALLINGDETECT);
2198                         __raw_writel(l2, bank->base +
2199                                         OMAP24XX_GPIO_RISINGDETECT);
2200                 }
2201
2202                 if (cpu_is_omap44xx()) {
2203                         __raw_writel(l1, bank->base + OMAP4_GPIO_FALLINGDETECT);
2204                         __raw_writel(l2, bank->base + OMAP4_GPIO_RISINGDETECT);
2205                 }
2206
2207                 c++;
2208         }
2209         if (!c) {
2210                 workaround_enabled = 0;
2211                 return;
2212         }
2213         workaround_enabled = 1;
2214 }
2215
2216 void omap2_gpio_resume_after_idle(void)
2217 {
2218         int i;
2219         int min = 0;
2220
2221         if (cpu_is_omap34xx())
2222                 min = 1;
2223         for (i = min; i < gpio_bank_count; i++) {
2224                 struct gpio_bank *bank = &gpio_bank[i];
2225                 u32 l, gen, gen0, gen1;
2226
2227                 if (bank->dbck_enable_mask)
2228                         clk_enable(bank->dbck);
2229
2230                 if (!workaround_enabled)
2231                         continue;
2232
2233                 if (!(bank->enabled_non_wakeup_gpios))
2234                         continue;
2235
2236                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2237                         __raw_writel(bank->saved_fallingdetect,
2238                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
2239                         __raw_writel(bank->saved_risingdetect,
2240                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
2241                         l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
2242                 }
2243
2244                 if (cpu_is_omap44xx()) {
2245                         __raw_writel(bank->saved_fallingdetect,
2246                                  bank->base + OMAP4_GPIO_FALLINGDETECT);
2247                         __raw_writel(bank->saved_risingdetect,
2248                                  bank->base + OMAP4_GPIO_RISINGDETECT);
2249                         l = __raw_readl(bank->base + OMAP4_GPIO_DATAIN);
2250                 }
2251
2252                 /* Check if any of the non-wakeup interrupt GPIOs have changed
2253                  * state.  If so, generate an IRQ by software.  This is
2254                  * horribly racy, but it's the best we can do to work around
2255                  * this silicon bug. */
2256                 l ^= bank->saved_datain;
2257                 l &= bank->enabled_non_wakeup_gpios;
2258
2259                 /*
2260                  * No need to generate IRQs for the rising edge for gpio IRQs
2261                  * configured with falling edge only; and vice versa.
2262                  */
2263                 gen0 = l & bank->saved_fallingdetect;
2264                 gen0 &= bank->saved_datain;
2265
2266                 gen1 = l & bank->saved_risingdetect;
2267                 gen1 &= ~(bank->saved_datain);
2268
2269                 /* FIXME: Consider GPIO IRQs with level detections properly! */
2270                 gen = l & (~(bank->saved_fallingdetect) &
2271                                 ~(bank->saved_risingdetect));
2272                 /* Consider all GPIO IRQs needed to be updated */
2273                 gen |= gen0 | gen1;
2274
2275                 if (gen) {
2276                         u32 old0, old1;
2277
2278                         if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
2279                                 old0 = __raw_readl(bank->base +
2280                                         OMAP24XX_GPIO_LEVELDETECT0);
2281                                 old1 = __raw_readl(bank->base +
2282                                         OMAP24XX_GPIO_LEVELDETECT1);
2283                                 __raw_writel(old0 | gen, bank->base +
2284                                         OMAP24XX_GPIO_LEVELDETECT0);
2285                                 __raw_writel(old1 | gen, bank->base +
2286                                         OMAP24XX_GPIO_LEVELDETECT1);
2287                                 __raw_writel(old0, bank->base +
2288                                         OMAP24XX_GPIO_LEVELDETECT0);
2289                                 __raw_writel(old1, bank->base +
2290                                         OMAP24XX_GPIO_LEVELDETECT1);
2291                         }
2292
2293                         if (cpu_is_omap44xx()) {
2294                                 old0 = __raw_readl(bank->base +
2295                                                 OMAP4_GPIO_LEVELDETECT0);
2296                                 old1 = __raw_readl(bank->base +
2297                                                 OMAP4_GPIO_LEVELDETECT1);
2298                                 __raw_writel(old0 | l, bank->base +
2299                                                 OMAP4_GPIO_LEVELDETECT0);
2300                                 __raw_writel(old1 | l, bank->base +
2301                                                 OMAP4_GPIO_LEVELDETECT1);
2302                                 __raw_writel(old0, bank->base +
2303                                                 OMAP4_GPIO_LEVELDETECT0);
2304                                 __raw_writel(old1, bank->base +
2305                                                 OMAP4_GPIO_LEVELDETECT1);
2306                         }
2307                 }
2308         }
2309
2310 }
2311
2312 #endif
2313
2314 #ifdef CONFIG_ARCH_OMAP3
2315 /* save the registers of bank 2-6 */
2316 void omap_gpio_save_context(void)
2317 {
2318         int i;
2319
2320         /* saving banks from 2-6 only since GPIO1 is in WKUP */
2321         for (i = 1; i < gpio_bank_count; i++) {
2322                 struct gpio_bank *bank = &gpio_bank[i];
2323                 gpio_context[i].sysconfig =
2324                         __raw_readl(bank->base + OMAP24XX_GPIO_SYSCONFIG);
2325                 gpio_context[i].irqenable1 =
2326                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE1);
2327                 gpio_context[i].irqenable2 =
2328                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE2);
2329                 gpio_context[i].wake_en =
2330                         __raw_readl(bank->base + OMAP24XX_GPIO_WAKE_EN);
2331                 gpio_context[i].ctrl =
2332                         __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
2333                 gpio_context[i].oe =
2334                         __raw_readl(bank->base + OMAP24XX_GPIO_OE);
2335                 gpio_context[i].leveldetect0 =
2336                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
2337                 gpio_context[i].leveldetect1 =
2338                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
2339                 gpio_context[i].risingdetect =
2340                         __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
2341                 gpio_context[i].fallingdetect =
2342                         __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
2343                 gpio_context[i].dataout =
2344                         __raw_readl(bank->base + OMAP24XX_GPIO_DATAOUT);
2345         }
2346 }
2347
2348 /* restore the required registers of bank 2-6 */
2349 void omap_gpio_restore_context(void)
2350 {
2351         int i;
2352
2353         for (i = 1; i < gpio_bank_count; i++) {
2354                 struct gpio_bank *bank = &gpio_bank[i];
2355                 __raw_writel(gpio_context[i].sysconfig,
2356                                 bank->base + OMAP24XX_GPIO_SYSCONFIG);
2357                 __raw_writel(gpio_context[i].irqenable1,
2358                                 bank->base + OMAP24XX_GPIO_IRQENABLE1);
2359                 __raw_writel(gpio_context[i].irqenable2,
2360                                 bank->base + OMAP24XX_GPIO_IRQENABLE2);
2361                 __raw_writel(gpio_context[i].wake_en,
2362                                 bank->base + OMAP24XX_GPIO_WAKE_EN);
2363                 __raw_writel(gpio_context[i].ctrl,
2364                                 bank->base + OMAP24XX_GPIO_CTRL);
2365                 __raw_writel(gpio_context[i].oe,
2366                                 bank->base + OMAP24XX_GPIO_OE);
2367                 __raw_writel(gpio_context[i].leveldetect0,
2368                                 bank->base + OMAP24XX_GPIO_LEVELDETECT0);
2369                 __raw_writel(gpio_context[i].leveldetect1,
2370                                 bank->base + OMAP24XX_GPIO_LEVELDETECT1);
2371                 __raw_writel(gpio_context[i].risingdetect,
2372                                 bank->base + OMAP24XX_GPIO_RISINGDETECT);
2373                 __raw_writel(gpio_context[i].fallingdetect,
2374                                 bank->base + OMAP24XX_GPIO_FALLINGDETECT);
2375                 __raw_writel(gpio_context[i].dataout,
2376                                 bank->base + OMAP24XX_GPIO_DATAOUT);
2377         }
2378 }
2379 #endif
2380
2381 /*
2382  * This may get called early from board specific init
2383  * for boards that have interrupts routed via FPGA.
2384  */
2385 int __init omap_gpio_init(void)
2386 {
2387         if (!initialized)
2388                 return _omap_gpio_init();
2389         else
2390                 return 0;
2391 }
2392
2393 static int __init omap_gpio_sysinit(void)
2394 {
2395         int ret = 0;
2396
2397         if (!initialized)
2398                 ret = _omap_gpio_init();
2399
2400         mpuio_init();
2401
2402 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
2403         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
2404                 if (ret == 0) {
2405                         ret = sysdev_class_register(&omap_gpio_sysclass);
2406                         if (ret == 0)
2407                                 ret = sysdev_register(&omap_gpio_device);
2408                 }
2409         }
2410 #endif
2411
2412         return ret;
2413 }
2414
2415 arch_initcall(omap_gpio_sysinit);