Merge branch 'for-rmk' of git://gitorious.org/linux-gemini/mainline into devel
[linux-2.6.git] / arch / arm / include / asm / system.h
1 #ifndef __ASM_ARM_SYSTEM_H
2 #define __ASM_ARM_SYSTEM_H
3
4 #ifdef __KERNEL__
5
6 #define CPU_ARCH_UNKNOWN        0
7 #define CPU_ARCH_ARMv3          1
8 #define CPU_ARCH_ARMv4          2
9 #define CPU_ARCH_ARMv4T         3
10 #define CPU_ARCH_ARMv5          4
11 #define CPU_ARCH_ARMv5T         5
12 #define CPU_ARCH_ARMv5TE        6
13 #define CPU_ARCH_ARMv5TEJ       7
14 #define CPU_ARCH_ARMv6          8
15 #define CPU_ARCH_ARMv7          9
16
17 /*
18  * CR1 bits (CP#15 CR1)
19  */
20 #define CR_M    (1 << 0)        /* MMU enable                           */
21 #define CR_A    (1 << 1)        /* Alignment abort enable               */
22 #define CR_C    (1 << 2)        /* Dcache enable                        */
23 #define CR_W    (1 << 3)        /* Write buffer enable                  */
24 #define CR_P    (1 << 4)        /* 32-bit exception handler             */
25 #define CR_D    (1 << 5)        /* 32-bit data address range            */
26 #define CR_L    (1 << 6)        /* Implementation defined               */
27 #define CR_B    (1 << 7)        /* Big endian                           */
28 #define CR_S    (1 << 8)        /* System MMU protection                */
29 #define CR_R    (1 << 9)        /* ROM MMU protection                   */
30 #define CR_F    (1 << 10)       /* Implementation defined               */
31 #define CR_Z    (1 << 11)       /* Implementation defined               */
32 #define CR_I    (1 << 12)       /* Icache enable                        */
33 #define CR_V    (1 << 13)       /* Vectors relocated to 0xffff0000      */
34 #define CR_RR   (1 << 14)       /* Round Robin cache replacement        */
35 #define CR_L4   (1 << 15)       /* LDR pc can set T bit                 */
36 #define CR_DT   (1 << 16)
37 #define CR_IT   (1 << 18)
38 #define CR_ST   (1 << 19)
39 #define CR_FI   (1 << 21)       /* Fast interrupt (lower latency mode)  */
40 #define CR_U    (1 << 22)       /* Unaligned access operation           */
41 #define CR_XP   (1 << 23)       /* Extended page tables                 */
42 #define CR_VE   (1 << 24)       /* Vectored interrupts                  */
43 #define CR_EE   (1 << 25)       /* Exception (Big) Endian               */
44 #define CR_TRE  (1 << 28)       /* TEX remap enable                     */
45 #define CR_AFE  (1 << 29)       /* Access flag enable                   */
46 #define CR_TE   (1 << 30)       /* Thumb exception enable               */
47
48 /*
49  * This is used to ensure the compiler did actually allocate the register we
50  * asked it for some inline assembly sequences.  Apparently we can't trust
51  * the compiler from one version to another so a bit of paranoia won't hurt.
52  * This string is meant to be concatenated with the inline asm string and
53  * will cause compilation to stop on mismatch.
54  * (for details, see gcc PR 15089)
55  */
56 #define __asmeq(x, y)  ".ifnc " x "," y " ; .err ; .endif\n\t"
57
58 #ifndef __ASSEMBLY__
59
60 #include <linux/linkage.h>
61 #include <linux/irqflags.h>
62
63 #define __exception     __attribute__((section(".exception.text")))
64
65 struct thread_info;
66 struct task_struct;
67
68 /* information about the system we're running on */
69 extern unsigned int system_rev;
70 extern unsigned int system_serial_low;
71 extern unsigned int system_serial_high;
72 extern unsigned int mem_fclk_21285;
73
74 struct pt_regs;
75
76 void die(const char *msg, struct pt_regs *regs, int err)
77                 __attribute__((noreturn));
78
79 struct siginfo;
80 void arm_notify_die(const char *str, struct pt_regs *regs, struct siginfo *info,
81                 unsigned long err, unsigned long trap);
82
83 void hook_fault_code(int nr, int (*fn)(unsigned long, unsigned int,
84                                        struct pt_regs *),
85                      int sig, const char *name);
86
87 #define xchg(ptr,x) \
88         ((__typeof__(*(ptr)))__xchg((unsigned long)(x),(ptr),sizeof(*(ptr))))
89
90 extern asmlinkage void __backtrace(void);
91 extern asmlinkage void c_backtrace(unsigned long fp, int pmode);
92
93 struct mm_struct;
94 extern void show_pte(struct mm_struct *mm, unsigned long addr);
95 extern void __show_regs(struct pt_regs *);
96
97 extern int cpu_architecture(void);
98 extern void cpu_init(void);
99
100 void arm_machine_restart(char mode, const char *cmd);
101 extern void (*arm_pm_restart)(char str, const char *cmd);
102
103 #define UDBG_UNDEFINED  (1 << 0)
104 #define UDBG_SYSCALL    (1 << 1)
105 #define UDBG_BADABORT   (1 << 2)
106 #define UDBG_SEGV       (1 << 3)
107 #define UDBG_BUS        (1 << 4)
108
109 extern unsigned int user_debug;
110
111 #if __LINUX_ARM_ARCH__ >= 4
112 #define vectors_high()  (cr_alignment & CR_V)
113 #else
114 #define vectors_high()  (0)
115 #endif
116
117 #if __LINUX_ARM_ARCH__ >= 7
118 #define isb() __asm__ __volatile__ ("isb" : : : "memory")
119 #define dsb() __asm__ __volatile__ ("dsb" : : : "memory")
120 #define dmb() __asm__ __volatile__ ("dmb" : : : "memory")
121 #elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
122 #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
123                                     : : "r" (0) : "memory")
124 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
125                                     : : "r" (0) : "memory")
126 #define dmb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
127                                     : : "r" (0) : "memory")
128 #elif defined(CONFIG_CPU_FA526)
129 #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
130                                     : : "r" (0) : "memory")
131 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
132                                     : : "r" (0) : "memory")
133 #define dmb() __asm__ __volatile__ ("" : : : "memory")
134 #else
135 #define isb() __asm__ __volatile__ ("" : : : "memory")
136 #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
137                                     : : "r" (0) : "memory")
138 #define dmb() __asm__ __volatile__ ("" : : : "memory")
139 #endif
140
141 #ifndef CONFIG_SMP
142 #define mb()    do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
143 #define rmb()   do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
144 #define wmb()   do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
145 #define smp_mb()        barrier()
146 #define smp_rmb()       barrier()
147 #define smp_wmb()       barrier()
148 #else
149 #define mb()            dmb()
150 #define rmb()           dmb()
151 #define wmb()           dmb()
152 #define smp_mb()        dmb()
153 #define smp_rmb()       dmb()
154 #define smp_wmb()       dmb()
155 #endif
156 #define read_barrier_depends()          do { } while(0)
157 #define smp_read_barrier_depends()      do { } while(0)
158
159 #define set_mb(var, value)      do { var = value; smp_mb(); } while (0)
160 #define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
161
162 extern unsigned long cr_no_alignment;   /* defined in entry-armv.S */
163 extern unsigned long cr_alignment;      /* defined in entry-armv.S */
164
165 static inline unsigned int get_cr(void)
166 {
167         unsigned int val;
168         asm("mrc p15, 0, %0, c1, c0, 0  @ get CR" : "=r" (val) : : "cc");
169         return val;
170 }
171
172 static inline void set_cr(unsigned int val)
173 {
174         asm volatile("mcr p15, 0, %0, c1, c0, 0 @ set CR"
175           : : "r" (val) : "cc");
176         isb();
177 }
178
179 #ifndef CONFIG_SMP
180 extern void adjust_cr(unsigned long mask, unsigned long set);
181 #endif
182
183 #define CPACC_FULL(n)           (3 << (n * 2))
184 #define CPACC_SVC(n)            (1 << (n * 2))
185 #define CPACC_DISABLE(n)        (0 << (n * 2))
186
187 static inline unsigned int get_copro_access(void)
188 {
189         unsigned int val;
190         asm("mrc p15, 0, %0, c1, c0, 2 @ get copro access"
191           : "=r" (val) : : "cc");
192         return val;
193 }
194
195 static inline void set_copro_access(unsigned int val)
196 {
197         asm volatile("mcr p15, 0, %0, c1, c0, 2 @ set copro access"
198           : : "r" (val) : "cc");
199         isb();
200 }
201
202 /*
203  * switch_mm() may do a full cache flush over the context switch,
204  * so enable interrupts over the context switch to avoid high
205  * latency.
206  */
207 #define __ARCH_WANT_INTERRUPTS_ON_CTXSW
208
209 /*
210  * switch_to(prev, next) should switch from task `prev' to `next'
211  * `prev' will never be the same as `next'.  schedule() itself
212  * contains the memory barrier to tell GCC not to cache `current'.
213  */
214 extern struct task_struct *__switch_to(struct task_struct *, struct thread_info *, struct thread_info *);
215
216 #define switch_to(prev,next,last)                                       \
217 do {                                                                    \
218         last = __switch_to(prev,task_thread_info(prev), task_thread_info(next));        \
219 } while (0)
220
221 #if defined(CONFIG_CPU_SA1100) || defined(CONFIG_CPU_SA110)
222 /*
223  * On the StrongARM, "swp" is terminally broken since it bypasses the
224  * cache totally.  This means that the cache becomes inconsistent, and,
225  * since we use normal loads/stores as well, this is really bad.
226  * Typically, this causes oopsen in filp_close, but could have other,
227  * more disasterous effects.  There are two work-arounds:
228  *  1. Disable interrupts and emulate the atomic swap
229  *  2. Clean the cache, perform atomic swap, flush the cache
230  *
231  * We choose (1) since its the "easiest" to achieve here and is not
232  * dependent on the processor type.
233  *
234  * NOTE that this solution won't work on an SMP system, so explcitly
235  * forbid it here.
236  */
237 #define swp_is_buggy
238 #endif
239
240 static inline unsigned long __xchg(unsigned long x, volatile void *ptr, int size)
241 {
242         extern void __bad_xchg(volatile void *, int);
243         unsigned long ret;
244 #ifdef swp_is_buggy
245         unsigned long flags;
246 #endif
247 #if __LINUX_ARM_ARCH__ >= 6
248         unsigned int tmp;
249 #endif
250
251         switch (size) {
252 #if __LINUX_ARM_ARCH__ >= 6
253         case 1:
254                 asm volatile("@ __xchg1\n"
255                 "1:     ldrexb  %0, [%3]\n"
256                 "       strexb  %1, %2, [%3]\n"
257                 "       teq     %1, #0\n"
258                 "       bne     1b"
259                         : "=&r" (ret), "=&r" (tmp)
260                         : "r" (x), "r" (ptr)
261                         : "memory", "cc");
262                 break;
263         case 4:
264                 asm volatile("@ __xchg4\n"
265                 "1:     ldrex   %0, [%3]\n"
266                 "       strex   %1, %2, [%3]\n"
267                 "       teq     %1, #0\n"
268                 "       bne     1b"
269                         : "=&r" (ret), "=&r" (tmp)
270                         : "r" (x), "r" (ptr)
271                         : "memory", "cc");
272                 break;
273 #elif defined(swp_is_buggy)
274 #ifdef CONFIG_SMP
275 #error SMP is not supported on this platform
276 #endif
277         case 1:
278                 raw_local_irq_save(flags);
279                 ret = *(volatile unsigned char *)ptr;
280                 *(volatile unsigned char *)ptr = x;
281                 raw_local_irq_restore(flags);
282                 break;
283
284         case 4:
285                 raw_local_irq_save(flags);
286                 ret = *(volatile unsigned long *)ptr;
287                 *(volatile unsigned long *)ptr = x;
288                 raw_local_irq_restore(flags);
289                 break;
290 #else
291         case 1:
292                 asm volatile("@ __xchg1\n"
293                 "       swpb    %0, %1, [%2]"
294                         : "=&r" (ret)
295                         : "r" (x), "r" (ptr)
296                         : "memory", "cc");
297                 break;
298         case 4:
299                 asm volatile("@ __xchg4\n"
300                 "       swp     %0, %1, [%2]"
301                         : "=&r" (ret)
302                         : "r" (x), "r" (ptr)
303                         : "memory", "cc");
304                 break;
305 #endif
306         default:
307                 __bad_xchg(ptr, size), ret = 0;
308                 break;
309         }
310
311         return ret;
312 }
313
314 extern void disable_hlt(void);
315 extern void enable_hlt(void);
316
317 #include <asm-generic/cmpxchg-local.h>
318
319 /*
320  * cmpxchg_local and cmpxchg64_local are atomic wrt current CPU. Always make
321  * them available.
322  */
323 #define cmpxchg_local(ptr, o, n)                                               \
324         ((__typeof__(*(ptr)))__cmpxchg_local_generic((ptr), (unsigned long)(o),\
325                         (unsigned long)(n), sizeof(*(ptr))))
326 #define cmpxchg64_local(ptr, o, n) __cmpxchg64_local_generic((ptr), (o), (n))
327
328 #ifndef CONFIG_SMP
329 #include <asm-generic/cmpxchg.h>
330 #endif
331
332 #endif /* __ASSEMBLY__ */
333
334 #define arch_align_stack(x) (x)
335
336 #endif /* __KERNEL__ */
337
338 #endif