ARM: tegra12: dvfs: Update VI/ISP/TSEC dvfs tables, limits
Alex Frid [Fri, 9 Aug 2013 22:41:50 +0000 (15:41 -0700)]
- Added ISP dvfs table (identical to VI)
- Increased VI maximum clock rate to 600MHz (identical to ISP)
- Changed VI/ISP/TSEC dvfs tables layout for readability

Change-Id: I75bc821e51a9fda835bd722d256b8ecc2a12aaad
Signed-off-by: Alex Frid <afrid@nvidia.com>
Reviewed-on: http://git-master/r/260247
Reviewed-by: Simone Willett <swillett@nvidia.com>
Tested-by: Simone Willett <swillett@nvidia.com>

arch/arm/mach-tegra/tegra12_clocks.c
arch/arm/mach-tegra/tegra12_dvfs.c

index f03178e..41d620b 100644 (file)
@@ -7140,7 +7140,7 @@ struct clk tegra_list_clks[] = {
 #ifdef CONFIG_ARCH_TEGRA_VIC
        PERIPH_CLK("vic03",     "vic03",                NULL,   178,    0x678,  500000000, mux_pllm_pllc_pllp_plla_pllc2_c3_clkm,       MUX | MUX8 | DIV_U71),
 #endif
-       PERIPH_CLK_EX("vi",     "vi",                   "vi",   20,     0x148,  425000000, mux_pllm_pllc_pllp_plla_pllc4,       MUX | MUX8 | DIV_U71 | DIV_U71_INT, &tegra_vi_clk_ops),
+       PERIPH_CLK_EX("vi",     "vi",                   "vi",   20,     0x148,  600000000, mux_pllm_pllc_pllp_plla_pllc4,       MUX | MUX8 | DIV_U71 | DIV_U71_INT, &tegra_vi_clk_ops),
        PERIPH_CLK("vi_sensor",  NULL,                  "vi_sensor",    164,    0x1a8,  150000000, mux_pllm_pllc_pllp_plla,     MUX | DIV_U71 | PERIPH_NO_RESET),
        PERIPH_CLK("vi_sensor2", NULL,                  "vi_sensor2",   165,    0x658,  150000000, mux_pllm_pllc_pllp_plla,     MUX | DIV_U71 | PERIPH_NO_RESET),
        PERIPH_CLK_EX("msenc",  "msenc",                NULL,   91,     0x1f0,  600000000, mux_pllm_pllc2_c_c3_pllp_plla,       MUX | MUX8 | DIV_U71 | DIV_U71_INT, &tegra_msenc_clk_ops),
index 020ba77..0f01b72 100644 (file)
@@ -213,17 +213,18 @@ static struct dvfs core_dvfs_table[] = {
 
        CORE_DVFS("sbus",   -1, -1, 1, KHZ,    81600, 102000, 136000, 204000,  204000),
 
-       CORE_DVFS("vi",     -1, -1, 1, KHZ,   120000, 156000, 182000, 312000,  444000),
-
        CORE_DVFS("vic03",  -1, -1, 1, KHZ,   120000, 144000, 168000, 216000,  372000),
+       CORE_DVFS("tsec",   -1, -1, 1, KHZ,   120000, 144000, 168000, 216000,  372000),
 
        CORE_DVFS("msenc",  -1, -1, 1, KHZ,    72000,  84000, 102000, 180000,  252000),
        CORE_DVFS("se",     -1, -1, 1, KHZ,    72000,  84000, 102000, 180000,  252000),
-       CORE_DVFS("tsec",   -1, -1, 1, KHZ,   120000, 144000, 168000, 216000,  372000),
        CORE_DVFS("vde",    -1, -1, 1, KHZ,    72000,  84000, 102000, 180000,  252000),
 
        CORE_DVFS("host1x", -1, -1, 1, KHZ,    81600, 102000, 136000, 163000,  204000),
 
+       CORE_DVFS("vi",     -1, -1, 1, KHZ,   120000, 156000, 182000, 312000,  444000),
+       CORE_DVFS("isp",    -1, -1, 1, KHZ,   120000, 156000, 182000, 312000,  444000),
+
 #ifdef CONFIG_TEGRA_DUAL_CBUS
        CORE_DVFS("c2bus",  -1, -1, 1, KHZ,    72000,  84000, 102000, 180000,  252000),
        CORE_DVFS("c3bus",  -1, -1, 1, KHZ,   120000, 144000, 168000, 216000,  372000),