ARM: tegra: Trivial changes
Scott Williams [Sat, 23 Jul 2011 00:40:37 +0000 (17:40 -0700)]
Change-Id: Id45f6be8336370bf011484bea0a90e7e9f49f026
Signed-off-by: Scott Williams <scwilliams@nvidia.com>
DW: Split into logical changes
Signed-off-by: Dan Willemsen <dwillemsen@nvidia.com>

Rebase-Id: R06af455b61cb70a1a7dc18b38ad3f816d4ccba63

arch/arm/mach-tegra/platsmp.c
arch/arm/mach-tegra/pm.c
arch/arm/mach-tegra/sleep.h

index 3315ecd..553f8fd 100644 (file)
@@ -80,11 +80,10 @@ static int tegra20_power_up_cpu(unsigned int cpu)
        if (is_lp_cluster()) {
                struct clk *cpu_clk, *cpu_g_clk;
 
-               /* The G CPU may not be available for a
-                  variety of reasons. */
+               /* The G CPU may not be available for a variety of reasons. */
                status = is_g_cluster_available(cpu);
                if (status)
-                       return status;
+                       goto done;
 
                cpu_clk = tegra_get_clock_by_name("cpu");
                cpu_g_clk = tegra_get_clock_by_name("cpu_g");
@@ -98,7 +97,7 @@ static int tegra20_power_up_cpu(unsigned int cpu)
                        status = clk_set_parent(cpu_clk, cpu_g_clk);
 
                if (status)
-                       return status;
+                       goto done;
        }
 
        /* Enable the CPU clock. */
@@ -200,7 +199,8 @@ done:
  */
 static void __init tegra_smp_init_cpus(void)
 {
-       unsigned int i, ncores = available_cpus();
+       unsigned int ncores = available_cpus();
+       unsigned int i;
 
        if (ncores > nr_cpu_ids) {
                pr_warn("SMP: %u cores greater than maximum (%u), clipping\n",
index 63fd908..d8ea636 100644 (file)
@@ -555,7 +555,7 @@ static void tegra_pm_set(enum tegra_suspend_mode mode)
        switch (mode) {
        case TEGRA_SUSPEND_LP0:
                /*
-                * lp0 boots through the AVP, which then resumes the AVP to
+                * LP0 boots through the AVP, which then resumes the AVP to
                 * the address in scratch 39, and the cpu to the address in
                 * scratch 41 to tegra_resume
                 */
@@ -569,7 +569,7 @@ static void tegra_pm_set(enum tegra_suspend_mode mode)
                break;
        case TEGRA_SUSPEND_LP1:
                /*
-                * lp1 boots through the normal cpu reset vector pointing to
+                * LP1 boots through the normal cpu reset vector pointing to
                 * tegra_lp1_reset in IRAM, which resumes the CPU to
                 * the address in scratch 41 to tegra_resume
                 */
@@ -579,7 +579,7 @@ static void tegra_pm_set(enum tegra_suspend_mode mode)
                break;
        case TEGRA_SUSPEND_LP2:
                /*
-                * lp2 boots through the normal cpu reset vector directly to
+                * LP2 boots through the normal cpu reset vector directly to
                 * tegra_resume
                 */
                writel(virt_to_phys(tegra_resume), evp_reset);
index dbbe7a3..599eaf6 100644 (file)
@@ -21,7 +21,7 @@
 
 #define TEGRA_IRAM_CODE_AREA           (TEGRA_IRAM_BASE + SZ_4K)
 
-/* PMC_SCRATCH37-39 and 41 are used for tegra_pen_lock in idle */
+/* PMC_SCRATCH37-39 and 41 are used for tegra_pen_lock in Tegra2 idle */
 #define PMC_SCRATCH37                   0x130
 #define PMC_SCRATCH38                   0x134
 /* PMC_SCRATCH39 stores the reset vector of the AVP (always 0) after LP0 */