ARM: tegra11: clock: modify plld settings
Rakesh Iyer [Wed, 13 Mar 2013 18:35:51 +0000 (11:35 -0700)]
Modify plld settings for 4K jitter issues.

Bug 1157049.
Bug 1226687.

Change-Id: I126a054a1b20cac333a376c81eae3602f7cef97d
Signed-off-by: Rakesh Iyer <riyer@nvidia.com>
Reviewed-on: http://git-master/r/208904
Reviewed-by: Mrutyunjay Sawant <msawant@nvidia.com>
Tested-by: Mrutyunjay Sawant <msawant@nvidia.com>
(cherry picked from commit 274e114e856333b9efed727f7b4670ff3c077fa3)
Reviewed-on: http://git-master/r/213697
Reviewed-by: Jon Mayo <jmayo@nvidia.com>
Tested-by: Jon Mayo <jmayo@nvidia.com>

arch/arm/mach-tegra/tegra11_clocks.c

index 7f271fc..b0732f8 100644 (file)
@@ -5687,7 +5687,7 @@ static struct clk_pll_freq_table tegra_pll_d_freq_table[] = {
        { 19200000, 216000000, 720, 16, 4, 12},
        { 26000000, 216000000, 864, 26, 4, 12},
 
-       { 12000000, 594000000,  99,  2, 1,  8},
+       { 12000000, 594000000,  99,  2, 1, 15},
        { 13000000, 594000000, 594, 13, 1, 12},
        { 16800000, 594000000, 495, 14, 1, 12},
        { 19200000, 594000000, 495, 16, 1, 12},